KR100687342B1 - 단결정 실리콘 형성방법 - Google Patents
단결정 실리콘 형성방법 Download PDFInfo
- Publication number
- KR100687342B1 KR100687342B1 KR1020030098755A KR20030098755A KR100687342B1 KR 100687342 B1 KR100687342 B1 KR 100687342B1 KR 1020030098755 A KR1020030098755 A KR 1020030098755A KR 20030098755 A KR20030098755 A KR 20030098755A KR 100687342 B1 KR100687342 B1 KR 100687342B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- single crystal
- crystal silicon
- silicon
- amorphous silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 229910021419 crystalline silicon Inorganic materials 0.000 title 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 66
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000011863 silicon-based powder Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000011521 glass Substances 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 7
- 239000001257 hydrogen Substances 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 230000009471 action Effects 0.000 claims abstract description 3
- 238000000137 annealing Methods 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000010438 heat treatment Methods 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 54
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 단결정 실리콘 파우더를 이용한 단결정 실리콘 형성방법을 개시한다. 개시된 본 발명의 단결정 실리콘 형성방법은, 유리기판 상에 불순물 확산 베리어막과 비정질 실리콘막을 차례로 증착하는 단계; 상기 비정질 실리콘막을 열처리하여 막 내에 존재하는 수소를 제거하는 단계; 상기 비정질 실리콘막을 패터닝하여 다수개의 홈을 형성하는 단계; 상기 홈 내에 단결정 실리콘 파우더가 매립되도록 패터닝된 비정질 실리콘막 상에 상기 단결정 실리콘 파우더를 산포시키는 단계; 및 상기 단계까지의 결과물에 대해 비정질 실리콘막은 완전 용융되고 단결정 실리콘 파우더는 일부만 용융되는 에너지를 가진 레이저를 조사하여 일부 용융되지 않은 단결정 실리콘 파우더가 시드로 작용하는 것을 통해 용융된 비정질 실리콘을 응고시켜 단결정 실리콘막을 형성하는 단계를 포함한다.
Description
도 1은 종래의 패터닝된 마스크 및 레이저를 이용한 단결정 실리콘 형성방법을 설명하기 위한 도면.
도 2는 종래의 열처리를 이용한 단결정 실리콘 형성방법을 설명하기 위한 도면.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 단결정 실리콘 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
30 : 유리기판 32 : 불순물 확산 베리어막
34 : 비정질 실리콘막 36 : 단결정 실리콘 파우더
38 : 레이저 40 : 단결정 실리콘막
42 : 결정립계 H : 홈
본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는, 단결정 실리콘 파우더를 이용한 단결정 실리콘 형성방법에 관한 것이다.
액정표시장치 또는 유기발광표시장치 등에서 스위칭 소자로 사용되는 박막트랜지스터(Thin Film Transistor : 이하, TFT)는 상기의 평판표시장치들의 성능에 있어 가장 중요한 구성요소이다. 여기서, 상기 TFT의 성능을 판단하는 기준인 이동도(mobility) 또는 누설전류 등은 전하 운반자가 이동하는 경로인 활성층이 어떤 상태(state) 또는 구조를 갖느냐, 즉, 활성층의 재료인 실리콘 박막이 어떤 상태 또는 구조를 갖느냐에 크게 좌우된다. 현재 상용화되어 있는 액정표시장치의 경우 TFT의 활성층은 대부분 비정질실리콘(amorphous Si : 이하, a-Si)이다.
그런데, 활성층으로서 a-Si을 적용한 a-Si TFT는 이동도가 0.5㎠/Vs 내외로 매우 낮기 때문에 액정표시장치에 들어가는 모든 스위칭 소자를 만들기엔 제한적이다. 이것은 액정표시장치의 주변회로용 구동 소자는 매우 빠른 속도로 동작해야 하는데, a-Si TFT는 주변회로용 구동 소자에서 요구하는 동작 속도를 만족시킬 수 없으므로, 상기 a-Si TFT로는 주변회로용 구동 소자의 구현이 실질적으로 곤란하다는 것을 의미한다.
따라서, 액정표시장치를 제조함에 있어서, 현재 구동회로, 여러가지 콘트롤러, 그리고, 디지털-아날로그 컨버터 등과 같은 주변회로용 구동 부품들은 단결정 실리콘 위에 집적된 소자로 구성하여 액정표시장치 구동에 필요한 빠른 동작 속도에 대응하고 있고, 상기한 a-Si TFT는 스위칭 기능을 가짐과 동시에 화질을 확보하는데 필수적인 낮은 누설전류 특성을 보이기 때문에 화소 스위칭 소자로서 적용하고 있다.
한편, 주변회로용 구동 부품들을 집적하기 위한 단결정 실리콘의 형성을 위 해, 종래에는 패터닝된 마스크에 레이저를 수 십회 순차적으로 조사하는 방법과, 단결정 실리콘 시드(seed)를 이용하여 열처리하는 방법 등을 이용하고 있다.
도 1은 전자의 방법에 따른 단결정 실리콘 형성방법을 설명하기 위한 단면도이다. 이 방법에 따르면, 쐐기(chevron) 모양의 마스크(10)를 일정 간격 화살표 방향으로 이동하면서 레이저를 계속 주사함으로써, a-Si(2)을 부분적으로 단결정화시켜 최종적으로 마름모꼴의 단결정 실리콘막(4)을 형성한다. 도 1에서, 도면부호 A는 레이저 투과부, 그리고, B는 레이저 비투과부를 각각 나타낸다.
도 2는 후자의 방법에 따른 단결정 실리콘 형성방법을 설명하기 위한 단면도이다. 이 방법에 따르면, 유리기판(12) 상에 비정질 실리콘막(14)을 형성한 상태에서 상기 비정질 실리콘막(14) 상에 시드로 작용하는 단결정 실리콘 팁(Tip) 형태의 돌기(15)를 갖는 단결정 실리콘 웨이퍼(16)을 배치시켜 상기 비정질 실리콘막(14)이 일정 압력으로 눌려지도록 만든다. 그런다음, 상기 기판 결과물을 500℃ 이상의 온도에서 장시간 열처리하여 돌기(15)의 끝부분에서부터 비정질 실리콘막의 결정화를 이루어 최종적으로 단결정 실리콘막(18)을 형성한다.
그러나, 상기의 레이저 조사를 통한 단결정 실리콘 형성방법은 수 십회에 걸쳐 마스크를 일정 간격으로 이동시키면서 레이저를 조사해야 하기 때문에 양산성이 매우 낮으며, 또한, 장비의 소모품 교체 주기가 매우 짧아서 유지비가 매우 비싼 문제점이 있다.
그리고, 상기의 열처리를 통한 단결정 실리콘 형성방법은 팁 형태의 돌기를 가진 단결정 실리콘 웨이퍼의 제조가 어려울 뿐만 아니라, 이러한 돌기를 가진 단결정 실리콘 웨이퍼를 유리기판 상에 올려 놓은 후 500℃ 이상의 온도에서 장시간 동안 열처리를 행하는 경우에 유리기판이 휘어지는 현상이 빈번하게 발생하며, 또한, 장시간의 열처리 시간이 소요되는 것으로 인해 양산성이 현저히 감소되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 양산성을 높이면서 비교적 용이하게 공정 진행이 가능하도록 할 수 있는 단결정 실리콘 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위해, 본 발명은, 유리기판 상에 불순물 확산 베리어막과 비정질 실리콘막을 차례로 증착하는 단계; 상기 비정질 실리콘막을 열처리하여 막 내에 존재하는 수소를 제거하는 단계; 상기 비정질 실리콘막을 패터닝하여 다수개의 홈을 형성하는 단계; 상기 홈 내에 단결정 실리콘 파우더가 매립되도록 패터닝된 비정질 실리콘막 상에 상기 단결정 실리콘 파우더를 산포시키는 단계; 및 상기 단계까지의 결과물에 대해 비정질 실리콘막은 완전 용융되고 단결정 실리콘 파우더는 일부만 용융되는 에너지를 가진 레이저를 조사하여 일부 용융되지 않은 단결정 실리콘 파우더가 시드로 작용하는 것을 통해 용융된 비정질 실리콘을 응고시켜 단결정 실리콘막을 형성하는 단계를 포함하는 단결정 실리콘 형성방법을 제공한다.
여기서, 상기 불순물 확산 베리어막은 실리콘산화막, 실리콘질화막, 실리콘 산화막과 실리콘질화막의 적층막, 또는, 실리콘질화막과 실리콘산화막의 적층막 중에서 어느 하나로 이루어진다.
상기 수소 제거를 위한 열처리는 퍼니스 열처리 또는 급속열처리로 수행한다.
상기 홈은 비정질 실리콘막의 일부 두께가 잔류되도록 형성하거나, 또는, 불순물 확산 베리어막이 노출되도록 형성한다.
상기 단결정 실리콘 파우더를 산포시키는 단계는 홈 내의 매립이 잘 이루어지도록 유리기판을 회전시키거나, 또는, 진동을 주는 상태로 수행한다.
상기 용융되지 않은 단결정 실리콘 파우더를 시드로 하는 비정질 실리콘의 단결정화를 위한 레이저 조사 후, 단결정 실리콘의 결정 품위가 향상되도록 1∼9번의 레이저 조사를 더 수행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 단결정 실리콘 파우더를 이용해서 비정질 실리콘을 단결정화시킨다. 이 경우, 비정질 실리콘의 단결정화를 위해서 유리기판 크기의 단결정 실리콘 웨이퍼가 필요치 않으며, 또한, 1회의 레이저 조사로 단결정 실리콘을 형성할 수 있으므로 고온의 열처리 공정이 필요치 않고, 아울러, 유리기판의 휘어짐 등이 초래되는 것을 방지할 수 있으며, 게다가, 비교적 간단하게 단결정 실리콘을 형성할 수 있고, 부가해서, 양산성의 향상 및 장 비 유지비의 절감을 얻을 수 있다.
자세하게, 도 3a 내지 도 3d는 본 발명의 실시예에 따른 단결정 실리콘 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 3a를 참조하면, 유리기판(30) 상에 불순물 확산 베리어막(32)과 비정질 실리콘막(34)을 차례로 증착한다. 상기 불순물 확산 베리어막(32)으로서는 실리콘산화막(SiO2) 또는 실리콘질화막(SiN)의 단일막을 적용하거나, 실리콘산화막과 실리콘질화막의 적층막, 또는, 실리콘질화막과 실리콘산화막의 적층막을 적용할 수 있다.
도 3b를 참조하면, 기판 결과물에 대해 퍼니스 열처리 또는 급속열처리(RTA) 등의 열처리를 수행하여 상기 비정질 실리콘막(34) 내에 존재하는 수소를 제거한다. 그런다음, 상기 비정질 실리콘막(34)을 공지의 포토리소그라피 공정에 따라 패터닝하여 그 표면에 다수개의 홈(H)을 형성한다.
여기서, 본 발명의 실시예에서는 상기 홈(H)을 비정질 실리콘막(34)의 일부 두께가 남도록 형성하였지만, 상기 비정질 실리콘막(34)의 완전 식각을 통해 불순물 확산 베리어막(32)이 노출되도록 형성하는 것도 가능하다.
또한, 본 발명의 실시예에서는 열처리를 통한 수소의 제거 후, 비정질 실리콘막(34)의 패터닝을 행하였지만, 상기 두 공정의 순서가 변경되어도 무관하다.
도 3c를 참조하면, 홈(H) 내에 매립되도록 패터닝된 비정질 실리콘막(34) 상에 단결정 실리콘 파우더(36)를 산포시킨다. 이때, 상기 단결정 실리콘 파우더(36)가 패터닝된 비정질 실리콘막(34)의 홈(H) 내에 잘 들어갈 수 있도록 유리기판(30) 을 회전시키거나, 도는, 진동을 줄 수 있다.
도 3d를 참조하면, 상기 단계까지의 결과물에 대해 비정질 실리콘은 완전 용융되는 반면 단결정 실리콘 파우더는 일부만 용융되는 에너지를 가진 레이저(38)를 조사하고, 이를 통해, 일부 용융되지 않은 단결정 실리콘 파우더를 시드로해서 용융된 비정질 실리콘이 응고되도록 하는 것을 통해 상기 비정질 실리콘막을 단결정화시켜 최종적으로 본 발명에 따른 단결정 실리콘막(40)을 형성한다.
이때, 상기 단결정 실리콘막(40)의 형성, 즉, 결정화는 한 번의 레이저 조사 후에 더 우수한 미세 구조를 갖도록 하는 것을 통해 결정 품위가 향상되도록 단결정 실리콘이 일부 용융되는 에너지를 가지는 레이저로 여러 번, 즉, 1∼9번 더 레이저 조사를 수행할 수 있다.
상기에서, 본 발명에 따른 단결정 실리콘 형성방법은 비정질 실리콘막의 패터닝, 단결정 실리콘 파우더 산포 및 적정 에너지의 레이저 조사를 통해 단결정 실리콘막을 형성하므로, 수 십회의 레이저 조사를 행해야 하는 종래의 방법, 또한, 고온의 열처리를 행해야 하는 종래의 또 다른 방법과 비교해서, 비교적 용이하게 단결정 실리콘으로의 결정화를 이룰 수 있다.
이상에서와 같이, 본 발명은 단결정 실리콘 파우더를 이용해서 비교적 용이하게 단결정 실리콘을 형성할 수 있으며, 이에 따라, 수 십회의 레이저 조사를 필요로하고, 그리고, 고온의 열처리를 필요로 하는 종래의 단결정 실리콘 형성방법에 비해 공정 단순화를 비용 절감의 효과를 얻을 수 있으며, 무엇보다 양산성을 향상 시킬 수 있다.
또한, 본 발명의 방법을 이용하는 경우, 유리기판의 원하는 위치에 단결정 실리콘을 선택적으로 형성할 수 있으므로, 주변회로의 실장이 가능하여 고성능의 액정표시장치를 구현할 수 있음은 물론 원가 절감을 이룰 수 있다.
이상, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (6)
- 유리기판 상에 불순물 확산 베리어막과 비정질 실리콘막을 차례로 증착하는 단계;상기 비정질 실리콘막을 열처리하여 막 내에 존재하는 수소를 제거하는 단계;상기 비정질 실리콘막을 패터닝하여 다수개의 홈을 형성하는 단계;상기 홈 내에 단결정 실리콘 파우더가 매립되도록 패터닝된 비정질 실리콘막 상에 상기 단결정 실리콘 파우더를 산포시키는 단계; 및상기 단계까지의 결과물에 대해 비정질 실리콘막은 완전 용융되고 단결정 실리콘 파우더는 일부만 용융되는 에너지를 가진 레이저를 조사하여 일부 용융되지 않은 단결정 실리콘 파우더가 시드로 작용하는 것을 통해 용융된 비정질 실리콘을 응고시켜 단결정 실리콘막을 형성하는 단계를 포함하는 것을 특징으로 하는 단결정 실리콘 형성방법.
- 제 1 항에 있어서, 상기 불순물 확산 베리어막은실리콘산화막(SiO2), 실리콘질화막(SiN), 실리콘산화막과 실리콘질화막의 적층막, 및 실리콘질화막과 실리콘산화막의 적층막으로 구성된 그룹으로부터 선택되는 어느 하나의 막으로 이루어진 것을 특징으로 하는 단결정 실리콘 형성방법.
- 제 1 항에 있어서, 상기 수소 제거를 위한 열처리는 퍼니스 열처리 또는 급속열처리로 수행하는 것을 특징으로 하는 단결정 실리콘 형성방법.
- 제 1 항에 있어서, 상기 홈은 비정질 실리콘막의 일부 두께가 잔류되도록 형성하거나, 또는, 불순물 확산 베리어막이 노출되도록 형성하는 것을 특징으로 하는 단결정 실리콘 형성방법.
- 제 1 항에 있어서, 상기 단결정 실리콘 파우더를 산포시키는 단계는 홈 내의 매립이 잘 이루어지도록 유리기판을 회전시키거나, 또는, 진동을 주는 상태로 수행하는 것을 특징으로 하는 단결정 실리콘 형성방법.
- 제 1 항에 있어서, 상기 용융되지 않은 단결정 실리콘 파우더를 시드로 하는 비정질 실리콘의 단결정화를 위한 레이저 조사 후, 단결정 실리콘의 결정 품위가 향상되도록 1∼9번의 레이저 조사를 더 수행하는 것을 특징으로 하는 단결정 실리콘 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098755A KR100687342B1 (ko) | 2003-12-29 | 2003-12-29 | 단결정 실리콘 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098755A KR100687342B1 (ko) | 2003-12-29 | 2003-12-29 | 단결정 실리콘 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050067741A KR20050067741A (ko) | 2005-07-05 |
| KR100687342B1 true KR100687342B1 (ko) | 2007-02-27 |
Family
ID=37258367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030098755A KR100687342B1 (ko) | 2003-12-29 | 2003-12-29 | 단결정 실리콘 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100687342B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102130688B1 (ko) | 2015-11-03 | 2020-07-07 | 삼성디스플레이 주식회사 | 레이저 결정화 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960042140A (ko) * | 1995-05-31 | 1996-12-21 | 엄길용 | 액정기판의 다결정실리콘층 제조방법 |
| KR19980026856A (ko) * | 1996-10-11 | 1998-07-15 | 김광호 | 단결정 실리콘층의 형성방법 |
| KR20030060403A (ko) * | 2002-01-09 | 2003-07-16 | 장 진 | 비정질 실리콘의 결정화 방법 |
-
2003
- 2003-12-29 KR KR1020030098755A patent/KR100687342B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960042140A (ko) * | 1995-05-31 | 1996-12-21 | 엄길용 | 액정기판의 다결정실리콘층 제조방법 |
| KR19980026856A (ko) * | 1996-10-11 | 1998-07-15 | 김광호 | 단결정 실리콘층의 형성방법 |
| KR20030060403A (ko) * | 2002-01-09 | 2003-07-16 | 장 진 | 비정질 실리콘의 결정화 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050067741A (ko) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100581626B1 (ko) | 플라스틱 기판에 반도체 박막을 형성하는 방법 및 플라스틱기판 | |
| KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| JP2004335839A (ja) | 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置 | |
| TWI322446B (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| JPH10106951A (ja) | 半導体薄膜、半導体装置および半導体薄膜の製造方法 | |
| JP2005197656A (ja) | 多結晶シリコン膜の形成方法 | |
| KR100687342B1 (ko) | 단결정 실리콘 형성방법 | |
| US7166501B2 (en) | Method for fabricating polycrystalline silicon liquid crystal display device | |
| JPH10173196A (ja) | 半導体装置およびその製造方法 | |
| JP3319963B2 (ja) | 半導体装置の製造方法 | |
| JP4165305B2 (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
| JP2007027202A (ja) | 表示装置の製造方法および表示装置 | |
| KR100761345B1 (ko) | 결정질 실리콘의 제조방법 | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| KR100761346B1 (ko) | 결정질 실리콘의 제조방법 | |
| JP2000183357A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100719919B1 (ko) | 다결정실리콘 박막트랜지스터 형성방법 | |
| KR100675936B1 (ko) | 단결정실리콘막 형성방법 | |
| KR101075261B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR100860007B1 (ko) | 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법 | |
| KR20050078392A (ko) | 비정질 반도체 박막의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법과 박막 반도체 장치 | |
| KR100219574B1 (ko) | 단결정 반도체막의 제조방법 | |
| KR100496138B1 (ko) | 실리콘 결정화방법 | |
| KR20050066592A (ko) | 비정질 실리콘층의 결정화 방법 | |
| JP2003309068A (ja) | 半導体膜の形成方法および半導体膜、並びに半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130107 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180118 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20200128 Year of fee payment: 14 |