KR100685820B1 - 전향경로 회로부가 구비되는 액정표시장치 - Google Patents

전향경로 회로부가 구비되는 액정표시장치 Download PDF

Info

Publication number
KR100685820B1
KR100685820B1 KR1020050014699A KR20050014699A KR100685820B1 KR 100685820 B1 KR100685820 B1 KR 100685820B1 KR 1020050014699 A KR1020050014699 A KR 1020050014699A KR 20050014699 A KR20050014699 A KR 20050014699A KR 100685820 B1 KR100685820 B1 KR 100685820B1
Authority
KR
South Korea
Prior art keywords
digital data
liquid crystal
data
crystal display
bits represented
Prior art date
Application number
KR1020050014699A
Other languages
English (en)
Other versions
KR20060093605A (ko
Inventor
타케시 오쿠노
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050014699A priority Critical patent/KR100685820B1/ko
Priority to JP2005245016A priority patent/JP4732070B2/ja
Priority to US11/322,275 priority patent/US7605791B2/en
Publication of KR20060093605A publication Critical patent/KR20060093605A/ko
Application granted granted Critical
Publication of KR100685820B1 publication Critical patent/KR100685820B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/24—Arrangements for testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

전향경로 회로부가 구비되는 액정표시장치가 개시된다. 상기 액정표시장치는 전향경로 회로부가 구비됨에 의해 액정디스플레이 패널의 각 라인별로 발생되는 간섭 현상인 색 번짐이 방지되고, 상기 액정디스플레이 패널의 화질 및 수명이 향상된다.
전향경로 회로부, 보상 데이터, 보정 계수

Description

전향경로 회로부가 구비되는 액정표시장치{Liquid Crystal Display Device for having a feed-forward circuit}
도 1은 종래 기술에 따른 액정표시장치를 개략적으로 도시한 구성도이다.
도 2는 본 발명의 실시예에 따른 전향경로 회로부가 구비되는 액정표시장치를 개략적으로 도시한 구성도이다.
도 3는 본 발명의 실시예에 따른 액정표시장치에 구비되는 전향경로 회로부를 도시한 세부 구성도이다.
본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 액정표시장치는 전향경로 회로부를 구비하여, 액정디스플레이 패널에 발생되는 색 번짐을 방지하는 액정표시장치에 관한 것이다.
근래 퍼스널 컴퓨터나 TV 등의 경량화, 박형화에 따라 디스플레이 장치도 경량화, 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(Cathode ray tube : CRT) 대신 액정표시장치(Liquid crystal display : LCD)와 같은 플랫 패널형 디스플레이가 계속적으로 개발되고 있다.
액정표시장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계(Electric field)를 인가하고 이 전계의 세기를 조절하여 외부의 광원(백 라이트)으로부터 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상 신호를 얻는 표시 장치이다.
이러한 액정표시장치는 휴대가 간편한 플랫 패널형 디스플레이 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터(Thin film transistor : TFT)를 스위칭 소자로 이용한 TFT-LCD가 주로 이용되고 있다.
일반적으로, 액정표시장치는 상, 하부기판과 상, 하기판사이에 주입된 액정으로 이루어진 액정 패널, 액정패널을 구동시키기 위한 구동 회로, 액정으로 백색광을 제공하기 위한 백라이트를 구비한다. 이러한 액정표시장치는 칼라이미지를 표시하는 방식에 따라, R, G, B 칼라필터 구동방식과 칼라필드 순차구동방식의 2가지 방식으로 나눌 수 있다.
칼라필터 구동방식의 액정표시장치는 하나의 픽셀을 R, G, B 서브픽셀로 분할하고 각 R, G, B 서브픽셀에 R, G, B 칼라필터가 배열되는 구조로서, 하나의 백라이트로부터 광(光)이 액정을 통해 R, G, B 칼라필터에 전달되어 칼라 형상을 디스플레이한다.
또한, 칼라필드순차 구동방식의 액정표시장치는 R, G, B 각 색의 독립된 광원을 순차 주기적으로 점등하고, 그 점등 주기에 동기하여 각 픽셀에 대응하는 색 신호를 가함으로써 풀(full)칼라의 화상을 얻도록 한다. 즉, 상기 칼라필드순차 구동방식의 액정표시장치는 R, G, B 서브픽셀로 분할되지 않은 하나의 픽셀에 R, G, B 백라이트가 배열되는 구조로서, 하나의 픽셀에 R, G, B 백라이트로부터 R, G, B 3원색의 광을 액정을 통해 시분할적으로 순차 디스플레이함으로써, 눈의 잔상 효과를 이용한 칼라 형상을 디스플레이한다.
따라서, 칼라필드순차 구동방식은 칼라필터방식과 동일한 해상도를 유지하면서 픽셀수 1/3만이 필요하므로 고접적화가 가능하고 칼라TV와 동일한 색재현성 및 고속의 동화상을 구현할 수 있는 이점이 있다.
상기 칼라필드순차 구동방식의 액정표시장치는 화면의 상단에서 하단으로 순차적으로 주사하는 칼라필터방식과 달리, 하나의 픽셀에 대하여 R, G, B 백라이트의 구동시간을 달리하여 R, G, B 3원색의 광을 합성하여 칼라형상을 표현하는 것이므로, 1 프레임(frame)을 3개의 서브 프레임으로 분할 구동한다.
즉, 1 프레임을 R 칼라를 표시하는 R서브 프레임, G 칼라를 표시하는 G서브 프레임, B 칼라를 표시하는 B 서브프레임으로 분할하여, R 서브 프레임에서는 R 백라이트가 구동되어 R 칼라를 표시하고, G 서브 프레임에서는 G 백라이트가 구동되어 G 칼라를 표시하며 B 서브 프레임에서는 B 백라이트가 구동되어 B 칼라를 표시함으로써, 서로 다른 색의 광을 발광하는 서브 프레임마다 R, G, B 칼라를 표시하여 칼라 형상을 표현한다.
칼라필드순차 구동방식은 칼라필터 구동방식에 비하여 동일한 크기의 패널에서 3배정도의 해상도구현이 가능하고, 칼라필터를 사용하지 않음으로 인하여 광효 율이 증가하는 장점이 있는 반면에, 하나의 프레임이 3개의 서브프레임으로 분할하여 구동하므로 칼라필터 구동방식에 비하여 구동주파수가 6배이상 높은 구동주파수를 필요로 하므로 고속의 동작특성이 요구된다.
액정은 물질특성상 계속하여 동일한 극성의 전압으로 구동하면 액정이 열화되기 때문에 반대극성의 전압으로 구동하여야 한다. 따라서, 임의 한 픽셀에 정극성의 전압이 인가된 경우에는 다음 프레임에서 상기 화소에 부극성의 전압을 인가하여 픽셀을 구동시켜 주어야 한다.
도 1은 종래 기술에 따른 액정표시장치를 개략적으로 도시한 구성도이다.
도 1를 참조하면, 액정표시장치(LCD)는 액정표시 시스템부(100), 백라이트 구동부(110), 백라이트 유닛(120), 데이터 구동부(130), 스캔 구동부(140) 및 액정디스플레이 패널(150)을 가진다.
상기 액정표시 시스템부(100)는 내부적으로 전원부, 제어부, 데이터 변환기, 메모리부 및 버퍼부 등으로 구성된다.
세부적으로, 상기 전원부는 상기 액정표시 시스템부(100)의 각 해당 회로부들에 소정의 전원 전압을 전달하여 각 해당 회로부들이 동작되도록 한다.
상기 제어부는 상기 액정표시 시스템부(100)의 각 해당 회로부들에 대한 소정의 신호 정보들을 제어하기 위한 제어 신호인 기입 명령 신호, 판독 명령 신호, 타이밍 제어 신호 등을 생성하여 신호 처리 및 제어한다.
또한, 상기 데이터 변환기는 상기 제어부의 제어에 따라 동작되는 회로부로서, 상기 데이터 변환기로부터 입력되는 영상 데이터는 디지털 데이터인 적색(R), 녹색(G), 청색(B) 데이터로 변환되어 상기 메모리부에 전달된다.
또한, 상기 메모리부는 상기 제어부의 기입 명령 신호(write command)에 따라 상기 적색(R), 녹색(G), 청색(B) 데이터를 저장한다. 즉, 상기 메모리부에 저장된 적색(R), 녹색(G), 청색(B) 데이터는 상기 제어부의 판독 명령 신호(read command)에 따라 상기 버퍼부에 전달된다.
또한, 상기 버퍼부는 직렬 데이터 형식으로 상기 메모리부로부터 전달된 상기 적색(R), 녹색(G), 청색(B) 데이터를 데이터 구동부에 입력한다. 상기 버퍼부는 반드시 있어야 되는 것은 아니므로 상기 메모리부에서 바로 상기 데이터 구동부(130)로 전송될 수도 있다.
상기 백라이트 구동부(110)는 구동전압 발생수단 및 PWM(pulse width modulation)신호 발생수단을 구비한다. 상기 구동전압 발생수단은 상기 액정표시 시스템부(100)로부터 제공되는 구동 조건 중 백라이트의 휘도에 관계된 구동 조건을 입력하여 백라이트 유닛(120)에 적합한 순항향 구동전압(RVf, GVf, BVf)을 발생한다. 즉, 상기 백라이트 구동부(110)는 상기 액정표시 시스템부(100)의 소정의 제어 신호를 입력받아 상기 백라이트 유닛(120)이 구동되도록 상기 순방향 구동 전압을 발생시켜 상기 백라이트 유닛(120)에 전달한다. 상기 PWM 신호 발생수단은 상기 액정표시 시스템부(100)로부터 제공되는 구동조건 중 백라이트 유닛(120)의 색도에 관계된 구동 조건을 입력하여 상기 백라이트 유닛(120)의 R, G, B 발광 다이오드에 적합한 PWM 신호(RPWM, GPWM, BPWM)을 순차 발생한다.
상기 백라이트 유닛(120)은 R, G, B 발광 다이오드(LED : light emitting diode), 몰드 프레임, 반사 시트, 도광판, 확산 시트, 프리즘 시트, 보호 시트로 구성된다. 상기 R, G, B LED는 최초로 빛을 발산하는 부분으로서, 정보통신기기 및 소형 휴대 단말기의 경우에 소형의 광원인 R, G, B LED가 반영구적으로 널리 사용된다. 상기 R, G, B LED는 각각 상기 백라이트 구동부(110)로부터 제공되는 상기 순방향 구동전압(RVf, GVf, BVf)와 PWM 신호(RPWM, GPWM, BPWM)에 의해 구동되어 각각 소정의 휘도 및 색도를 갖는 R, G, B광을 방출한다.
상기 몰드 프레임은 상기 백라이트 유닛(120)이 구비하는 상기 발광 다이오드(R, G, B, W LED), 반사 시트, 도광판, 확산 시트, 프리즘 시트, 보호 시트을 하나의 조립된 형태가 되도록 유지시켜 준다.
상기 반사 시트는 상기 발광 다이오드에서 나오는 빛을 도광판 전반사에 의해 도광판 하단부로 빠져 나오는 광을 전면으로 반사시켜 전반적인 휘도를 상승시키고, 도광판 후면으로부터 빛의 손실을 막아준다.
상기 도광판은 상기 발광 다이오드에서 출발한 광의 방향을 2차원 평면에 고루 분사시켜 전방으로 바꾸어 주는 부품으로서, 이를 위해 표면에 일정한 패턴을 인쇄해 효율을 높힌다.
여기서, 상기 도광판 물질은 투명 아크릴 수지로 형성되며 강도가 높아 깨지거나 변형이 적으며, 가볍고 가시광선 투과율이 높은 것이 특징이다.
상기 확산 시트는 상기 도광판으로부터 방사되는 빛을 한층더 균일하게 해주며 전체적으로 부드럽게 처리해 주는 부분으로서, 도광판의 패턴을 보이지 않도록 해준다.
상기 프리즘 시트는 상기 확산 시트에 의한 휘도 저하를 빛의 굴절 및 집광시켜 휘도를 높여주는 부분으로서, 산모양의 미세한 골(pitch)을 갖고 있으며 아래쪽은 수직, 위쪽은 수평으로 형성된다. 일반적으로, 상기 프리즘 시트는 상기 수직 및 수평 각 한 장씩을 한 세트(set)로 사용된다. 즉, 상기 프리즘 시트는 여러 각도에서 올라오는 광을 프리즘 형상의 피치와 각도로 일정한 방향으로 바꾸어 정면 휘도를 높여주는 역할을 한다.
상기 보호 시트는 상기 백라이트 유닛(120)에 인가되는 외부의 충격이나 이물 유입으로 오는 오염 등을 방지하기 위하여 보호막으로서, 상기 프리즘 시트 위에 위치한다. 또한, 상기 보호 시트는 상기 프리즘 시트의 흠집을 방지하고 수직, 수평 한 세트의 프리즘 시트 사용시 발생되는 모아레 현상을 방지하기 위해 사용된다. 또한, 상기 프리즘 시트에 의해 좁아진 시야각을 넓혀주는 기능도 한다. 그러나, 최근에는 프리즘 시트의 기능이 많이 향상되어 별도의 보호 시트가 사용되지 않는 추세이다.
상기 데이터 구동부(130)는 상기 액정표시 시스템부(100)로부터 직렬 데이터 형식인 소정의 R, G, B 색상 데이터를 순차적으로 입력받아 상기 액정디스플레이 패널(150)의 다수 데이터선으로 전달한다.
상기 스캔 구동부(140)는 상기 액정표시 시스템부(100)로부터 전달되는 소정의 타이밍 제어 신호를 입력받아 상기 액정디스플레이 패널(150)의 다수 주사선으로 전달한다.
상기 액정디스플레이 패널(150)은 각종 정보의 표시 소자이지만 스스로 발광 하지 못하는 수광형(Passive Display)소자이므로 그 후면에 광원을 두어 액정표시장치 화면을 밝혀주는 별도의 장치가 필요하다. 즉, 상기 액정디스플레이 패널(150)은 상기 백라이트 유닛(120)에 의해 전달되는 광원을 받아 발광된다. 또한, 상기 액정디스플레이 패널(150)은 열과 행으로 배열된 다수의 픽셀과 상기 다수의 픽셀를 선택하기 위한 다수의 주사선이 형성된다. 또한, 상기 액정디스플레이 패널(150)은 계조 데이터에 해당하는 계조 데이터 전압 및 리셋 전압을 전달하기 위한 다수의 데이터선이 상기 다수의 주사선과 절연되고 교차되도록 형성된다. 이어서, 행렬 형태로 배열된 다수의 픽셀은 각각 주사선과 데이터선에 의해 둘러 쌓여 있다, 상기 각 픽셀은 주사선과 데이터선에 각각 게이트 전극 및 소스 전극이 연결되는 박막트랜지스터와 상기 박막트랜지스터의 드레인 전극에 연결되는 픽셀 커패시터와 스토리지 커패시터를 포함한다.
본 발명과 관련되고, 본 발명에 의한 극복되는 종래의 액정표시장치에 따른 문제점은 다음과 같다.
상기 액정표시장치의 액정디스플레이 패널은 각 라인별로 소정의 R, G, B 디지털 데이터를 수신하는데 있어, 인접한 라인들 간에 간섭 현상인 색 번짐이 자주 일어나서 상기 액정디스플레이 패널의 화질 및 수명이 떨어지는 단점이 있다.
이에 따른 문제점을 해결하기 위해서 상기 액정표시장치는 전향경로 회로부를 구비하여, 소정의 R, G, B 디지털 데이터로부터 도출해 낸 보상 데이터가 보정되어 색 번짐 현상이 일어나지 않도록 하는 과제를 겪어야 한다.
본 발명의 목적은 액정디스플레이의 각 라인별로 수신되는 소정의 R, G, B 디지털 데이터를 보상 및 보정하기 위한 전향경로 회로부가 구비되는 액정표시장치를 제공한다.
상기 목적을 달성하기 위한 본 발명은, 제1 디지털 데이터와 제2 디지털 데이터를 비교 연산하여 상기 비교 연산에 따른 보정값을 생성하고, 상기 제 2 디지털 데이터에 상기 보정값을 반영하여 보정 디지털 데이터를 출력하기 위한 전향경로 회로부; 및 상기 보정 디지털 데이터를 수신하고, 상기 보정 디지털 데이터에 상응하는 영상을 디스플레이하기 위한 액정디스플레이 패널을 포함하는 액정표시장치를 제공한다.
상기 목적을 달성하기 위한 다른 본 발명은, 제1 디지털 데이터 및 제2 디지털 데이터를 수신하고, 상기 제1 디지털 데이터의 1로 표현되는 비트 갯수 및 상기 제2 디지털 데이터의 1로 표현되는 비트 갯수를 카운터하기 위한 온 카운터부; 상기 제1 디지털 데이터의 1로 표현되는 비트 갯수 및 상기 제2 디지털 데이터의 1로 표현되는 비트 갯수를 저장하기 위한 메모리부; 상기 제1 디지털 데이터의 1로 표현되는 비트 갯수 및 상기 제2 디지털 데이터의 1로 표현되는 비트 갯수를 연산하여 보상 데이터를 생성하기 위한 연산부; 상기 보상 데이터를 수신하고, 보정 계수와의 연산을 통해 보정값을 형성하기 위한 레벨 조정부; 상기 제2 디지털 데이터와 상기 보정값을 연산하여 보정 디지털 데이터를 발생하기 위한 혼합기; 및 상기 보정 디지털 데이터를 수신하고, 상기 보정 디지털 데이터에 상응하는 영상을 디스플레이하기 위한 액정표시장치를 제공한다.
상기 목적을 달성하기 위한 또 다른 본 발명은, 제1 디지털 데이터 및 제2 디지털 데이터를 수신하고, 상기 제1 디지털 데이터의 0으로 표현되는 비트 갯수 및 상기 제2 디지털 데이터의 0으로 표현되는 비트 갯수를 카운터하기 위한 오프 카운터부; 상기 제1 디지털 데이터의 0로 표현되는 비트 갯수 및 상기 제2 디지털 데이터의 0으로 표현되는 비트 갯수를 저장하기 위한 메모리부; 상기 제1 디지털 데이터의 0로 표현된 비트 갯수 및 상기 제2 디지털 데이터의 0으로 표현되는 비트 갯수를 연산하여 보상 데이터를 생성하기 위한 연산부; 상기 보상 데이터를 수신하고, 보정 계수와의 연산을 통해 보정값을 형성하기 위한 레벨 조정부; 상기 제2 디지털 데이터와 상기 보정값을 연산하여 보정 디지털 데이터를 발생하기 위한 혼합기; 및 상기 보정 디지털 데이터를 수신하고, 상기 보정 디지털 데이터에 상응하는 영상을 디스플레이하기 위한 액정표시장치를 제공한다.
이하, 본 발명의 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 전향경로 회로부가 구비되는 액정표시장치를 개략적으로 도시한 구성도이다.
도 2를 참조하면, 상기 액정표시장치(LCD)는 액정표시 시스템부(200), 백라이트 구동부(210), 백라이트 유닛(220), 전향경로 회로부(230), 데이터 구동부 (240), 스캔 구동부(250) 및 액정디스플레이 패널(260)를 구비한다.
세부적으로, 상기 액정표시 시스템부(200)는 상기 액정디스플레이 패널(260)이 디스플레이되도록 소정의 제어 신호를 발생시키고, 상기 백라이트 구동부(210), 백라이트 유닛(220), 전향경로 회로부(230), 데이터 구동부(240) 및 스캔 구동부(250)가 동작되도록 상기 제어 신호를 전달한다.
백라이트 구동부(210)는 구동전압 발생수단, PWM(Pulse Width Modulation)신호 발생수단을 구비한다. 상기 구동전압 발생수단은 백라이트의 휘도에 관계된 구동 조건을 입력하여 백라이트 유닛(220)에 적합한 순방향 구동전압(RVf, GVf, BVf)을 발생한다. 즉, 상기 백라이트 구동부(210)는 소정의 구동제어 신호를 입력받아 상기 백라이트 유닛(220)이 구동되도록 상기 순방향 구동 전압을 발생시켜 상기 백라이트 유닛(220)에 전달한다. 상기 PWM 신호 발생수단은 백라이트 유닛(220)의 색도에 관계된 구동 조건을 입력하여 상기 백라이트 유닛(220)의 R, G, B 발광 다이오드에 적합한 PWM 신호(RPWM, GPWM, BPWM)을 순차 발생한다.
백라이트 유닛(220)은 R, G, B 3원색의 광이 순차적으로 방출되는 R, G, B 발광 다이오드(LED : light emitting diode), 몰드 프레임, 반사 시트, 도광판, 확산 시트, 프리즘 시트 및 보호 시트로 구성된다.
우선, 상기 R, G, B 발광 다이오드는 R 광을 방출하는 R LED, G 광을 방출하는 G LED 및 B 광을 방출하는 B LED로 구성되어 액정디스플레이 패널(260)에 순차적으로 빛을 발산한다. 상기 R, G, B LED는 각각 상기 백라이트 구동부(210)로부터 제공되는 상기 순방향 구동전압(RVf, GVf, BVf)와 PWM 신호(RPWM, GPWM, BPWM) 에 의해 구동되어 소정의 인에이블 신호에 따라 각각 소정의 휘도 및 색도를 갖는 R, G, B광을 선택적으로 방출한다.
상기 몰드 프레임은 상기 백라이트 유닛(220)이 구비하는 상기 발광 다이오드(R, G, B LED), 반사 시트, 도광판, 확산 시트, 프리즘 시트 및 보호 시트를 하나의 조립된 형태가 되도록 유지시켜 준다.
상기 반사 시트는 상기 발광 다이오드에서 나오는 빛을 도광판 전반사에 의해 도광판 하단부로 빠져 나오는 광을 전면으로 반사시켜 전반적인 휘도를 상승시키고, 도광판 후면으로부터 빛의 손실을 막아준다.
상기 도광판은 상기 발광 다이오드에서 출발한 광의 방향을 2차원 평면에 고루 분사시켜 전방으로 바꾸어 주는 부품으로서, 이를 위해 표면에 일정한 패턴을 인쇄해 효율을 높힌다.
여기서, 상기 도광판 물질은 투명 아크릴 수지로 형성되며 강도가 높아 깨지거나 변형이 적으며, 가볍고 가시광선 투과율이 높은 것이 특징이다.
상기 확산 시트는 상기 도광판으로부터 방사되는 빛을 한층더 균일하게 해주며 전체적으로 부드럽게 처리해 주는 부분으로서, 도광판의 패턴을 보이지 않도록 해준다.
상기 프리즘 시트는 상기 확산 시트에 의한 휘도 저하를 빛의 굴절 및 집광시켜 휘도를 높여주는 부분으로서, 산모양의 미세한 골(pitch)을 갖고 있으며 아래쪽은 수직, 위쪽은 수평으로 형성된다. 일반적으로, 상기 프리즘 시트는 수직 프리즘 및 수평 프리즘을 하나의 세트(set)로 둔다. 즉, 상기 프리즘 시트는 여러 각도 에서 올라오는 R, G, B광을 프리즘 형상의 피치와 각도로 일정한 방향으로 바꾸어 정면 휘도를 높여주는 역할을 한다.
상기 보호 시트는 상기 백라이트 유닛(220)에 인가되는 외부의 충격이나 이물 유입으로 오는 오염 등을 방지하기 위하여 보호막으로서, 상기 프리즘 시트 위에 위치한다. 또한, 상기 보호 시트는 상기 프리즘 시트의 흠집을 방지하고, 상기 한 세트 프리즘 시트 사용시, 발생되는 모아레 현상을 방지한다. 또한, 상기 보호 시트는 상기 프리즘 시트에 의해 좁아진 시야각을 넓혀주는 기능도 한다. 그러나, 최근에는 프리즘 시트의 기능이 많이 향상되어 별도의 보호 시트가 사용되지 않는 추세이다.
또한, 상기 전향경로 회로부(feed-forward circuit)(230)는 수신되는 R, G, B 디지털 데이터를 액정디스플레이 패널(260)의 각 라인별로 전달함에 있어, 상기 R, G, B 디지털 데이터는 가장 가까운 순번에 입력되는 R, G, B 디지털 데이터와 서로 비교 분석되어 보정된다. 따라서, 상기 전향경로 회로부(230)로부터 보정된 R, G, B 디지털 데이터는 데이터 구동부(240)를 거친 후, 상기 액정디스플레이 패널(260)의 각 라인별로 출력된다.
상기 데이터 구동부(240)는 소정의 인에이블 신호에 따라 직렬 데이터 형식인 소정의 R, G, B 디지털 데이터를 순차적으로 입력받아 상기 액정디스플레이 패널(260)의 다수 데이터선으로 전달한다.
상기 스캔 구동부(250)는 소정의 타이밍 제어 신호를 선택적으로 입력받아 상기 액정디스플레이 패널(260)의 다수 주사선으로 전달하여 다수의 픽셀을 제어한 다.
상기 액정디스플레이 패널(260)은 일반적으로, 각종 정보의 표시 소자이지만 스스로 발광하지 못하는 수광형(passive display)소자이므로 그 후면에 광원을 두어 액정표시장치 화면을 밝혀주는 별도의 장치가 필요하다. 즉, 상기 액정디스플레이 패널(260)은 상기 백라이트 유닛(220)에 의해 전달되는 광원을 받아 발광된다. 또한, 상기 액정디스플레이 패널(260)은 열과 행으로 배열된 다수의 픽셀과 상기 다수의 픽셀를 선택하기 위한 다수의 주사선이 형성된다. 또한, 상기 액정디스플레이 패널(260)은 계조 데이터에 해당하는 계조 데이터 전압 및 리셋 전압을 전달하기 위한 다수의 데이터선이 상기 다수의 주사선과 절연되고 교차되도록 형성된다. 이어서, 행렬 형태로 배열된 다수의 픽셀은 각각 주사선과 데이터선에 의해 둘러 쌓여 있다, 상기 각 픽셀은 주사선과 데이터선에 각각 게이트 전극 및 소스 전극이 연결되는 박막트랜지스터와 상기 박막트랜지스터의 드레인 전극에 연결되는 픽셀 커패시터와 스토리지 커패시터를 포함한다.
여기서, 상기 액정디스플레이 패널(260)에서 사용되는 액정 물질은 결정(crystal)과 액정(liquid)의 특성을 모두 가지며 온도전이형(thermotropic LC)과 유기 용매 혼합형(lyotropic LC)이 있다.
도 3는 본 발명의 실시예에 따른 액정표시장치에 구비되는 전향경로 회로부를 도시한 세부 구성도이다.
도 3를 참조하면, 액정표시장치에 구비되는 전향경로 회로부(230)는 온/오프 카운터부(ON/OFF Counter)(231), 메모리부(Memory)(232), 연산부(Operation)(233), 레벨 조정부(Level regulator)(234) 및 혼합기(Mixer)(235)로 구성된다.
상기 전향경로 회로부(feed-forward circuit)(230)는 수신되는 R, G, B 디지털 데이터를 액정디스플레이 패널의 각 라인별로 전달함에 있어, 상기 R, G, B 디지털 데이터는 가장 가까운 순번에 입력되는 R, G, B 디지털 데이터와 서로 비교 분석되고, 보정된다. 즉, 상기 전향경로 회로부(230)는 보정되는 R, G, B 디지털 데이터를 상기 액정디스플레이의 각 라인별로 출력한다.
또한, 상기 전향경로 회로부(230)는 제 1전향 경로 및 제 2전향 경로로 형성된다. 상기 제 1전향 경로는 상기 온/오프 카운터부(231), 메모리부(232), 연산부(233) 및 레벨 조정부(234)로 구성되는 경로이며, 상기 제 2전향 경로는 상기 액정디스플레이의 n번째에 입력되는 R, G, B 디지털 데이터가 혼합기(235)로 반영되는 경로이다.
즉, 상기 제 1전향 경로는 상기 액정디스플레이 패널의 n-1번째에 입력되는 R, G, B 디지털 데이터 중에 1로 표현되는 비트 갯수와 상기 액정디스플레이 패널의 n번째에 입력되는 R, G, B 디지털 데이터 중에 1로 표현되는 비트 갯수를 비교 연산하여 상기 액정디스플레이 패널의 R, G, B 디지털 데이터에 대한 보정 데이터를 생성하기 위한 경로이다.
상기 제 2전향 경로는 상기 액정디스플레이의 n번째에 입력되는 R, G, B 디지털 데이터를 전송하기 경로이다.
이에 따라, 상기 전향경로 회로부(230)는 제 1전향 경로의 출력값인 보정 데이터와 제 2전향 경로의 출력값인 액정디스플레이의 n번째에 입력되는 R, G, B 디 지털 데이터를 상기 혼합기(235)로 연산하고, 보정된 R, G, B 디지털 데이터가 인출되도록 한 회로부이다.
세부적으로, 상기 전향 경로 회로부(230)의 온/오프 카운터부는 소정의 R, G, B 디지털 데이터를 수신한다. 상기 온/오프 카운터부(231)는 상기 R, G, B 디지털 데이터를 수신하여 액정디스플레이 패널의 n-1번째에 들어갈 상기 R, G, B 디지털 데이터 R, G, B Data(n-1)의 비트 상태를 관찰한다. 즉, 상기 R, G, B Data(n-1)의 비트가 1인 경우에 온(ON)으로 인식하고, 0인 경우에 오프(OFF)로 인식한다. 따라서 상기 온/오프 카운터부(231)는 R, G, B Data(n-1)의 온(ON) 또는 오프(OFF)되는 비트 수를 계산한 후, 상기 R, G, B Data(n-1)의 온/오프 비트 수를 메모리부(232)에 송신한다.
또한, 상기 온/오프 카운터부(231)는 상기 액정디스플레이 패널의 n-1번째로 들어가는 R, G, B 디지털 데이터 R, G, B Data(n-1)가 상기 메모리부(232)로 전달되면, 상기 온/오프 카운터부(231)는 상기 액정디스플레이 패널의 n번째로 들어갈 상기 R, G, B 디지털 데이터 R, G, B Data(n)의 비트 상태를 관찰한다. 즉, 상기 온/오프 카운터부(231)는 R, G, B Data(n)의 온(ON) 또는 오프(OFF)되는 비트 수를 계산한 후, 메모리부(232)에 저장되도록 상기 R, G, B Data(n)의 온/오프 비트 수를 보낸다.
이에 따라, 상기 온/오프 카운터부(231)는 상기 액정디스플레이 패널의 n-1번째에 입력되는 상기 R, G, B 디지털 데이터 R, G, B Data(n-1)의 온/오프 비트 수 및 n번째에 입력되는 상기 R, G, B 디지털 데이터 R, G, B Data(n)의 온/오프 비트 수를 상기 메모리부(232)에 전송한다.
여기서, 상기 R, G, B Data(n-1)의 온/오프 비트 수 및 R, G, B Data(n)의 온/오프 비트 수는 최대로 100개 정도의 0 또는 1의 값을 가진다.
상기 메모리부(232)는 상기 온/오프 카운터부(231)로부터 전달되는 R, G, B Data(n-1)의 온/오프 비트 수와 R, G, B Data(n)의 온/오프 비트 수를 차례대로 수신하여 주소 번지에 저장한다.
또한, 상기 메모리부(232)는 주소 번지에 저장된 상기 R, G, B Data(n-1)의 온/오프 비트 수 및 R, G, B Data(n)의 온/오프 비트 수를 연산부(233)에 전달한다.
상기 연산부(233)는 상기 메모리부(232)로부터 전달되는 R, G, B Data(n-1)의 온/오프 비트 수 및 R, G, B Data(n)의 온/오프 비트 수를 수신하고, 상기 메모리부(232)의 주소 번지에 저장되어 있는 데이터를 가져오기 위한 소정의 커멘드 신호(command signal)를 보낸다. 또한, 상기 연산부(233)는 R, G, B Data(n-1)의 온/오프 비트 수 및 R, G, B Data(n)의 온/오프 비트 수를 서로 비교하고, 상기 R, G, B Data(n-1)의 온/오프 비트 수 및 R, G, B Data(n)의 온/오프 비트 수를 연산한다.
여기서, 상기 R, G, B Data(n-1)의 온/오프 비트 수는 1 또는 0으로 이루어진 비트 갯수를 갖으며, R, G, B Data(n)의 온/오프 비트 수도 1 또는 0으로 이루어진 비트 갯수를 갖는다.
상기 보상 데이터
Figure 112005009405984-pat00001
는 상기 R,G,B Data(n)의 온/오프 비트 수에 대하여 R,G,B Data(n-1)의 온/오프 비트 수를 뺀 값을 말하며, 상기 보상 데이터
Figure 112005009405984-pat00002
는 보상 데이터
Figure 112005009405984-pat00003
및 제 2보상 데이터
Figure 112005009405984-pat00004
로 나눌 수 있다.
먼저, 상기 제 1보상 데이터
Figure 112005009405984-pat00005
는 상기 액정디스플레이 패널의 n라인에 입력되는 R, G, B 디지털 데이터 R, G, B Data(n)를 기준으로, 1의 갯수가 카운터된 비트 갯수 Don(n)에서 상기 액정디스플레이 패널의 n-1라인에 입력되는 R, G, B 디지털 데이터 R, G, B Data(n-1)를 기준으로, 1의 갯수가 카운터된 비트 갯수 Don(n-1)를 뺄셈 연산한 차이치이다.
또한, 상기 제 2보상 데이터
Figure 112005009405984-pat00006
는 상기 액정디스플레이 패널의 n라인에 입력되는 R, G, B 디지털 데이터 R, G, B Data(n)를 기준으로, 0의 갯수가 카운터된 비트 갯수 Doff(n)에서 상기 액정디스플레이 패널의 n-1라인에 입력되는 R, G, B 디지털 데이터 R, G, B Data(n-1)를 기준으로, 0의 갯수가 카운터된 비트 갯수 Doff(n-1)를 뺄셈 연산한 차이치이다.
또한, 상기 제 2보상
Figure 112005009405984-pat00007
는 상기 액정디스플레이 패널의 n라인에 입력되는 R, G, B 디지털 데이터 R, G, B Data(n)를 기준으로, 0의 갯수가 카운터된 비트 갯수 Doff(n)에서 상기 액정디스플레이 패널의 n-1라인에 입력되는 R, G, B 디지털 데이터 R, G, B Data(n-1)를 기준으로, 0의 갯수가 카운터된 비트 갯수 Doff(n-1)를 뺄셈 연산한 차이값이다.
즉, [수학식 1]및 [수학식 2]에서 나타낸 바와 같이, 상기 연산부(233)의 연산 실행에 따라 보상 데이터
Figure 112005009405984-pat00008
는 제1보상 데이터
Figure 112005009405984-pat00009
또는 2보상 데이터
Figure 112005009405984-pat00010
로 구분되어 계산된다.
Figure 112005009405984-pat00011
Figure 112005009405984-pat00012
따라서, 상기 연산부(233)는 제 1보상 데이터
Figure 112005009405984-pat00013
을 구하는 [수학식 1] 또는 제 2보상 데이터
Figure 112005009405984-pat00014
을 구하는 [수학식 2] 중에 하나의 식만 선택된다.
다시 말해, 상기 [수학식 1]를 통해 구해진 제 1보상 데이터
Figure 112005009405984-pat00015
또는[수학식 2]를 통해 구해진 제2보상데이터
Figure 112005009405984-pat00016
는 상기 연산부(233)에 의해 하나만이 선택되어 레벨 조정부(234)로 출력된다.
이어서, 상기 레벨 조정부(234)는 상기 연산부(233)로부터 전달되는 제 1보상 데이터
Figure 112005009405984-pat00017
또는 제 2보상 데이터
Figure 112005009405984-pat00018
를 수신하여 상기 제 1보상 데이터
Figure 112005009405984-pat00019
또는 제 2보상 데이터
Figure 112005009405984-pat00020
가 일정하게 유지되도록 조율 및 조정해주는 회로부이다.
즉, 상기 레벨 조정부(234)는 상기 연산부(233)로부터 전달되는 제 1보상 데이터
Figure 112005009405984-pat00021
또는 제 2보상 데이터
Figure 112005009405984-pat00022
를 수신하여 소정의 알고리즘을 통해 상기 제 1보상 데이터
Figure 112005009405984-pat00023
또는 제 2보상 데이터
Figure 112005009405984-pat00024
가 일정하게 유지되도록 보정 계 수
Figure 112005009405984-pat00025
를 형성한다. 또한, 상기 제 1보상 데이터
Figure 112005009405984-pat00026
또는 제 2보상 데이터
Figure 112005009405984-pat00027
는 계속적으로 변화되는 값이므로 상기 보정 계수
Figure 112005009405984-pat00028
는 상기 제 1보상 데이터
Figure 112005009405984-pat00029
또는 제 2보상 데이터
Figure 112005009405984-pat00030
가 급격히 변화하는 것을 방지해주고 발진(oscillation)현상이 일어나지 않게 조절해준다.
또한, 상기 보정 계수
Figure 112005009405984-pat00031
는 상기 제 1보상 데이터
Figure 112005009405984-pat00032
또는 제 2보상 데이터
Figure 112005009405984-pat00033
값에 따라 유동적으로 변화된다.
여기서, 상기 보정 계수
Figure 112005009405984-pat00034
는 두 가지의 보상 데이터인 상기 제 1보상 데이터
Figure 112005009405984-pat00035
또는 제 2보상 데이터
Figure 112005009405984-pat00036
를 가지므로, 상기 제 1보상 데이터
Figure 112005009405984-pat00037
를 보정하기 위한 제 1 보정 계수
Figure 112005009405984-pat00038
와 제 2보상 데이터
Figure 112005009405984-pat00039
를 보정하기 위한 제 2 보정 계수
Figure 112005009405984-pat00040
가 소정의 알고리즘을 통해 구해진다.
따라서, 상기 레벨 조정부(234)는 상기 제 1보정 계수
Figure 112005009405984-pat00041
제 1보상 데이터
Figure 112005009405984-pat00042
가 서로 보완 및 조정되기 위하여 곱의 형식으로 출력되는 제 1보정 데이터
Figure 112005009405984-pat00043
가 생성되며, 상기 제 2보정 계수
Figure 112005009405984-pat00044
와 제 2보상 데이터
Figure 112005009405984-pat00045
도 서로 보완 및 조정될 수 있도록 곱의 형식으로 출력되는 제 2보정 데이터
Figure 112005009405984-pat00046
가 생성된다. 상기 제1 보정 데이터
Figure 112005009405984-pat00047
또는 제 2보정 데이터
Figure 112005009405984-pat00048
는 상기 레벨 조정부(234)에 의해 하나만이 선택되어 상기 혼합기(235)로 전달된다.
이어서, 상기 혼합기(235)는 [수학식 3]및[수학식 4]에서 보는 바와 같이, 상기 온/오프 카운터부(231)로 입력되는 R, G, B Data(n)에서 상기 제 1보정 데이터
Figure 112005009405984-pat00049
또는 제 2보정 데이터
Figure 112005009405984-pat00050
중에 하나만이 선택된 값을 감산시켜, 결과치로 나온 제 1보정 R, G, B 디지털 데이터
Figure 112005009405984-pat00051
또는 제 2보정 R, G, B 디지털 데이터
Figure 112005009405984-pat00052
를 수신한다.
Figure 112005009405984-pat00053
Figure 112005009405984-pat00054
상기 [수학식 3]은 상기 온/오프 카운터부(231)로 수신되는 R, G, B Data(n), 상기 R, G, B Data(n)의 1의 갯수만을 카운터한 비트 수에서 R, G, B Data(n-1)의 1의 갯수만을 카운터한 비트 수를 뺀 제 1보상 데이터
Figure 112005009405984-pat00055
및 상기 레벨 조정부의 미리 이식된 소정의 알고리즘을 통해 생성되는 제 1보정 계수
Figure 112005009405984-pat00056
가 적용된 수학식이다.
또한, 상기[수학식 4]은 상기 온/오프 카운터부(231)로 수신되는 R, G, B Data(n), 상기 R, G, B Data(n)의 0의 갯수만을 카운터한 비트 수에서 R, G, B Data(n-1)의 0의 갯수만을 카운터한 비트 수를 뺀 제 2보상 데이터
Figure 112005009405984-pat00057
및 상기 레벨 조정부의 미리 이식된 소정의 알고리즘을 통해 생성되는 제 2보정 계수
Figure 112005009405984-pat00058
가 적용된 수학식이다.
따라서, 상기 혼합기(235)를 통해 연산되는 제 1보정 R, G, B 디지털 데이터
Figure 112005009405984-pat00059
또는 제 2보정 R, G, B 디지털 데이터
Figure 112005009405984-pat00060
는 데이터 구동부를 거쳐, 상기 액정디스플레이 패널로 출력된다.
여기서, 상기 전향경로 회로부(230)의 제 2전향 경로는 지연 회로(delay circuit)를 더 포함시켜, 상기 제 2전향 경로를 통해 출력되는 R, G, B 디지털 데이터의 전달 시간과 상기 제 1전향 경로의 각 회로부들을 통해 출력되는 제 1보정 데이터
Figure 112005009405984-pat00061
또는 제 2보정 데이터
Figure 112005009405984-pat00062
의 전달 시간을 조절하고 지연 시간(delay time)을 제거케 한다.
본 발명의 실시예에 따른 액정표시장치는 전향경로 회로부를 통해 상기 액정디스플레이 패널의 n-1번째 라인과 n번째 라인 간에 발생되는 간섭 현상인 색 번짐을 보상 및 보정하여 상기 액정디스플레이의 화질 및 수명을 향상시킨다.
또한, 본 발명의 실시예에 따른 액정표시장치는 칼라필드 순차구동 방식을 적용하여 한 프레임을 기준으로 Red, Green, Blue 각 3원색의 독립된 광원을 순차 주기적으로 디스플레이되는 것을 한정하며, 상기 칼라필드 순차구동 방식의 액정표시장치는 구비되는 액정을 통해 상기 3원색이 시분할적으로 순차 디스플레이됨으로서, 눈의 잔상 효과를 이용한 칼라 형상이 표현된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영 역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 본 발명에 따르면, 상기 액정표시장치는 전향경로 회로부가 구비되어 액정디스플레이 패널의 각 라인별로 발생되는 색 번짐 현상이 방지되는 효과를 준다.

Claims (21)

  1. n-1번째 디지털 데이터와 n번째 디지털 데이터를 비교 연산하여 상기 비교 연산에 따른 보정값을 생성하고, 상기 n번째 디지털 데이터에 상기 보정값을 반영하여 보정 디지털 데이터를 출력하기 위한 전향경로 회로부; 및
    상기 보정 디지털 데이터를 수신하고, 상기 보정 디지털 데이터에 상응하는 영상을 디스플레이하기 위한 액정디스플레이 패널을 포함하는 액정표시장치.
  2. 제1항에 있어서, 상기 액정표시장치는,
    칼라필드 순차구동 방식에 따라 한 프레임을 기준으로 Red, Green, Blue 각 색의 독립된 광원을 순차 주기적으로 디스플레이되는 것을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서, 전향경로 회로부는,
    상기 n-1번째 디지털 데이터 중에 1로 표현되는 비트 갯수와 상기 n번째 디지털 데이터 중에 1로 표현되는 비트 갯수를 비교 연산하여 보정값을 생성하기 위한 제1 전향 경로;
    상기 n번째 디지털 데이터를 전송하기 위한 제 2전향 경로; 및
    상기 제1 전향 경로의 보정값과 상기 제 2전향 경로의 n번째 디지털 데이터를 반영하여 보정 디지털 데이터를 생성하기 위한 혼합기를 포함하는 액정표시장치.
  4. 제3항에 있어서, 상기 제1 전향 경로는,
    n-1번째 디지털 데이터 중에 1로 표현되는 비트 갯수와 n번째 디지털 데이터 중에 1로 표현되는 비트 갯수를 각각 카운터하는 온 카운터;
    상기 n-1번째 디지털 데이터 중에 1로 표현되는 비트 갯수와 n번째 디지털 데이터 중에 1로 표현되는 비트 갯수를 각각 저장하는 메모리부;
    상기 메모리부로부터 저장된 상기 n-1번째 디지털 데이터 중에 1로 표현되는 비트 갯수와 n번째 디지털 데이터 중에 1로 표현되는 비트 갯수를 각각 수신하고, 연산동작을 통해 보상 데이터를 생성하는 연산부; 및
    상기 보상 데이터를 수신하고, 보정 계수를 적용하여 보정값을 생성하기 위한 레벨 조정부를 포함하는 액정표시장치.
  5. 제4항에 있어서, 상기 보상 데이터는 상기 n-1번째 디지털 데이터 중에 1로 표현되는 비트 갯수와 n번째 디지털 데이터 중에 1로 표현되는 비트 갯수를 뺄셈 연산한 값인 것을 특징으로 하는 액정표시장치.
  6. 제5항에 있어서, 상기 보정값은 상기 보상 데이터와 상기 보정 계수를 곱셈 연산한 값인 것을 특징으로 하는 액정표시장치.
  7. 제4항에 있어서, 상기 연산부는 상기 메모리부에 저장된 n-1번째 디지털 데이터 중에 1로 표현되는 비트 갯수와 n번째 디지털 데이터 중에 1로 표현되는 비트 갯수를 전달받기 위해 상기 메모리부로 커멘드 신호(command signal)를 전달하는 것을 특징으로 하는 액정표시장치.
  8. 제4항에 있어서, 상기 레벨 조정부는 미리 이식된 알고리즘를 통해 상기 보상 데이터를 조율하기 위한 보정 계수를 생성하는 것을 특징으로 하는 액정표시장치.
  9. 제8항에 있어서, 상기 보정 계수는 유동적으로 변동되는 계수치인 것을 특징으로 하는 액정표시장치.
  10. 제3항에 있어서, 상기 혼합기는 상기 n번째 디지털 데이터에서 상기 보정값을 감산하여 상기 보정 디지털 데이터를 생성하는 것을 특징으로 하는 액정표시장치.
  11. 제3항에 있어서, 상기 제2 전향 경로는 상기 n번째 디지털 데이터의 전달 시간이 상기 제1 전향 경로를 통해 출력되는 보정 디지털 데이터의 전달 시간에 상응하도록 하기 위한 지연 회로를 더 포함하는 액정표시장치.
  12. 제2항에 있어서, 전향경로 회로부는,
    n-1번째 디지털 데이터 중에 0으로 표현되는 비트 갯수와 상기 n번째 디지털 데이터 중에 0으로 표현되는 비트 갯수를 비교 연산하여 보정값을 생성하기 위한 제1 전향 경로;
    상기 n번째 디지털 데이터를 전송하기 위한 제2 전향 경로; 및
    상기 제1 전향 경로의 보정값과 상기 제2 전향 경로의 n번째 디지털 데이터를 반영하여 보정 디지털 데이터를 생성하기 위한 혼합기를 포함하는 액정표시장치.
  13. 제12항에 있어서, 상기 제1 전향 경로는,
    n-1번째 디지털 데이터 중에 0으로 표현되는 비트 갯수와 n번째 디지털 데이터 중에 0으로 표현되는 비트 갯수가 각각 카운터되는 오프 카운터부;
    상기 n-1번째 디지털 데이터 중에 0으로 표현되는 비트 갯수와 n번째 디지털 데이터 중에 0으로 표현되는 비트 갯수가 각각 저장되는 메모리부;
    상기 메모리부로부터 저장된 상기 n-1번째 디지털 데이터 중에 0으로 표현되는 비트 갯수와 n번째 디지털 데이터 중에 0으로 표현되는 비트 갯수를 각각 수신하고, 연산을 통해 보상 데이터가 생성되는 연산부; 및
    상기 연산부로부터 보상 데이터를 수신하고, 보정 계수를 적용하여 보정값을 생성하기 위한 레벨 조정부를 포함하는 액정표시장치.
  14. n-1번째 디지털 데이터 및 n번째 디지털 데이터를 수신하고, 상기 n-1번째 디지털 데이터의 1로 표현되는 비트 갯수 및 상기 n번째 디지털 데이터의 1로 표현되는 비트 갯수를 카운터하기 위한 온 카운터부;
    상기 n-1번째 디지털 데이터의 1로 표현되는 비트 갯수 및 상기 n번째 디지털 데이터의 1로 표현되는 비트 갯수를 저장하기 위한 메모리부;
    상기 n-1번째 디지털 데이터의 1로 표현되는 비트 갯수 및 상기 n번째 디지털 데이터의 1로 표현되는 비트 갯수를 연산하여 보상 데이터를 생성하기 위한 연산부;
    상기 보상 데이터를 수신하고, 보정 계수와의 연산을 통해 보정값을 형성하기 위한 레벨 조정부;
    상기 n번째 디지털 데이터와 상기 보정값을 연산하여 보정 디지털 데이터를 발생하기 위한 혼합기; 및
    상기 보정 디지털 데이터를 수신하고, 상기 보정 디지털 데이터에 상응하는 영상을 디스플레이하기 위한 액정디스플레이 패널을 포함하는 액정표시장치.
  15. 제14항에 있어서, 상기 액정표시장치는,
    칼라필드 순차구동 방식에 따라 한 프레임을 기준으로 Red, Green, Blue 각 색의 독립된 광원을 순차 주기적으로 디스플레이되는 것을 특징으로 하는 액정표시장치.
  16. 제15항에 있어서, 상기 보상 데이터는 상기 n-1번째 디지털 데이터 중에 1로 표현되는 비트 갯수와 n번째 디지털 데이터 중에 1로 표현되는 비트 갯수를 뺄셈 연산한 값인 것을 특징으로 하는 액정표시장치.
  17. 제16항에 있어서, 상기 보정값은 상기 보상 데이터와 상기 보정 계수를 곱셈 연산한 값인 것을 특징으로 하는 액정표시장치.
  18. n-1번째 디지털 데이터 및 n번째 디지털 데이터를 수신하고, 상기 n-1번째 디지털 데이터의 0으로 표현되는 비트 갯수 및 상기 n번째 디지털 데이터의 0으로 표현되는 비트 갯수를 카운터하기 위한 오프 카운터부;
    상기 n-1번째 디지털 데이터의 0로 표현되는 비트 갯수 및 상기 n번째 디지털 데이터의 0으로 표현되는 비트 갯수를 저장하기 위한 메모리부;
    상기 n-1번째 디지털 데이터의 0로 표현된 비트 갯수 및 상기 n번째 디지털 데이터의 0으로 표현되는 비트 갯수를 연산하여 보상 데이터를 생성하기 위한 연산부;
    상기 보상 데이터를 수신하고, 보정 계수와의 연산을 통해 보정값을 형성하기 위한 레벨 조정부;
    상기 n번째 디지털 데이터와 상기 보정값을 연산하여 보정 디지털 데이터를 발생하기 위한 혼합기; 및
    상기 보정 디지털 데이터를 수신하고, 상기 보정 디지털 데이터에 상응하는 영상을 디스플레이하기 위한 액정디스플레이 패널을 포함하는 액정표시장치.
  19. 제18항에 있어서, 상기 액정표시장치는,
    칼라필드 순차구동 방식에 따라 한 프레임을 기준으로 Red, Green, Blue 각 색의 독립된 광원을 순차 주기적으로 디스플레이되는 것을 특징으로 하는 액정표시장치.
  20. 제19항에 있어서, 상기 보상 데이터는 상기 n-1번째 디지털 데이터 중에 0으로 표현되는 비트 갯수와 n번째 디지털 데이터 중에 0으로 표현되는 비트 갯수를 뺄셈 연산한 값인 것을 특징으로 하는 액정표시장치.
  21. 제 20항에 있어서, 상기 보정값은 상기 보상 데이터와 상기 보정 계수를 곱셈 연산한 값인 것을 특징으로 하는 액정표시장치.
KR1020050014699A 2005-02-22 2005-02-22 전향경로 회로부가 구비되는 액정표시장치 KR100685820B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050014699A KR100685820B1 (ko) 2005-02-22 2005-02-22 전향경로 회로부가 구비되는 액정표시장치
JP2005245016A JP4732070B2 (ja) 2005-02-22 2005-08-25 フィードフォワード回路部が具備される液晶表示装置
US11/322,275 US7605791B2 (en) 2005-02-22 2006-01-03 Liquid crystal display having feed-forward circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050014699A KR100685820B1 (ko) 2005-02-22 2005-02-22 전향경로 회로부가 구비되는 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060093605A KR20060093605A (ko) 2006-08-25
KR100685820B1 true KR100685820B1 (ko) 2007-02-22

Family

ID=36912162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050014699A KR100685820B1 (ko) 2005-02-22 2005-02-22 전향경로 회로부가 구비되는 액정표시장치

Country Status (3)

Country Link
US (1) US7605791B2 (ko)
JP (1) JP4732070B2 (ko)
KR (1) KR100685820B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681035B (zh) * 2007-07-27 2012-11-28 夏普株式会社 液晶显示装置、电视接收机、及照明装置
KR102059561B1 (ko) * 2013-04-08 2019-12-30 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07121138A (ja) * 1993-10-21 1995-05-12 Seiko Epson Corp 時分割カラー液晶表示装置及びその駆動方法
KR100296049B1 (ko) * 1999-03-19 2001-07-28 윤종용 단문메시지서비스를 통한 디지털 휴대용 단말기의 사용자 정보 송수신장치 및 그 방법
JP2001117074A (ja) * 1999-10-18 2001-04-27 Hitachi Ltd 液晶表示装置
JP2001272955A (ja) * 2000-03-24 2001-10-05 Toshiba Corp 平面表示装置
JP3769463B2 (ja) * 2000-07-06 2006-04-26 株式会社日立製作所 表示装置、表示装置を備えた画像再生装置及びその駆動方法
JP3470095B2 (ja) * 2000-09-13 2003-11-25 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその駆動用回路装置
JP2002099249A (ja) * 2000-09-21 2002-04-05 Advanced Display Inc 表示装置および表示装置の駆動方法
JP3739297B2 (ja) * 2001-03-29 2006-01-25 シャープ株式会社 高速応答の為に駆動補償を行う液晶表示装置の制御回路
KR100796748B1 (ko) * 2001-05-11 2008-01-22 삼성전자주식회사 액정 표시 장치와 이의 구동 장치
KR100769174B1 (ko) * 2001-09-17 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
JP3673257B2 (ja) * 2002-06-14 2005-07-20 三菱電機株式会社 画像データ処理装置、画像データ処理方法、及び液晶ディスプレイ装置
US7277076B2 (en) * 2002-12-27 2007-10-02 Sharp Kabushiki Kaisha Method of driving a display, display, and computer program therefor
JP3990639B2 (ja) * 2003-01-24 2007-10-17 三菱電機株式会社 画像処理装置、画像処理方法、および画像表示装置
KR100943278B1 (ko) * 2003-06-09 2010-02-23 삼성전자주식회사 액정 표시 장치와 이의 구동 장치 및 방법
KR100951902B1 (ko) * 2003-07-04 2010-04-09 삼성전자주식회사 액정 표시 장치와 이의 구동 방법 및 그 장치

Also Published As

Publication number Publication date
US20060187167A1 (en) 2006-08-24
US7605791B2 (en) 2009-10-20
JP4732070B2 (ja) 2011-07-27
JP2006235569A (ja) 2006-09-07
KR20060093605A (ko) 2006-08-25

Similar Documents

Publication Publication Date Title
KR100635503B1 (ko) 귀환 회로부가 구비되는 액정표시장치
JP4857945B2 (ja) 面状光源装置及び液晶表示装置組立体
KR101286540B1 (ko) 액정표시장치
US9852700B2 (en) Liquid crystal display and method for driving the same
US8531385B2 (en) Driving method for local dimming of liquid crystal display device and apparatus using the same
KR101560240B1 (ko) 백라이트 드라이버 및 그 구동 방법과 그를 이용한 액정 표시 장치
RU2565480C2 (ru) Дисплейное устройство и способ отображения
US8723785B2 (en) Liquid crystal display and driving method of liquid crystal display
US11069312B2 (en) Electronic device, display device and display control method
US7986294B2 (en) Method of adjusting a pulse-width modulation clock
JP2008003220A5 (ko)
JP4935258B2 (ja) 液晶表示装置組立体の駆動方法
JP2006323073A (ja) 液晶表示装置
KR20100047604A (ko) 광원 구동 방법, 이를 수행하기 위한 광원 장치 및 이 광원장치를 갖는 표시 장치
JP4951979B2 (ja) カラー液晶表示装置組立体の駆動方法
US20060017687A1 (en) Liquid crystal display device
KR101989150B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
US20140327708A1 (en) Display device
KR100685820B1 (ko) 전향경로 회로부가 구비되는 액정표시장치
KR101675849B1 (ko) 액정 표시 장치의 로컬 디밍 구동 방법 및 장치
KR102062914B1 (ko) 3원색 표시장치 및 그의 픽셀데이터 랜더링 방법
JP5034254B2 (ja) カラー液晶表示装置組立体の駆動方法
KR100496544B1 (ko) 액정표시장치의 구동장치 및 방법
KR20070082639A (ko) 시간 분할 색상 표시 방식의 액정 표시 장치
KR100685432B1 (ko) Ｆｓ-ｌｃｄ와 ｃｆ-ｌｃｄ에 겸용되는 백라이트 유닛을구비하는 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 14