KR100684548B1 - 자체 기능 테스트 가능한 시스템 온 칩 및 그 기능 테스트방법 - Google Patents

자체 기능 테스트 가능한 시스템 온 칩 및 그 기능 테스트방법 Download PDF

Info

Publication number
KR100684548B1
KR100684548B1 KR1020050109421A KR20050109421A KR100684548B1 KR 100684548 B1 KR100684548 B1 KR 100684548B1 KR 1020050109421 A KR1020050109421 A KR 1020050109421A KR 20050109421 A KR20050109421 A KR 20050109421A KR 100684548 B1 KR100684548 B1 KR 100684548B1
Authority
KR
South Korea
Prior art keywords
test
block
chip
processor
result
Prior art date
Application number
KR1020050109421A
Other languages
English (en)
Inventor
윤성철
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020050109421A priority Critical patent/KR100684548B1/ko
Application granted granted Critical
Publication of KR100684548B1 publication Critical patent/KR100684548B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 자체 기능 테스트 가능한 시스템 온 칩 및 그 기능 테스트 방법에 관한 것이다. 본 발명의 일측면에 따르면, 메인 메모리, 프로세서 및 적어도 하나의 블록을 포함하는 칩(시스템 온 칩)의 기능 테스트 방법에 있어서, 저장 모듈에 저장된 테스트 프로그램 및 테스트 벡터를 메인 메모리에 쓰는 단계; 프로세서 및 블록을 초기 셋팅하는 단계; 프로세서가 테스트 프로그램에 따라 블록을 테스트 벡터를 이용하여 테스트하는 단계; 및 프로세서가 테스트 결과에 상응하는 신호를 출력하는 단계를 포함하는 시스템 온 칩의 기능 테스트 방법이 제공된다. 따라서, 시스템 온 칩에 간단한 회로만을 추가하여 미리 계획된 기능 테스트를 수행할 수 있는 자체 기능 테스트 가능한 시스템 온 칩 및 그 기능 테스트 방법을 제공할 수 있는 효과가 있다.
시스템 온 칩, 테스트, 테스트 벡터, 기능

Description

자체 기능 테스트 가능한 시스템 온 칩 및 그 기능 테스트 방법{Self function testable System-On-Chip and method for the function test}
도 1은 통상적인 시스템 온 칩의 구성을 개략적으로 나타낸 도면.
도 2는 본 발명의 바람직한 일 실시 예에 따른 자체 기능 테스트가 가능한 시스템 온 칩의 개략적인 구성을 나타낸 구성도.
도 3은 본 발명의 바람직한 일 실시예에 따른 결과 레지스터를 나타낸 도면.
도 4 및 도 5는 본 발명의 바람직한 실시 예에 따른 시스템 온 칩의 기능 테스트 과정을 나타낸 도면들.
<도면의 주요 부분에 대한 부호 설명>
100 : 칩
10 : 프로세서
20 : 웨이퍼
30 : 메인 메모리
50 : 제어 회로
70 : 저장 모듈
80 : 결과 레지스터
90-1, 90-2, ... , 90-n : 블록
본 발명은 시스템 온 칩의 기능 테스트에 관한 것으로, 좀 더 상세하게는 자체 기능 테스트 가능한 시스템 온 칩 및 그 기능 테스트 방법에 관한 것이다.
시스템 온 칩(SOC : System On Chip)은 하나의 시스템으로 구현되던 회로들을 모아 하나의 칩으로 구현하는 기술을 말한다. 즉, 시스템 온 칩은 여러가지 기능을 담당하던 칩들과 이를 제어하던 프로세서가 하나의 칩으로 집약된 것을 말한다. 이는 공정 기술이 세밀화 되어 가능하게 되었고, 현재는 대부분의 칩들이 시스템 온 칩으로 설계되는 것이 하나의 경향으로 자리잡고 있다.
도 1은 통상적인 시스템 온 칩의 구성을 개략적으로 나타낸 도면이다. 시스템 온 칩은 각 기능(예를 들어, 사운드, 그래픽 등)을 담당하는 적어도 하나의 블록(block)(90-1, 90-2, ..., 90-n)과 이를 제어하기 위한 프로세서(10), 이들 간의 데이터 통신을 위한 시스템 버스 및 외부 기기들과의 연동을 위한 외부 인터페이스를 더 포함할 수 있다.
시스템 온 칩으로 구현된 칩을 테스트하기 위해서 여러 가지 방법들이 제안 되어 왔다. 예를 들어 JTAG(Joint Test Action Group)을 확장하여 내부에 설계되어 있는 테스트 회로들에 접근하여 테스트할 수 있는 구조인 P1500 draft나, 메모리를 테스트하기 위해 BIST(Built In Self Test)를 내장하였듯이, 논리회로들을 테스트하기 위해 논리회로 BIST를 내장하는 방식 등이 존재하였다. 이러한 물리적인 결함을 찾아내기 위한 테스트 회로들 외에 필수적으로 들어가야 할 테스트 항목 중 하나가 기능 테스트이다. 기능 테스트는 각 블록이 정상적으로 기능할 수 있는지를 테스트하는 것으로, 테스트 항목 중에서도 중요도가 높다.
논리회로 BIST를 위해서는 테스트 패턴을 생성하는 부분과 이를 압축하기 위한 회로, 테스트 결과를 저장하기 위한 메모리 및 테스트 결과를 비교할 수 있는 비교 회로들이 필요하다. 이 방법의 장점은 설계자가 가정한 고장 모델에 대한 개수와 이 논리회로 BIST가 그 고장 모델 수 중에서 얼마만큼의 고장 모델 수를 찾아낼 수 있느냐가 "fault coverage"라는 항목으로 수치상으로 제시될 수 있다는 것이다. 그러나 하드웨어(hardware)적인 낭비가 심하고, 대부분이 고착 고장을 가정하고 있어 미세 공정에서 발생하거나 동작 주파수가 올라감으로써 발생하는 여러 가지 다른 고장 모델들에 대해서는 취약한 것이 현실이다. 이를 보강하기 위해 기능 테스트가 필수적인데, 기능 테스트를 하기 위한 문제점으로는 외부에서 프로세서를 구동시키기 위한 빠른 인터페이스를 가지고 있지 않다면 상당한 테스트 시간을 요구한다는 것이다. 그러나 대부분의 칩이 비동기 SRAM 방식을 사용하여 외부에서 칩 내부를 접근하기 때문에 상당히 느린 인터페이스를 가지고 있다.
따라서, 본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로서, 시스템 온 칩에 간단한 회로만을 추가하여 미리 계획된 기능 테스트를 수행할 수 있는 자체 기능 테스트 가능한 시스템 온 칩 및 그 기능 테스트 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 시스템 온 칩의 프로세서 및 메인 메모리를 이용하여 기능 테스트를 수행하는 시스템 온 칩 및 그 기능 테스트 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 테스트 결과의 비교를 위한 별도의 회로가 추가되지 않고, 시스템 온 칩의 프로세서가 결과를 비교하여 그 결과를 외부로 알려줄 수 있는 시스템 온 칩 및 그 기능 테스트 방법을 제공하는데 있다.
본 발명의 다른 목적들은 이하에 서술되는 바람직한 실시예를 통하여 보다 명확해질 것이다.
상술한 목적을 달성하기 위한 본 발명의 일측면에 따르면, 메인 메모리, 프로세서 및 적어도 하나의 블록을 포함하는 칩(시스템 온 칩)의 기능 테스트 방법에 있어서, (a) 저장 모듈에 저장된 테스트 프로그램 및 테스트 벡터를 상기 메인 메모리에 쓰는 단계; (b) 상기 프로세서 및 상기 블록을 초기 셋팅하는 단계; (c) 상기 프로세서가 상기 테스트 프로그램에 따라 상기 블록을 상기 테스트 벡터를 이용 하여 테스트하는 단계; 및 (d) 상기 프로세서가 상기 테스트 결과에 상응하는 신호를 출력하는 단계를 포함하는 시스템 온 칩의 기능 테스트 방법이 제공된다.
여기서, 상기 단계 (a)는 상기 칩이 기능 테스트 모드로 되어 있으며, 칩 리셋 핀이 리셋이 풀리는 것으로 셋팅될 경우 수행될 수 있다.
또한, 상기 단계 (b)의 셋팅을 위한 데이터는 적어도 하나의 외부 핀을 통해 외부로부터 수신될 수 있다.
또한, 상기 단계 (c)는 각 블록을 순차적으로 테스트하고, 상기 테스트 결과 정상인 경우에만 다음 블록을 테스트할 수 있다.
또한, 상기 단계 (d)는 상기 테스트 결과 불량인 경우 상기 불량을 발생한 블록에 상응하는 출력 핀을 셋팅하거나, 상기 불량을 발생한 블록에 상응하는 결과 레지스터 비트를 셋팅할 수 있다.
또한, 상기 단계 (c)는 각 블록을 순차적으로 테스트하고, 상기 단계 (d)는 상기 각 블록의 테스트 결과 모두 정상인 경우 기능 테스트가 끝났음을 알리는 신호를 출력할 수 있다.
본 발명의 다른 측면에 따르면, 메인 메모리, 프로세서 및 적어도 하나의 블록을 포함하는 칩(시스템 온 칩)의 기능 테스트를 수행하는 장치에 있어서, 테스트 프로그램 및 테스트 벡터를 저장하는 저장 모듈; 및 상기 프로세서가 상기 테스트 프로그램에 따라 상기 블록을 상기 테스트 벡터를 이용하여 테스트하기 위해, 상기 테스트 프로그램 및 상기 테스트 벡터를 상기 메인 메모리에 쓰고 상기 프로 세서 및 상기 블록을 초기 셋팅하는 제어 회로를 포함하는 자체 기능 테스트 가능한 시스템 온 칩을 제공한다.
여기서, 상기 저장 모듈은 상기 칩의 웨이퍼(wafer) 외부 또는 상기 칩의 외부에 장착될 수 있다. 그리고, 상기 저장 모듈은 ROM(Read Only Memory)일 수 있다.
또한, 상기 제어 회로는 상기 프로세서 및 상기 블록을 초기 셋팅하기 위한 데이터를 적어도 하나의 외부 핀을 통해 외부로부터 수신할 수 있다.
또한, 상기 블록의 테스트 결과에 상응하는 신호를 출력하기 위한 적어도 하나의 출력 핀을 더 포함할 수 있으며, 상기 출력 핀은 상기 블록의 개수 보다 하나 더 많을 수 있다. 또는 상기 블록의 테스트 결과에 상응하여 셋팅되는 결과 레지스터를 더 포함하되, 상기 출력 핀은 상기 결과 레지스터의 값을 출력할 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 자체 기능 테스트 가능한 시스템 온 칩 및 그 기능 테스트 방법을 첨부 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 바람직한 일 실시 예에 따른 자체 기능 테스트가 가능한 시스템 온 칩의 개략적인 구성을 나타낸 구성도이고, 도 3은 본 발명의 바람직한 일 실시예에 따른 결과 레지스터를 나타낸 도면이다.
도 2를 참조하면, 본 발명에 따른 칩(100)은 웨이퍼(20), 프로세서(10), 메 인 메모리(30), n개의 블록(90-1, 90-2, ..., 90-n, 이하 통칭하여 90으로 지칭), 제어 회로(50) 및 저장 모듈(70)을 포함한다.
본 발명에 따른 저장 모듈(70)은 칩(100)의 각 블록(90)을 테스트 하기 위한 테스트 프로그램 및 테스트 시 입력되는 입력 데이터와 블록(90)이 정상적으로 기능할 경우 출력되는 정상 데이터를 포함하는 테스트 벡터(test vector)를 저장한다. 즉, 테스트 프로그램에 의해 테스트 되어(즉, 테스트 벡터의 입력 데이터가 블록(90)에 입력되어) 출력되는 데이터와 테스트 벡터의 정상 데이터를 비교하여 해당 블록(90)이 정상적으로 기능하는지를 판단할 수 있다. 이하에서는 프로세서(10)가 테스트 프로그램에 의해 블록(90)을 테스트하는 것은, 입력 데이터를 블록(90)에 입력하고 출력되는 데이터를 정상 데이터와 비교하는 것을 모두 포함하는 것으로 설명하기로 한다.
저장 모듈(70)은 저장된 테스트 프로그램 및 벡터 데이터가 삭제되는 것을 방지하기 위해 ROM(Read Only Memory)이 사용되는 것이 바람직하나, RAM(Random Access Memory) 등의 다른 저장 수단도 동일하게 적용될 수 있음은 당연하다.
제어 회로(50)는 프로세서(10)가 테스트 프로그램에 따라 각 블록(90)이 정상적으로 기능하는지를 테스트하기 위해, 저장 모듈(70)에 저장된 테스트 프로그램 및 테스트 벡터를 메인 메모리(30)에 쓰고 프로세서(10) 및 각 블록(90)을 초기 셋팅하는 기능을 수행한다.
제어 회로(50)는 칩(100)이 기능 테스트 모드로 되어 있으며 기능 테스트 명령이 입력되면(예를 들어, 칩(100)에 구비된 칩 리셋 핀이 리셋(reset)이 풀리는 것으로 셋팅(setting)되어 기능 테스트 동작 모드로 설정되는 경우) 저장 모듈(70)에 저장된 테스트 프로그램 및 테스트 벡터를 메인 메모리(30)에 모두 쓴다. 또한, 제어 회로(50)는 프로세서(10)가 메인 메모리(30)에 씌여진 테스트 프로그램을 구동하여 테스트를 진행하도록 프로세서(10) 및 각 블록(90)의 리셋 및 클럭(clock)을 제어하여 초기 셋팅한다. 여기서, 동작 주파수나 기타 프로세서(10) 및 각 블록(90)의 초기 셋팅을 위한 데이터는 제어 회로(50)에 저장되어 있거나, 특정 핀을 통해 외부로부터 미리 정해진 레지스터(미도시)로 입력될 수 있다.
메인 메모리(30)는 도면에 도시된 바와 같이 칩(100)의 웨이퍼(20)에 장착되어 하나의 패키지로 형성될 수도 있으나, 칩(100) 외부에 위치할 수도 있다. 프로세서(10)는 메인 메모리(30)를 이용하므로 테스트 프로그램을 빠르게 구동할 수 있으며, 상술한 동작 주파수로 각 블록(90)들을 동작시킴으로써 지연에 의한 고장 여부도 알아낼 수 있다.
여기서, 제어 회로(50) 및 저장 모듈(70)과 같은 하드웨어와 저장 모듈(70)에 저장되는 테스트 프로그램 및 테스트 벡터는 칩(100) 설계 시 동시에 설계되는 것이 바람직하다. 설계 단계에서 각 블록(90)마다 테스트되어야 할 항목을 설정하고, 이를 테스트 하기 위한 프로그램을 설정하여 테스트 프로그램을 설계한다. 이 테스트 프로그램은 프로세서(10)의 명령어를 표현한 이진수로 표현이 되며, 이를 메인 메모리(30)에 쓰고(write) 프로세서(10)에 의해 실행되면 기능 테스트가 진행될 수 있도록 설계된다. 테스트 프로그램은 각 블록(90)의 테스트 항목에 대한 레지스터 셋팅 및 테스트 시 입력된 입력 데이터에 따라 출력되는 데이터를 정상 데 이터와 비교한 후, 각 블록(90)이 정상인지의 여부에 대한 결과를 외부 출력 모듈(미도시)로 출력하는 것 등을 모두 포함할 수 있다. 테스트 프로그램 및 테스트 벡터는 칩(100)의 웨이퍼(20)(wafer) 제작 단계에서 저장 모듈(70)에 저장되는 것이 바람직하다. 사용자는 우선, 칩(100)의 기능 테스트 계획을 수립한 후, 그에 상응하도록 테스트 프로그램을 작성하고, 작성된 테스트 프로그램을 검증한 후, 바이너리(Binary)로 변환하여 저장 모듈(70)에 저장한다.
여기서, 도면에 도시되지는 않았으나, 본 발명에 따른 칩(100)은 테스트 결과에 상응하는 신호를 외부로 출력하기 위한 외부 출력 모듈을 구비할 수 있다. 즉, 임의의 블록(90)을 테스트한 결과 불량인 경우, 프로세서(10)는 해당 블록(90)을 사용자가 인식할 수 있도록 불량 신호를 외부 출력 모듈을 통해 외부로 출력한다. 외부 출력 모듈은 각 블록(90) 수에 상응하는 출력 핀들로 구성될 수 있다. 따라서, 임의의 블록(90)을 테스트 한 결과 불량인 경우, 해당 블록(90)에 상응하는 출력 핀으로 하이(High = 1)(또는 로우(low = 0), 이는 설정하기 나름이며 이하에서는 하이를 예로 들어 설명함) 신호를 전송하여 사용자가 어떤 블록(90)이 불량인지를 판단할 수 있다.
다른 실시예에 따라 출력 핀의 수를 줄일 수 있는 방법으로 외부 출력 모듈은 결과 레지스터를 구비하여, 결과 레지스터 값을 최소 하나의 출력 핀을 통해 외부로 출력할 수도 있다. 즉, 결과 레지스터는 프로세서(10)로부터 출력되는 신호에 상응하여 "0" 또는 "1"로 셋팅되는 블록(90) 수에 상응하는 비트 수(블록(90) 수보다 하나 더 많을 수 있음)를 갖도록 구성될 수도 있다. 결과 레지스터를 사용하는 방법으로 도 3을 참조하면, 결과 레지스터(80)는 각 블록(90) 수만큼의 비트와, 모든 블록(90)의 테스트 결과 모두 정상인 경우 기능 테스트가 끝났음을 알릴 수 있는 엔드(도면의 E) 비트를 포함하는 형식으로 구성될 수 있다. 예를 들어, 총 블록(90) 수가 7개고 결과 레지스터(80) 비트수가 8개인 경우, 두 번째 블록(90)이 불량이면 00000010 값이, 네 번째 블록(90)이 불량이면 00001000 값이, 모든 블록(90)이 정상이면 10000000 값을 최소 하나의 출력 핀을 통해 칩(100)의 외부로 출력된다.
다른 실시예에 따르면, 4비트의 결과 레지스터를 이용하여 총 "16(=24)-1"개의 블록(90)(하나는 모든 블록(90) 테스트 정상 종료를 인식할 수 있도록 하기 위한 하나의 비트)에 대한 테스트 결과 값을 출력할 수도 있다. 즉, 프로세서(10)는 임의의 블록(90)이 불량으로 판단되면 해당 블록(90)을 인식할 수 있는 값을 결과 레지스터에 셋팅한다. 예를 들어, 총 블록(90) 수가 10개인 경우, 첫번째 블록(90)이 불량이면 0000 값이, 네 번째 블록(90)이 불량이면 0011, 다섯 번째 블록(90)이 불량이면 0100, 모든 블록(90) 정상 종료이면 1111이 하나의 출력 핀을 통해 출력될 수 있다. 물론, 결과 레지스터는 반드시 4비트일 필요는 없으며 블록(90) 수에 상응하도록 설정될 수 있음은 당연하다.
외부 출력 모듈을 핀들만으로 구성할 경우에도 도 3의 참조번호 310에 따른 레지스터의 비트 수와 같이 블록(90) 수에 하나 더 많은 핀을 구비할 수도 있음은 당연하다. 이하에서는 설명의 편의를 위해 칩(100)의 블록(90)수는 n이며, 외부 출 력 모듈은 n+1개의 출력 핀으로 구성된 것을 예로 들어 설명하기로 한다.
이하, 본 발명에 따른 칩(100)에서 기능 테스트를 수행하는 과정을 설명하기로 한다.
도 4 및 도 5는 본 발명의 바람직한 실시 예에 따른 시스템 온 칩의 기능 테스트 과정을 나타낸 도면들이다.
도 4를 참조하면, 단계 410에서 칩(100)에 기능 테스트 구동 명령이 입력된다. 상술한 바와 같이 기능 테스트 구동 명령은 칩 리셋 핀을 통해 입력될 수 있다.
단계 415 및 단계 420에서 기능 테스트 구동 명령에 상응하여 제어 회로(50)는 저장 모듈(70)에 저장된 테스트 프로그램 및 테스트 벡터를 메인 메모리(30)에 저장하고, 프로세서(10) 및 n개의 각 블록(90)을 초기 셋팅한다.
단계 425 내지 단계 450에서 프로세서(10)는 테스트 프로그램 및 테스트 벡터를 이용하여 n개의 각 블록(90)을 테스트하여 정상인지 불량인지의 여부를 체크한다.
프로세서(10)는 테스트 프로그램에 따라 각 블록(90)에 테스트 벡터의 입력 데이터를 입력하고 해당 블록(90)으로부터 출력된 데이터와 테스트 벡터의 정상 데이터를 비교하여 정상인지 불량인지를 판단한다. 판단 결과 만일 불량일 경우에는 프로세서(10)는 해당 블록(90)에 상응하는 불량 신호를 출력한다. 즉, 해당 블록(90)에 상응하는 출력 핀을 하이로 셋팅한다.
도 5를 참조하면, 블록(90)의 기능 테스트는 미리 설정된 순서대로 블록(90)1부터 순차적으로 n번째 블록(90)까지 수행될 수 있다. 도면에는 임의의 블록(90)에 불량이 발생된 경우 해당 출력 핀으로 신호를 전송하고 테스트를 종료하는 것으로 도시되었으나, 중간에 테스트 결과 불량이 발생한 블록(90)이 존재하여도 마지막 블록(90)(n 블록(90))까지 테스트를 수행하고 테스트를 종료할 수도 있다.
전술한 바와 같이, 기능 테스트 수행 결과 임의의 블록(90)이 불량인 경우 외부에서 어떤 블록(90)이 불량인지를 판단할 수 있도록 해당 블록(90)에 상응하는 출력 핀(또는 레지스터 비트)를 하이로 셋팅한다. 따라서, 사용자는 칩(100)이 어떠한 블록(90)이 불량인지를 판단할 수 있다.
모든 블록(90)이 순차적으로 테스트된 결과 모두 정상인 경우 기능 테스트가 정상적으로 완료되었음을 나타내는 신호를 칩(100)의 외부로 출력한다(도 4의 단계 455, 도 5의 단계 565). 이는 중간에 어떠한 이유에서든 프로세서(10)가 이상한 상태로 빠져서 임의의 블록(90)의 동작이 잘못된 경우에도 해당 출력 핀으로 결과가 정상으로 나오는 것을 방지하기 위함이다. 즉, 모든 블록(90)이 정상적으로 기능할 경우에 n+1번째의 출력 핀을 하이로 셋팅한다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
이상에서 상술한 바와 같이 본 발명에 따르면, 시스템 온 칩에 간단한 회로만을 추가하여 미리 계획된 기능 테스트를 수행할 수 있는 자체 기능 테스트 가능한 시스템 온 칩 및 그 기능 테스트 방법을 제공할 수 있는 효과가 있다.
또한, 시스템 온 칩에 존재하는 프로세서 및 메인 메모리를 이용하여 기능 테스트를 수행할 수 있는 효과가 있으며, 특히 테스트 결과의 비교를 위한 별도의 회로가 추가되지 않고, 시스템 온 칩의 프로세서가 결과를 비교하여 그 결과를 외부로 알려줄 수 있는 시스템 온 칩 및 그 기능 테스트 방법을 제공할 수 있는 효과도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통산의 지식을 가진 자라면 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 메인 메모리, 프로세서 및 적어도 하나의 블록을 포함하는 칩(시스템 온 칩)의 기능 테스트 방법에 있어서,
    (a) 저장 모듈에 저장된 테스트 프로그램 및 테스트 벡터를 상기 메인 메모리에 쓰는 단계;
    (b) 상기 프로세서 및 상기 블록을 초기 셋팅하는 단계;
    (c) 상기 프로세서가 상기 테스트 프로그램에 따라 상기 블록을 상기 테스트 벡터를 이용하여 테스트하는 단계; 및
    (d) 상기 프로세서가 상기 테스트 결과에 상응하는 신호를 출력하는 단계를 포함하는 시스템 온 칩의 기능 테스트 방법.
  2. 제 1항에 있어서,
    상기 단계 (a)는 상기 칩이 기능 테스트 모드로 되어 있으며, 칩 리셋 핀이 리셋이 풀리는 것으로 셋팅될 경우 수행되는 것을 특징으로 하는 시스템 온 칩의 기능 테스트 방법.
  3. 제 1항에 있어서,
    상기 단계 (b)의 셋팅을 위한 데이터는 적어도 하나의 외부 핀을 통해 외부로부터 수신되는 것을 특징으로 하는 시스템 온 칩의 기능 테스트 방법.
  4. 제 1항에 있어서,
    상기 단계 (c)는 각 블록을 순차적으로 테스트하고, 상기 테스트 결과 정상인 경우에만 다음 블록을 테스트하는 것을 특징으로 하는 시스템 온 칩의 기능 테스트 방법.
  5. 제 4항에 있어서,
    상기 단계 (d)는 상기 테스트 결과 불량인 경우 상기 불량을 발생한 블록에 상응하는 출력 핀을 셋팅하거나, 상기 불량을 발생한 블록에 상응하는 결과 레지스터 비트를 셋팅하는 것을 특징으로 하는 시스템 온 칩의 기능 테스트 방법.
  6. 제 1항에 있어서,
    상기 단계 (c)는 각 블록을 순차적으로 테스트하고, 상기 단계 (d)는 상기 각 블록의 테스트 결과 모두 정상인 경우 기능 테스트가 끝났음을 알리는 신호를 출력하는 것을 특징으로 하는 시스템 온 칩의 기능 테스트 방법.
  7. 메인 메모리, 프로세서 및 적어도 하나의 블록을 포함하는 칩(시스템 온 칩)의 기능 테스트를 수행하는 장치에 있어서,
    테스트 프로그램 및 테스트 벡터를 저장하는 저장 모듈; 및
    상기 프로세서가 상기 테스트 프로그램에 따라 상기 블록을 상기 테스트 벡터를 이용하여 테스트하기 위해, 상기 테스트 프로그램 및 상기 테스트 벡터를 상기 메인 메모리에 쓰고 상기 프로세서 및 상기 블록을 초기 셋팅하는 제어 회로를 포함하는 자체 기능 테스트 가능한 시스템 온 칩.
  8. 제 7항에 있어서,
    상기 저장 모듈은 상기 칩의 웨이퍼(wafer) 외부 또는 상기 칩의 외부에 장착되는 것을 특징으로 하는 자체 기능 테스트 가능한 시스템 온 칩.
  9. 제 7항에 있어서,
    상기 저장 모듈은 ROM(Read Only Memory)인 것을 특징으로 하는 자체 기능 테스트 가능한 시스템 온 칩.
  10. 제 7항에 있어서,
    상기 제어 회로는 상기 프로세서 및 상기 블록을 초기 셋팅하기 위한 데이터를 적어도 하나의 외부 핀을 통해 외부로부터 수신하는 것을 특징으로 하는 자체 기능 테스트 가능한 시스템 온 칩.
  11. 제 7항에 있어서,
    상기 블록의 테스트 결과에 상응하는 신호를 출력하기 위한 적어도 하나의 출력 핀을 더 포함하는 자체 기능 테스트 가능한 시스템 온 칩.
  12. 제 11항에 있어서,
    상기 출력 핀은 상기 블록의 개수 보다 하나 더 많은 것을 특징으로 하는 자체 기능 테스트 가능한 시스템 온 칩.
  13. 제 11항에 있어서,
    상기 블록의 테스트 결과에 상응하여 셋팅되는 결과 레지스터를 더 포함하되, 상기 출력 핀은 상기 결과 레지스터의 값을 출력하는 것을 특징으로 하는 자체 기능 테스트 가능한 시스템 온 칩.
KR1020050109421A 2005-11-16 2005-11-16 자체 기능 테스트 가능한 시스템 온 칩 및 그 기능 테스트방법 KR100684548B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050109421A KR100684548B1 (ko) 2005-11-16 2005-11-16 자체 기능 테스트 가능한 시스템 온 칩 및 그 기능 테스트방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050109421A KR100684548B1 (ko) 2005-11-16 2005-11-16 자체 기능 테스트 가능한 시스템 온 칩 및 그 기능 테스트방법

Publications (1)

Publication Number Publication Date
KR100684548B1 true KR100684548B1 (ko) 2007-02-20

Family

ID=38104047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050109421A KR100684548B1 (ko) 2005-11-16 2005-11-16 자체 기능 테스트 가능한 시스템 온 칩 및 그 기능 테스트방법

Country Status (1)

Country Link
KR (1) KR100684548B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103309787A (zh) * 2013-06-28 2013-09-18 飞天诚信科技股份有限公司 一种非标准usb协议兼容性检测方法
CN106294034A (zh) * 2015-05-18 2017-01-04 比亚迪股份有限公司 单片机的测试方法和系统
KR102152090B1 (ko) 2019-04-25 2020-09-04 주식회사 엑시콘 시스템 온 칩(SoC) 테스트 시스템 및 그의 테스트 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103309787A (zh) * 2013-06-28 2013-09-18 飞天诚信科技股份有限公司 一种非标准usb协议兼容性检测方法
CN106294034A (zh) * 2015-05-18 2017-01-04 比亚迪股份有限公司 单片机的测试方法和系统
KR102152090B1 (ko) 2019-04-25 2020-09-04 주식회사 엑시콘 시스템 온 칩(SoC) 테스트 시스템 및 그의 테스트 방법

Similar Documents

Publication Publication Date Title
US7313739B2 (en) Method and apparatus for testing embedded cores
JP4027805B2 (ja) 試験および修復のための、回路および方法
US7421635B2 (en) System-on-chip (SOC) having built-in-self-test circuits and a self-test method of the SOC
US7340658B2 (en) Technique for combining scan test and memory built-in self test
US8935584B2 (en) System and method for performing scan test
JP3788983B2 (ja) 半導体集積回路装置
US20020129298A1 (en) Method of and apparatus for testing CPU built-in RAM mixed LSI
US20010022743A1 (en) Semiconductor integrated circuit device
JP3795822B2 (ja) 組込み自己テスト回路及び設計検証方法
KR20030092094A (ko) 시스템 온 칩용 계층적인 내장형 자체 테스트를 제공하는장치 및 방법
KR20010029976A (ko) 반도체 집적회로 및 기록매체
KR101268611B1 (ko) 내부 정속 로직-ｂｉｓｔ를 이용한 로직 블록의 자동 오류테스트
US6934205B1 (en) Bist for parallel testing of on chip memory
JP2005332555A (ja) テスト回路、テスト方法、及び半導体集積回路装置
US7152194B2 (en) Method and circuit for scan testing latch based random access memory
KR100684548B1 (ko) 자체 기능 테스트 가능한 시스템 온 칩 및 그 기능 테스트방법
JP2001027958A (ja) １チップマイクロコンピュータおよびその制御方法、ならびにそれを用いたｉｃカード
US7149944B2 (en) Semiconductor integrated circuit device equipped with read sequencer and write sequencer
US7013414B2 (en) Test method and test system for semiconductor device
KR20030085466A (ko) 반도체 집적 회로 장치
KR100894504B1 (ko) 메모리 셀프테스트 비교용 회로 및 상기 메모리 셀프테스트비교용 회로를 구비하는 ｓｏｃ
US20030154434A1 (en) Self testing-and-repairing data buffer and method for operating the same
KR100632338B1 (ko) 반도체 장치 및 그 시험 방법
US20030182607A1 (en) Semiconductor memory device and method of testing same
JP4176944B2 (ja) 半導体集積回路及び記録媒体

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 12