KR100678860B1 - Method for fabricating electrode pattern - Google Patents

Method for fabricating electrode pattern Download PDF

Info

Publication number
KR100678860B1
KR100678860B1 KR1020050107346A KR20050107346A KR100678860B1 KR 100678860 B1 KR100678860 B1 KR 100678860B1 KR 1020050107346 A KR1020050107346 A KR 1020050107346A KR 20050107346 A KR20050107346 A KR 20050107346A KR 100678860 B1 KR100678860 B1 KR 100678860B1
Authority
KR
South Korea
Prior art keywords
seed layer
pattern
layer
electrode pattern
pattern forming
Prior art date
Application number
KR1020050107346A
Other languages
Korean (ko)
Inventor
박성대
유명재
고상기
장병규
Original Assignee
전자부품연구원
주식회사 코미코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원, 주식회사 코미코 filed Critical 전자부품연구원
Priority to KR1020050107346A priority Critical patent/KR100678860B1/en
Application granted granted Critical
Publication of KR100678860B1 publication Critical patent/KR100678860B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

A method for forming an electrode pattern is provided to simplify a manufacturing process by removing applying, exposing, and developing processes of a photoresist in a lithography process. A method for manufacturing an electrode pattern includes the steps of: forming a seed layer on an upper face of a substrate(S100); attaching a pattern forming film on an upper face of the seed layer and exposing the seed layer by removing a portion of the pattern forming film with a cutting laser(S110,S120); forming a plating layer on the exposed seed layer(S130); and removing the pattern forming film and etching the seed layer by using the plating layer as an etching mask(S140,S150).

Description

전극 패턴 형성방법{ Method for fabricating electrode pattern }Method for fabricating electrode pattern}

도 1a 내지 도 1f는 종래의 리소그래피 공정을 이용한 미세 패턴 형성방법을 나타낸 단면도 및 평면도.1A to 1F are cross-sectional views and plan views showing a method of forming a fine pattern using a conventional lithography process.

도 2는 종래의 리소그래피 공정을 이용하여 전극 패턴을 형성하는 공정을 나타낸 순서도.2 is a flow chart illustrating a process of forming an electrode pattern using a conventional lithography process.

도 3a 내지 도 3f는 본 발명의 전극 패턴 형성방법의 실시예를 나타낸 단면도 및 평면도.3A to 3F are cross-sectional views and plan views showing embodiments of the electrode pattern forming method of the present invention.

도 4는 본 발명의 전극 패턴을 형성하는 공정을 나타낸 순서도.4 is a flowchart showing a process of forming an electrode pattern of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 기판 110 : 씨드층100 substrate 110 seed layer

120 : 패턴 형성용 필름 130 : 도금층120: film for pattern formation 130: plating layer

본 발명은 전극 패턴 형성방법에 관한 것으로서, 특히 기판 상부에 포토 레지스트를 도포하는 대신 패턴 형성용 필름을 접착하고, 레이저를 통하여 상기 패턴 형성용 필름의 일부분을 제거한 후, 제거된 부위에 도금층을 형성함으로써, 포토 레지스트의 도포, 노광, 현상 공정 등의 수행 없이 전극 패턴을 형성하는 전극 패턴 형성방법에 관한 것이다.The present invention relates to a method of forming an electrode pattern, and in particular, instead of applying a photoresist on the substrate, the film for pattern formation is adhered, and a portion of the pattern-forming film is removed through a laser, and then a plating layer is formed on the removed portion. The present invention relates to an electrode pattern forming method for forming an electrode pattern without performing a photoresist coating, exposure, development process, or the like.

전자기기 분야에 사용되는 각종 부품들은 다 기능화, 집적화가 요구됨에 따라 소형화와 고용량화가 급속히 진행되어 내부가 복잡한 전극 패턴으로 구성되는 다층 기판의 형태로 발전하고 있다.As the various components used in the field of electronic devices are required to be multifunctional and integrated, miniaturization and high capacity are rapidly progressing, thus developing into a multi-layered substrate having a complex electrode pattern inside.

이러한 전자 부품들은 인쇄 회로 기판(Printed Circuit Board : PCB) 등에 실장되어 와이어 본딩(Wire Bonding) 되거나 핀(Pin)과 직접 연결됨으로써 전기적 신호를 전달하게 된다.These electronic components are mounted on a printed circuit board (PCB) and the like, and are wire bonded or directly connected to a pin to transmit electrical signals.

이를 위해 전자 부품의 표면에 전기적 신호를 전달할 수 있도록 하기 위한 전극 패턴이 형성되는데, 종래에는 세라믹 전면에 씨드층(Seed Layer)을 형성한 후 포토 레지스트(Photo Resist : PR)를 도포하고 패터닝 한 후 식각하여 전극 패턴을 완성하는 리소그래피(Lithography) 공정을 사용하였다.To this end, an electrode pattern is formed to transmit an electrical signal to the surface of an electronic component. In the related art, a seed layer is formed on a front surface of a ceramic, and then photoresist (PR) is applied and patterned. A lithography process was used to etch to complete the electrode pattern.

도 1a 내지 도 1f는 종래의 리소그래피 공정을 이용한 전극 패턴 형성방법을 나타낸 단면도 및 평면도이다. 이에 도시된 바와 같이, 먼저 기판(10) 상부에 씨드층(Seed Layer)(20)을 형성한다(도 1a).1A to 1F are cross-sectional views and plan views illustrating a method of forming an electrode pattern using a conventional lithography process. As shown in FIG. 1, a seed layer 20 is first formed on the substrate 10 (FIG. 1A).

여기서, 상기 씨드층(20)은 Cr, Ti, Ti-W 중에서 선택된 어느 하나의 금속으로 이루어질 수 있으며, 상기 Cr, Ti, Ti-W 중에서 선택된 어느 하나의 금속으로 이루어지는 제1 씨드층 상부에 Cu, Ni, Au 중에서 선택된 어느 하나의 금속으로 이루어지는 제2 씨드층을 적층하여 형성할 수도 있다.Here, the seed layer 20 may be made of any one metal selected from Cr, Ti, Ti-W, and Cu on the first seed layer made of any one metal selected from Cr, Ti, Ti-W. It may also be formed by laminating a second seed layer made of any one of metals selected from Ni, Au and Au.

그리고, 상기 씨드층(20)은 이러한 금속 뿐만 아니라 구현하려는 전자 부품의 특성을 고려하여 그에 합당한 금속을 선택하여 형성할 수 있다.In addition, the seed layer 20 may be formed by selecting a metal suitable for the metal in consideration of the characteristics of the electronic component to be implemented.

이때, 상기 씨드층(20)은 스크린 인쇄 방법 또는 전자빔(E-Beam)을 이용한 증착 및 스퍼터링(Sputtering) 등 금속층을 형성시킬 수 있는 모든 방법을 사용하여 형성할 수 있다.In this case, the seed layer 20 may be formed using a screen printing method or any method capable of forming a metal layer such as deposition and sputtering using an electron beam (E-Beam).

다음으로, 상기 씨드층(20) 상부에 포토 레지스트(30)를 도포한 후, 소프트 베이킹(Soft Baking) 과정을 거쳐 건조시킨다(도 1b).Next, the photoresist 30 is coated on the seed layer 20, and then dried through a soft baking process (FIG. 1B).

여기서, 상기 포토 레지스트(30)는 액상으로 된 것을 스핀 코팅(Spin Coating) 방식으로 도포할 수 있으며, 박막 형태로 된 것을 라미네이팅(Laminating) 방식으로 형성할 수도 있다.Here, the photoresist 30 may be applied to the liquid phase by spin coating, or may be formed into a thin film by laminating.

상기 소프트 베이킹 공정은 상기 포토 레지스트(30)의 도포 후 남은 용제(Solvent)를 제거하기 위해 열을 가하는 단계를 말하는데, 만약 포토 레지스트(30)에 용제를 포함한 채로 공정을 수행하게 되면, 이후의 현상 또는 식각 공정시 포토 레지스트(30)층의 내성이 나빠지고, 두께가 계속 변하게 되어 일정한 공정 조건을 유지할 수 없게 된다.The soft baking process is a step of applying heat to remove the solvent (Solvent) remaining after the application of the photoresist 30, if the process is performed with the solvent in the photoresist 30, the following phenomenon Alternatively, during the etching process, the resistance of the photoresist layer 30 may be deteriorated, and the thickness thereof may be continuously changed to maintain constant process conditions.

이때, 포토 레지스트의 다른 성분들은 열 분해 되지 않고 용제만 제거되도록, 베이킹 온도와 시간을 적절히 조절하는 것이 중요하다.At this time, it is important to properly control the baking temperature and time so that other components of the photoresist are not thermally decomposed and only the solvent is removed.

이어서, 상기 포토 레지스트(30) 상부에 구현하고자 하는 패턴이 형성된 마스크를 형성한 후, 노광(Exposure)하여 상기 포토 레지스트(30)에 패턴(35)을 전사한다(도 1c).Subsequently, after forming a mask on which the pattern to be implemented is formed on the photoresist 30, the pattern 35 is transferred to the photoresist 30 by exposure (FIG. 1C).

여기서, 노광 공정은 주로 얇은 크롬막으로 패터닝된 마스크를 상기 기판(10)과 광원 사이에 위치시켜서, 광원에서 나온 광이 크롬 패턴이 없는 부분만 투과하여 포토 레지스트층을 감광시키는 공정을 말한다.Here, the exposure process is mainly a process of placing a mask patterned with a thin chromium film between the substrate 10 and the light source, so that the light from the light source passes through only the portion without the chromium pattern to photosensitive the photoresist layer.

상기 노광 공정은 수차례에 걸쳐 각기 다른 위치를 노광시켜 완성되기 때문에, 그때마다 노광시킬 위치를 정밀하게 제어하기 위한 정렬(Align) 공정이 병행되어야 한다.Since the exposure process is completed by exposing different positions several times, an alignment process for precisely controlling the position to be exposed must be performed in parallel.

연이어, 상기 패턴(35) 외의 노광된 포토 레지스트(30)부분을 현상(Development) 공정을 통하여 제거한 후, 하드 베이킹(Hard Baking) 과정을 통해 한번 더 경화시킨다(도 1d).Subsequently, the exposed photoresist 30 other than the pattern 35 is removed through a development process, and then hardened once more through a hard baking process (FIG. 1D).

현상 공정은 상기 노광 공정을 통해 상대적으로 결합이 약해져 있는 포토 레지스트 부분을 현상액을 사용하여 녹여내는 공정을 말한다. 이때, 상기 현상액은 온도에 민감하여 현상 속도에 영향을 미치므로 엄격한 온도 관리가 필요하다.The developing step refers to a step of melting a portion of the photoresist that is relatively weakly bonded through the exposure process by using a developer. At this time, the developer is sensitive to temperature and thus affects the development speed, so strict temperature management is required.

하드 베이킹 공정은 포토 레지스트의 녹는점 이하의 온도로 가열함으로써 현상 후 남아 있는 수분을 제거하고, 포토 레지스트 내의 노볼락 레진(Novolak Resin) 분자끼리의 열에 의한 가교를 일으키게 하여 패턴(35)의 내열성 및 물리적인 강도를 좋게 하며 안정적으로 경화시킨다.The hard baking process removes moisture remaining after development by heating to a temperature below the melting point of the photoresist, and causes crosslinking by heat between the Novolak Resin molecules in the photoresist, thereby causing heat resistance of the pattern 35 and Good physical strength and stable curing.

그 후, 상기 씨드층(20) 상부에 남아 있는 패턴(35)을 식각 마스크로 하여 상기 씨드층(20)을 식각한다(도 1e). Thereafter, the seed layer 20 is etched using the pattern 35 remaining on the seed layer 20 as an etching mask (FIG. 1E).

이때, 상기 씨드층(20)을 이루는 금속의 종류에 따라 그에 맞는 에천트(Etchant)를 사용하며, 플라즈마를 이용한 드라이 에칭(Dry Etching)을 사용하여 식각할 수도 있다.In this case, an etchant suitable for the metal constituting the seed layer 20 may be used, and etching may be performed by using dry etching using plasma.

다음으로, 상기 식각 마스크로 사용된 패턴(35)을 제거하여 기판(10) 상에 전극 패턴(25)을 형성한다(도 1f). 여기서, 상기 패턴(35)은 PR 리무버(Remover)를 사용하여 제거한다.Next, the pattern 35 used as the etching mask is removed to form the electrode pattern 25 on the substrate 10 (FIG. 1F). Here, the pattern 35 is removed using a PR remover.

도 2는 종래의 리소그래피 공정을 이용하여 전극 패턴을 형성하는 공정을 나타낸 순서도이다. 이에 도시된 바와 같이, 단계 S 10에서 기판 상에 씨드층을 형성하고, 단계 S 20에서 씨드층 상부에 포토 레지스트를 도포한 후, 소프트 베이킹 공정을 수행한다.2 is a flowchart illustrating a process of forming an electrode pattern using a conventional lithography process. As shown therein, a seed layer is formed on the substrate in step S 10, a photoresist is applied on the seed layer in step S 20, and then a soft baking process is performed.

단계 S 30에서 노광 공정을 수행하여 포토 레지스트상에 패턴을 전사하고, 단계 S 40에서 현상 공정을 통해 패턴이외의 부분을 제거하고, 하드 베이킹 공정을 수행한다.In step S 30, the exposure process is performed to transfer the pattern onto the photoresist. In step S 40, portions other than the pattern are removed through the developing process, and a hard baking process is performed.

단계 S 50에서 패턴을 식각 마스크로 하여 씨드층을 식각한 후, 단계 S 60에서 PR로 이루어진 패턴을 제거하여 기판 상에 전극 패턴을 형성한다.After the seed layer is etched using the pattern as an etch mask in step S 50, the pattern made of PR is removed in step S 60 to form an electrode pattern on the substrate.

이와 같은 리소그래피 공정을 사용하면, 전극 패턴의 해상도(Resolution)를 향상시킬 수 있고, 수십 ㎛의 파인 패턴(Fine Pattern)의 구현이 가능하다.Using such a lithography process, the resolution of the electrode pattern can be improved, and a fine pattern of several tens of μm can be realized.

그러나, 리소그래피 공정을 사용하여 전극 패턴을 형성하는 경우 다음과 같은 문제점이 있다.However, when forming an electrode pattern using a lithography process, there are the following problems.

i) 포토 레지스트의 도포, 노광, 현상 등을 위한 초기 장비의 투자비가 크게 들어가고,i) The investment cost of initial equipment for the application, exposure, development, etc. of photoresist is large,

ⅱ) 관련 기술을 소유하고 있는 엔지니어의 확보가 필요하며, Ii) it is necessary to secure an engineer who owns the relevant technology;

ⅲ) 클린 룸(Clean Room) 확보를 위한 공간이 요구되고,Iii) space is required to secure a clean room,

ⅳ) 패턴 마스크를 별도로 제작해야 하며, 그에 따른 비용이 들어간다는 단점이 있다.Iii) There is a disadvantage that the pattern mask must be manufactured separately, resulting in a cost.

따라서, 본 발명의 목적은 기판 상부에 포토 레지스트를 도포하는 대신 패턴 형성용 필름을 접착하고, 레이저를 통하여 상기 패턴 형성용 필름의 일부분을 제거한 후, 제거된 부위에 도금층을 형성함으로써 포토 레지스트의 도포, 노광, 현상 공정 등의 수행없이 전극 패턴을 형성하는 전극 패턴 형성방법을 제공하는 데 있다.Accordingly, an object of the present invention is to apply a photoresist by adhering a pattern forming film instead of applying a photoresist on the substrate, removing a portion of the pattern forming film through a laser, and then forming a plating layer on the removed portion. The present invention provides an electrode pattern forming method for forming an electrode pattern without performing exposure, development, or the like.

상기의 기술적 과제를 달성하기 위해 본 발명은, 기판 상부에 씨드층(Seed Layer)을 형성하는 단계와, 상기 씨드층 상부에 패턴 형성용 필름을 접착한 후, 상기 패턴 형성용 필름의 일부를 제거하여 상기 씨드층을 노출시키는 단계와, 상기 노출된 씨드층 상에 도금층을 형성하는 단계와, 상기 패턴 형성용 필름을 제거한 후, 상기 도금층을 식각 마스크로 하여 상기 씨드층을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In order to achieve the above technical problem, the present invention, the step of forming a seed layer (Seed Layer) on the substrate, and after adhering the pattern forming film on the seed layer, the part of the pattern forming film is removed Exposing the seed layer, forming a plating layer on the exposed seed layer, removing the pattern forming film, and etching the seed layer using the plating layer as an etching mask. Characterized in that made.

여기서, 상기 씨드층은 Cr, Ti, Ti-W 중에서 선택된 어느 하나의 금속으로 이루어지는 제1 금속층과 상기 제1 금속층 상부에 형성되며 Cu, Ni, Au 중에서 선택된 어느 하나의 금속으로 이루어지는 제2 금속층으로 이루어지는 것을 특징으로 한다.Here, the seed layer is a first metal layer made of any one metal selected from Cr, Ti, Ti-W and a second metal layer formed on the first metal layer and made of any one metal selected from Cu, Ni, and Au. Characterized in that made.

상기 도금층은 Ni 또는 Au 를 전해 도금하여 형성하거나, 전해 도금 공정을 수행하여 Ni 와 Pd의 합금 또는 Au 와 Sn의 합금을 형성하는 것을 특징으로 한다.The plating layer is formed by electroplating Ni or Au, or by performing an electroplating process to form an alloy of Ni and Pd or an alloy of Au and Sn.

이하, 도 3 및 도 4를 참조하여 본 발명의 전극 패턴 형성방법에 대해 상세히 설명한다. 도 3a 내지 도 3f는 본 발명의 전극 패턴 형성방법의 실시예를 나타낸 단면도 및 평면도이다.Hereinafter, the electrode pattern forming method of the present invention will be described in detail with reference to FIGS. 3 and 4. 3A to 3F are cross-sectional views and plan views showing an embodiment of the electrode pattern forming method of the present invention.

이에 도시된 바와 같이, 먼저 세라믹 기판(100) 상부에 씨드층(Seed Layer)(110)을 형성한다(도 3a). 즉, 전자 부품으로 사용될 세라믹 소결체 상부의 전극 패턴이 형성될 영역에 하지 전극으로 사용될 금속층을 형성한다.As shown in the drawing, first, a seed layer 110 is formed on the ceramic substrate 100 (FIG. 3A). That is, the metal layer to be used as the base electrode is formed in the region where the electrode pattern on the ceramic sintered body to be used as the electronic component is to be formed.

여기서, 상기 씨드층(110)은 Cr, Ti, Ti-W 중에서 선택된 어느 하나의 금속으로 이루어질 수 있다.Here, the seed layer 110 may be made of any one metal selected from Cr, Ti, and Ti-W.

그리고, 상기 씨드층(110)은 상기 세라믹 기판(100)과의 접착력을 향상시키는 Cr, Ti, Ti-W 중에서 선택된 어느 하나의 금속으로 이루어지는 제1 금속층과, 상기 제1 금속층 상부에 저저항의 Cu 또는 Au 으로 이루어지는 제2 금속층을 적층하여 형성할 수도 있다.The seed layer 110 may include a first metal layer made of any one of metals selected from Cr, Ti, and Ti-W, which may improve adhesion to the ceramic substrate 100, and may have a low resistance on the first metal layer. It can also form by laminating | stacking the 2nd metal layer which consists of Cu or Au.

즉, Cr, Ti, Ti-W 중에서 선택된 어느 하나의 금속으로 이루어지는 제1 금속층은 저항값이 높기 때문에, 저저항의 Cu 또는 Au 으로 이루어지는 제2 금속층을 상기 제1 금속층 상부에 형성한다.That is, since the first metal layer made of any one of the metals selected from Cr, Ti, and Ti-W has a high resistance value, a second metal layer made of Cu or Au of low resistance is formed on the first metal layer.

그리고, 상기 씨드층(110)은 이러한 금속 뿐만 아니라 구현하려는 전자 부품의 특성을 고려하여 그에 합당한 금속을 선택하여 형성할 수 있다.In addition, the seed layer 110 may be formed by selecting a metal suitable for the metal in consideration of the characteristics of the electronic component to be implemented.

이때, 상기 씨드층(110)은 스크린 인쇄 방법 또는 전자빔(E-Beam)을 이용한 증착 및 스퍼터링(Sputtering) 등 금속층을 형성시킬 수 있는 모든 방법을 사용하여 형성할 수 있다.In this case, the seed layer 110 may be formed using a screen printing method or any method capable of forming a metal layer such as deposition and sputtering using an electron beam (E-Beam).

다음으로, 상기 씨드층(110) 상부에 패턴 형성용 필름(120)을 접착한다(도 3b).Next, the pattern forming film 120 is adhered to the seed layer 110 (Fig. 3b).

여기서, 상기 패턴 형성용 필름(120)은 내화학성이 우수한 필름을 사용하며, 상기 씨드층(110) 상부에 라미네이팅(Laminating) 방식으로 접착한다.Here, the pattern forming film 120 uses a film having excellent chemical resistance, and is bonded to the seed layer 110 by a laminating method.

상기 패턴 형성용 필름(120)을 씨드층(110) 상부에 접착할 때, 상기 패턴 형성용 필름(120)과 씨드층(110) 사이에 공기가 유입되지 않도록 주의한다.When adhering the pattern forming film 120 to the top of the seed layer 110, care is taken so that air does not flow between the pattern forming film 120 and the seed layer 110.

이어서, 상기 패턴 형성용 필름(120)에 일정한 파장을 가지는 레이저 광을 조사하여 구현하고자 하는 패턴을 형성한다(도 3c). Subsequently, a pattern to be realized is formed by irradiating laser light having a predetermined wavelength to the pattern forming film 120 (FIG. 3C).

즉, 상기 패턴 형성용 필름(120)에서 구현하고자 하는 패턴의 형상에 해당하는 부분을 커팅용 레이저로 잘라낸다.That is, the portion corresponding to the shape of the pattern to be implemented in the pattern forming film 120 is cut out with a laser for cutting.

이 경우, 상기 커팅용 레이저로 잘려지는 부분의 패턴 폭은 40 ~ 50㎛ 정도에 해당하며, 따라서 상기 세라믹 기판(100) 상에 형성될 전극 패턴 역시 40 ~ 50 ㎛ 정도의 폭을 가지며 형성된다.In this case, the pattern width of the portion cut by the cutting laser corresponds to about 40 to 50 μm, and thus the electrode pattern to be formed on the ceramic substrate 100 also has a width of about 40 to 50 μm.

그 후, 상기 패턴 형성용 필름(120)의 일부가 제거되어 노출된 씨드층(110) 상에 전해 도금을 통하여 구현하고자 하는 패턴의 형상을 가지는 도금층(130)을 형성한다(도 3d).Thereafter, a portion of the pattern forming film 120 is removed to form a plating layer 130 having a shape of a pattern to be implemented through electroplating on the exposed seed layer 110 (FIG. 3D).

이때, 상기 노출된 씨드층(110) 상에는 최종 전극 패턴에서 요구되는 솔더링(Soldering) 또는 와이어 본딩(Wire Bonding) 등의 특성에 따라 Ni 및 Au 를 전해 도금하거나, 전해 도금하여 Ni 와 Pd의 합금 및 Au 와 Sn의 합금을 형성한다.At this time, on the exposed seed layer 110, Ni and Au are electroplated or electroplated according to characteristics such as soldering or wire bonding required in the final electrode pattern, and an alloy of Ni and Pd and Form an alloy of Au and Sn.

즉, 상기 Ni 및 Au 또는 Ni-Pd 및 Au-Sn 등의 금속 이온을 함유한 전해액 속에서 상기 노출된 씨드층(110)에 전류를 흐르게 하면 상기 노출된 씨드층(110) 표면에 상기 금속 이온들이 석출되어 도금된다.That is, when a current flows through the exposed seed layer 110 in an electrolyte containing metal ions such as Ni and Au or Ni-Pd and Au-Sn, the metal ions may be exposed to the surface of the exposed seed layer 110. Are deposited and plated.

이때, 상기 노출된 씨드층(110) 상에 형성되는 도금층(130)은 상기 패턴 형성용 필름(120)의 두께를 넘지 않도록 형성하며, 10 ~ 20 ㎛의 두께를 가지도록 형성하는 것이 바람직하다.In this case, the plating layer 130 formed on the exposed seed layer 110 is formed so as not to exceed the thickness of the pattern forming film 120, it is preferably formed to have a thickness of 10 ~ 20 ㎛.

상기 노출된 씨드층(110) 상에 형성되는 도금층(130)이 상기 패턴 형성용 필름(120)의 두께를 넘어 형성되면 서로 이웃한 도금층(130)들이 서로 연결되어 전기적 쇼트가 일어날 염려가 있으므로 상기 도금층을 형성할 때, 도금층(130)의 두께가 상기 패턴 형성용 필름(120)의 두께를 넘지 않도록 한다.When the plating layer 130 formed on the exposed seed layer 110 is formed beyond the thickness of the pattern forming film 120, the plating layers 130 adjacent to each other may be connected to each other so that an electrical short may occur. When the plating layer is formed, the thickness of the plating layer 130 may not exceed the thickness of the pattern forming film 120.

다음으로, 상기 씨드층(110) 상부에 남아 있는 패턴 형성용 필름(120)을 제 거하여 상기 씨드층(110) 상에 상기 전해 도금된 도금층(130)으로 이루어지는 패턴을 형성한다(도 3e).Next, the pattern forming film 120 remaining on the seed layer 110 is removed to form a pattern including the electroplated plating layer 130 on the seed layer 110 (FIG. 3E).

여기서, 상기 씨드층(110) 상부에 남아 있는 패턴 형성용 필름(120)은 해당하는 필름 리무버(Remover)를 사용하여 제거한다.Here, the pattern forming film 120 remaining on the seed layer 110 is removed using a corresponding film remover.

이어서, 상기 씨드층(110) 상부에 형성된 도금층(130)을 식각마스크로 하여 상기 씨드층(110)을 식각한다(도 3f).Subsequently, the seed layer 110 is etched using the plating layer 130 formed on the seed layer 110 as an etching mask (FIG. 3F).

상기 씨드층(110) 상부에 형성된 도금층(130)을 식각마스크로 하여 상기 씨드층(110)을 식각하면, 상기 세라믹 기판(100) 상에 상기 씨드층(110)과 도금층(130)으로 이루어지는 전극 패턴이 형성된다.When the seed layer 110 is etched using the plating layer 130 formed on the seed layer 110 as an etch mask, an electrode including the seed layer 110 and the plating layer 130 on the ceramic substrate 100 is etched. A pattern is formed.

이 경우, 상기 씨드층(110)을 이루는 금속의 종류에 따라 식각가능한 에천트(Etchant)를 사용하여 씨드층(110)을 식각하며, 플라즈마를 이용한 드라이 에칭을 사용하여 상기 씨드층(110)을 식각할 수도 있다.In this case, the seed layer 110 is etched using an etchant that can be etched according to the type of metal constituting the seed layer 110, and the seed layer 110 is dried by dry etching using plasma. It can also be etched.

이와 같이, 상기 씨드층(110) 상부에 포토 레지스트를 도포하는 대신 내화학성이 우수한 패턴 형성용 필름(120)을 접착한 후, 레이저 가공을 통하여 상기 패턴 형성용 필름(120)의 일부를 제거하고 제거된 부위에 도금층을 형성하면, 리소그래피 공정을 이용하지 않고도 수십 ㎛의 선폭을 가지며 해상도가 우수한 전극 패턴을 형성할 수 있다.As such, instead of applying the photoresist on the seed layer 110, the pattern forming film 120 having excellent chemical resistance is adhered thereto, and then a part of the pattern forming film 120 is removed through laser processing. If the plating layer is formed on the removed portion, it is possible to form an electrode pattern having a line width of several tens of micrometers and excellent resolution without using a lithography process.

따라서, 리소그래피 공정에 있어서, 포토 레지스트의 도포, 노광, 현상 공정을 수행함에 있어서 필요한 장비에 투자되는 비용을 줄일 수 있고, 별도의 패턴 마 스크를 제작할 필요가 없어 제작 공정이 간단해지며, 클린 룸 등의 별도 공간이 필요하지 않으므로 손쉽게 전극 패턴을 형성할 수 있게 된다.Therefore, in the lithography process, the cost of investing in the equipment necessary for performing the photoresist coating, exposure, and developing process can be reduced, and there is no need to manufacture a separate pattern mask, thereby simplifying the manufacturing process, and clean room Since no separate space is required, the electrode pattern can be easily formed.

도 4는 본 발명의 전극 패턴을 형성하는 공정을 나타낸 순서도이다. 이에 도시된 바와 같이, 단계 S 100에서 기판 상부에 씨드층을 형성한 후, 단계 S 110에서 씨드층 상부에 패턴 형성용 필름을 접착한다.4 is a flowchart illustrating a process of forming an electrode pattern of the present invention. As shown in FIG. 1, after forming the seed layer on the substrate in step S 100, the film for pattern formation is adhered on the seed layer in step S 110.

단계 S 120에서 레이저를 이용하여 패턴 형성용 필름의 일부를 제거한 후, 단계 S 130에서 패턴 형성용 필름이 제거되어 노출된 씨드층 상에 도금층을 형성한다.After removing a portion of the pattern forming film using a laser in step S 120, the pattern forming film is removed in step S 130 to form a plating layer on the exposed seed layer.

단계 S 140에서 씨드층 상부에 남아 있는 패턴 형성용 필름을 제거한 후, 단계 S 150에서 도금층을 식각마스크로 씨드층을 식각하여 기판 상에 씨드층과 도금층으로 이루어지는 전극 패턴을 형성한다.After removing the pattern forming film remaining on the seed layer in step S 140, the seed layer is etched using the plating layer as an etch mask in step S 150 to form an electrode pattern formed of the seed layer and the plating layer on the substrate.

한편, 상기에서는 본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.On the other hand, while the present invention has been shown and described with respect to specific preferred embodiments, various modifications and variations of the present invention without departing from the spirit or field of the invention provided by the claims below It will be readily apparent to one of ordinary skill in the art that it can be used.

이상에서 살펴본 바와 같이 본 발명에 의하면, 기판 상의 씨드층 상부에 포토 레지스트를 도포하는 대신 내화학성이 우수한 패턴 형성용 필름을 접착한 후, 레이저 가공을 통하여 상기 패턴 형성용 필름의 일부를 제거하고, 제거된 부위에 도금층을 형성함으로써, 리소그래피 공정을 이용하지 않고도 전극 패턴을 형성할 수 있다.As described above, according to the present invention, instead of applying the photoresist on the seed layer on the substrate, after adhering the pattern forming film having excellent chemical resistance, a part of the pattern forming film is removed through laser processing, By forming the plating layer on the removed portion, an electrode pattern can be formed without using a lithography process.

따라서, 리소그래피 공정에서의 포토 레지스트의 도포, 노광, 현상 공정 등을 수행할 필요가 없으므로 제작 공정이 단순해지며, 그에 따른 장비를 구입하는데 들이는 비용을 줄일 수 있다.As a result, it is not necessary to perform the application, exposure, development, etc. of the photoresist in the lithography process, which simplifies the manufacturing process, thereby reducing the cost of purchasing the equipment.

그리고, 본 발명에 의하면 별도의 패턴 마스크를 제작할 필요가 없으므로, 다양한 전극 패턴을 가지는 전자 부품을 제조하는 경우 그에 따른 제조 비용 및 시간을 줄일 수 있게 된다.In addition, according to the present invention, since it is not necessary to manufacture a separate pattern mask, when manufacturing an electronic component having various electrode patterns, it is possible to reduce the manufacturing cost and time accordingly.

Claims (7)

기판 상부에 씨드층(Seed Layer)을 형성하는 단계;Forming a seed layer on the substrate; 상기 씨드층 상부에 패턴 형성용 필름을 접착한 후, 상기 패턴 형성용 필름의 일부를 커팅용 레이저로 제거하여 상기 씨드층을 노출시키는 단계;Adhering the pattern forming film on the seed layer and exposing the seed layer by removing a portion of the pattern forming film with a cutting laser; 상기 노출된 씨드층 상에 도금층을 형성하는 단계; 및Forming a plating layer on the exposed seed layer; And 상기 패턴 형성용 필름을 제거한 후, 상기 도금층을 식각 마스크로 하여 상기 씨드층을 식각하는 단계를 포함하여 이루어지는 전극 패턴 형성방법.After removing the pattern forming film, etching the seed layer using the plating layer as an etching mask. 제1항에 있어서, 상기 씨드층은 Cr, Ti, Ti-W 중에서 선택된 어느 하나의 금속으로 이루어지는 것을 특징으로 하는 전극 패턴 형성방법.The method of claim 1, wherein the seed layer is formed of any one metal selected from Cr, Ti, and Ti-W. 제1항에 있어서, 상기 씨드층은 Cr, Ti, Ti-W 중에서 선택된 어느 하나의 금속으로 이루어지는 제1 금속층과 상기 제1 금속층 상부에 형성되며 Cu, Ni, Au 중에서 선택된 어느 하나의 금속으로 이루어지는 제2 금속층으로 이루어지는 것을 특징으로 하는 전극 패턴 형성방법.The method of claim 1, wherein the seed layer is formed on the first metal layer made of any one metal selected from Cr, Ti, Ti-W and the first metal layer made of any one metal selected from Cu, Ni, Au. An electrode pattern forming method comprising a second metal layer. 제1항에 있어서, 상기 패턴 형성용 필름은 라미네이팅(Laminating) 공정으로 상기 씨드층 상부에 접착하는 것을 특징으로 하는 전극 패턴 형성방법.The method of claim 1, wherein the pattern forming film is adhered to the seed layer by a laminating process. 삭제delete 제1항에 있어서, 상기 도금층은 Ni 또는 Au 를 전해 도금하여 형성하는 것을 특징으로 하는 전극 패턴 형성방법.The method of claim 1, wherein the plating layer is formed by electroplating Ni or Au. 제1항에 있어서, 상기 도금층은 전해 도금 공정을 수행하여 Ni 와 Pd의 합금 또는 Au 와 Sn의 합금을 형성하는 것을 특징으로 하는 전극 패턴 형성방법.The method of claim 1, wherein the plating layer is formed by performing an electroplating process to form an alloy of Ni and Pd or an alloy of Au and Sn.
KR1020050107346A 2005-11-10 2005-11-10 Method for fabricating electrode pattern KR100678860B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050107346A KR100678860B1 (en) 2005-11-10 2005-11-10 Method for fabricating electrode pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050107346A KR100678860B1 (en) 2005-11-10 2005-11-10 Method for fabricating electrode pattern

Publications (1)

Publication Number Publication Date
KR100678860B1 true KR100678860B1 (en) 2007-02-05

Family

ID=38105410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050107346A KR100678860B1 (en) 2005-11-10 2005-11-10 Method for fabricating electrode pattern

Country Status (1)

Country Link
KR (1) KR100678860B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010140725A1 (en) * 2009-06-05 2010-12-09 (주)탑엔지니어링 Method for forming a thin film metal conductive line
KR101091304B1 (en) 2010-01-20 2011-12-07 엘지이노텍 주식회사 Light emitting device package and fabricating method thereof
KR101425559B1 (en) 2013-03-21 2014-08-04 (주)파트론 Method for structuring conductive pattern
KR20160046529A (en) 2014-10-21 2016-04-29 삼성전기주식회사 Method of forming pattern for plating and method of forming fine circuit pattern using the same
KR101805785B1 (en) * 2016-05-17 2017-12-07 (주)포인트엔지니어링 Manufacturing method of substrate for mounting a chip and substrate for mounting a chip
WO2021238682A1 (en) * 2020-05-27 2021-12-02 京东方科技集团股份有限公司 Array substrate and preparation method therefor, and display apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042873A (en) * 2001-11-26 2003-06-02 주식회사 심텍 The method for manufacturing circuit pattern of printed circuit board using resist plating by pure metal
KR20040085374A (en) * 2003-03-31 2004-10-08 영풍전자 주식회사 Method for making through-hole of multi-layer flexible printed circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042873A (en) * 2001-11-26 2003-06-02 주식회사 심텍 The method for manufacturing circuit pattern of printed circuit board using resist plating by pure metal
KR20040085374A (en) * 2003-03-31 2004-10-08 영풍전자 주식회사 Method for making through-hole of multi-layer flexible printed circuit board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010140725A1 (en) * 2009-06-05 2010-12-09 (주)탑엔지니어링 Method for forming a thin film metal conductive line
KR101091304B1 (en) 2010-01-20 2011-12-07 엘지이노텍 주식회사 Light emitting device package and fabricating method thereof
US8395170B2 (en) 2010-01-20 2013-03-12 Lg Innotek Co., Ltd. Light emitting device package and light unit having the same
KR101425559B1 (en) 2013-03-21 2014-08-04 (주)파트론 Method for structuring conductive pattern
KR20160046529A (en) 2014-10-21 2016-04-29 삼성전기주식회사 Method of forming pattern for plating and method of forming fine circuit pattern using the same
KR101805785B1 (en) * 2016-05-17 2017-12-07 (주)포인트엔지니어링 Manufacturing method of substrate for mounting a chip and substrate for mounting a chip
US10868221B2 (en) 2016-05-17 2020-12-15 Point Engineering Co., Ltd. Method for manufacturing chip-mounting substrate, and chip-mounting substrate
WO2021238682A1 (en) * 2020-05-27 2021-12-02 京东方科技集团股份有限公司 Array substrate and preparation method therefor, and display apparatus

Similar Documents

Publication Publication Date Title
US6232212B1 (en) Flip chip bump bonding
KR100678860B1 (en) Method for fabricating electrode pattern
US7005241B2 (en) Process for making circuit board or lead frame
US20050124091A1 (en) Process for making circuit board or lead frame
KR100720940B1 (en) Method of forming metal pattern
JPH08264749A (en) Method for forming conductive path on substrate including recessed portion
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JP4984855B2 (en) Thin film chip resistor, thin film chip capacitor, and thin film chip inductor manufacturing method
KR100769459B1 (en) Method for manufacturing ceramic device having fine electrodes
US6808641B2 (en) Method of wiring formation and method for manufacturing electronic components
JP2023542272A (en) Method for manufacturing printed circuit boards
JP2003173728A (en) Manufacturing method of chip current fuse
JPH06268355A (en) Printed wiring board and manufacture thereof
JP7042797B2 (en) Circuit board and its formation method
KR101250411B1 (en) High Definition Printing Plate of Liquid Crystal Display and Method for Manufacture using the same
JP2007173546A (en) Process for fabricating three-dimensional circuit board
KR100740436B1 (en) Method for forming electrode of ceramic device using electrolytic plating
JP4311157B2 (en) Manufacturing method of substrate for semiconductor device
JPH0563340A (en) Manufacture of wiring board provided with functional element
KR101250422B1 (en) High Definition Printing Plate of Liquid Crystal Display and Method for Manufacture using the same
JP2001350269A (en) Method for producing mask for solder printing
JPS59147430A (en) Formation of fine pattern
JPS604221A (en) Manufacture of semiconductor device
KR101211721B1 (en) High Definition Printing Plate of Liquid Crystal Display and Method for Manufacture using the same
KR20000063830A (en) Copper circuit wiring formation method of a flexible printed circuit board using a photosensitive film.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131206

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee