KR100740436B1 - Method for forming electrode of ceramic device using electrolytic plating - Google Patents
Method for forming electrode of ceramic device using electrolytic plating Download PDFInfo
- Publication number
- KR100740436B1 KR100740436B1 KR1020050102487A KR20050102487A KR100740436B1 KR 100740436 B1 KR100740436 B1 KR 100740436B1 KR 1020050102487 A KR1020050102487 A KR 1020050102487A KR 20050102487 A KR20050102487 A KR 20050102487A KR 100740436 B1 KR100740436 B1 KR 100740436B1
- Authority
- KR
- South Korea
- Prior art keywords
- seed layer
- electrode
- ceramic substrate
- forming
- conductive layer
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000009713 electroplating Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000010949 copper Substances 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000005245 sintering Methods 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000007650 screen-printing Methods 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 238000000313 electron-beam-induced deposition Methods 0.000 claims description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 2
- 238000007747 plating Methods 0.000 abstract description 17
- 230000007547 defect Effects 0.000 abstract description 4
- 238000001459 lithography Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000007772 electroless plating Methods 0.000 description 5
- 239000000615 nonconductor Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000009766 low-temperature sintering Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
도금 불량을 방지하면서 기판과의 밀착력을 개선할 수 있는 전해 도금 방식을 이용한 세라믹 소자의 전극 형성방법을 개시한다. 세라믹 소자의 전극을 형성하기 위해, 먼저 세라믹 기판을 제공한다. 상기 세라믹 기판의 표면에 전면적으로 씨드층을 형성한다. 상기 씨드층을 소결시킨다. 상기 소결된 씨드층 표면에 전해 도금 방식으로 도전층을 형성한다. 상기 도전층 및 씨드층을 패터닝하여, 전극을 형성한다.Disclosed is a method of forming an electrode of a ceramic device using an electroplating method capable of improving adhesion to a substrate while preventing plating defects. In order to form the electrodes of the ceramic element, a ceramic substrate is first provided. The seed layer is formed on the entire surface of the ceramic substrate. The seed layer is sintered. A conductive layer is formed on the surface of the sintered seed layer by electrolytic plating. The conductive layer and the seed layer are patterned to form an electrode.
전해 도금, 씨드층, 리소그라피 Electroplating, Seed Layer, Lithography
Description
도 1a 및 도 1b는 종래의 세라믹 소자의 전극 형성방법을 나타낸 각 공정별 단면도이다.1A and 1B are cross-sectional views of respective processes illustrating an electrode forming method of a conventional ceramic device.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 세라믹 소자의 전극 형성방법을 설명하기 위한 각 공정별 평면도이다.2A to 2E are plan views for each process for explaining a method of forming an electrode of a ceramic device according to an exemplary embodiment of the present invention.
도 3a 내지 도 3e는 도 2a 내지 도 2e의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 각 공정별 단면도이다.3A to 3E are cross-sectional views of respective processes cut along the line III-III ′ of FIGS. 2A to 2E.
도 4는 본 발명에 따른 전해 도금 방식에 의해 도전층을 형성하는 방법을 설명하기 위한 도면이다.4 is a view for explaining a method of forming a conductive layer by the electroplating method according to the present invention.
도 5는 본 발명의 다른 실시예에 따른 도전층 구조를 보여주는 세라믹 소자의 단면도이다.5 is a cross-sectional view of a ceramic device showing a conductive layer structure according to another embodiment of the present invention.
도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 세라믹 소자의 전극 형성방법을 설명하기 위한 각 공정별 평면도이다.6A to 6C are plan views illustrating processes of forming electrodes of ceramic devices according to another exemplary embodiment of the present invention.
도 7a 내지 도 7c는 도 6a 내지 도 6c의 Ⅶ-Ⅶ'선을 따라 절단하여 나타낸 각 공정별 단면도이다.7A to 7C are cross-sectional views of respective processes cut along the line VII-VII 'of FIGS. 6A to 6C.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 세라믹 기판 105 : 씨드층 110 : 도전층100
115, 130 : 레지스트 패턴 120 : 전극115, 130: resist pattern 120: electrode
본 발명은 세라믹 소자의 형성방법 및 이에 의해 제조된 세라믹 소자에 관한 것으로, 보다 구체적으로는 전해 도금 방식을 이용한 세라믹 소자의 전극 형성방 법 및 이에 의해 제조된 세라믹 소자에 관한 것이다.The present invention relates to a method of forming a ceramic device and a ceramic device manufactured thereby, and more particularly, to a method of forming an electrode of a ceramic device using an electroplating method and a ceramic device manufactured thereby.
전자 기기 분야에 사용되는 각종 부품들이 다기능화 및 고집적화가 요구됨에 따라, 부품을 구성하는 회로 소자의 소형화 및 고용량화가 급속히 진행되고 있다. 이와 같이 회로 패턴의 소형화 및 고용량화를 실현하기 위하여, 회로 소자를 구성하는 전극 패턴의 미세화 및 밀집화가 요구된다. 그러나, 한정된 면적의 기판상에다수의 전극 패턴을 집적시키게 되면, 인접하는 전극 패턴들간에 쇼트(short)가 발생될 수 있다. As various components used in the field of electronic devices are required to be multifunctional and highly integrated, miniaturization and high capacity of circuit elements constituting the components are rapidly progressing. In order to realize miniaturization and high capacity of the circuit pattern, miniaturization and compactness of the electrode pattern constituting the circuit element are required. However, when a large number of electrode patterns are integrated on a substrate having a limited area, short may be generated between adjacent electrode patterns.
종래에는 기판 내부에 다층의 전극층을 구비하는 세라믹 기판이 제안되었다. 즉, 세라믹 기판은 라미네이트(laminate)된 세라믹층 사이에 전극층이 구비되고, 이들 전극층은 비어 콘택에 의해 연결되도록 구성되어 기판 상부에 형성되어야 할 전극 패턴의 수를 줄일 수 있었다. 이러한 세라믹 기판으로는 대표적으로 LTCC(Low Temperature Co-fired Ceramic) 기판이 있다. 상기 LTCC 기판은 900℃ 이하의 저온 에서 한 번의 소성 공정을 통하여 얻어질 수 있는 세라믹 기판으로, RF(radio frequency) 및 밀리미터(millimeter) 대역의 초고주파 소자에 적용 가능하고, 초소형, 고집적 및 저손실 구조로 각광받고 있을 뿐만 아니라, 10-10torr의 초고진공하에서도 이용이 가능하다는 이점을 갖는다. Conventionally, a ceramic substrate having a multilayer electrode layer inside the substrate has been proposed. That is, the ceramic substrate is provided with an electrode layer between the laminated ceramic layer, these electrode layers are configured to be connected by a via contact to reduce the number of electrode patterns to be formed on the substrate. Such ceramic substrates are typically low temperature co-fired ceramic (LTCC) substrates. The LTCC substrate is a ceramic substrate that can be obtained through one firing process at a low temperature of 900 ° C. or lower, and is applicable to RF (radio frequency) and millimeter band ultra-high frequency devices. In addition to being in the spotlight, it has the advantage that it can be used under ultra-high vacuum of 10 -10 torr.
이러한 세라믹 기판은 세라믹 자체는 부도체이기 때문에 외부의 전원(혹은 전기적 신호)과 전기적으로 연결시키기 위하여 세라믹 기판의 상부 표면 및 하부 표면에 전극이 형성되어야 한다. 아울러, 이들 전극은 외부 전원과 솔더링(soldering), 와이어 본딩(wire bonding) 혹은 핀(pin)에 의해 접속된다. 이때, 전극은 상기 외부 전원과 접속시키기 위한 매체와 잘 접속될 수 있도록 세라믹 기판과의 접착력이 매우 중요하다. 이에 따라, 전극 물질은 일반적인 증착 방식(예컨대, 스퍼터링법 등)에 의해 형성하는 것보다는 씨드층(seed layer)에 의한 증착 방식이 접착성 면에서 더 선호되고 있다.Since the ceramic substrate itself is an insulator, an electrode must be formed on the upper and lower surfaces of the ceramic substrate in order to electrically connect with an external power source (or an electrical signal). In addition, these electrodes are connected to an external power supply by soldering, wire bonding, or pins. At this time, the adhesive force with the ceramic substrate is very important so that the electrode can be connected to the medium for connecting with the external power source. Accordingly, the electrode material is a deposition method using a seed layer is preferred in terms of adhesion rather than being formed by a general deposition method (eg, sputtering, etc.).
종래의 씨드층에 의한 전극 형성방식에 대해 개략적으로 설명하면 다음과 같다. 먼저, 도 1a에 도시된 바와 같이, 세라믹 기판(10) 상부에 스크린 프린팅(screen printing) 방식으로 씨드 전극 패턴(15)을 형성한다. 씨드 전극 패턴(15)은 예비 전극의 형태로 독립적으로 형성된다. The electrode formation method by the conventional seed layer will be briefly described as follows. First, as shown in FIG. 1A, the
다음, 도 1b에 도시된 바와 같이, 씨드 전극 패턴(15) 상에 무전해 도금 방식으로 전극 패턴(20)을 형성한다. 이때, 상기 기판(10)이 부도체인 세라믹으로 형성되어 있고, 상기 씨드 전극 패턴(15) 역시 독립적으로 형성되어 있기 때문에, 전 기를 가해서 형성하여야 하는 전해(혹은 전기) 도금 방식으로는 전극 패턴(20)을 형성할 수 없다. 그러므로 종래의 전극 패턴(20)은 부도체 상부에서도 도금이 가능한 무전해 도금 방식으로 형성된다.Next, as shown in FIG. 1B, the
그런데, 상기 무전해 도금 방식은 부도체 상부에서도 도금이 가능하다는 이점은 있으나, 전처리 조건, 치환제 종류 및 도금 온도 등의 도금 조건에 매우 민감하여, 상기한 조건이 완벽히 충족되지 않으면, 미도금되는 부분이 발생되거나, 도금이 번지게 되어 원하는 전극 패턴의 형상을 얻을 수 없게 되는 문제점이 있다. 더욱이, 무전해 도금 방식의 도금액은 도금의 밀착력을 약화시켜 씨드층을 사용하는 본연의 목적을 달성치 못하게 하는 문제점을 유발하며, 상기 무전해 도금 방식은 도금 속도가 매우 느려 수 ㎛의 두께를 요구하는 전극 패턴 형성공정에는 적당하지 않다. By the way, the electroless plating method has the advantage that the plating is possible even in the upper portion of the non-conductor, but is very sensitive to the plating conditions, such as pretreatment conditions, the type of the substituent, and the plating temperature, if the above conditions are not completely satisfied, the unplated portion There is a problem that occurs, or the plating is smeared to obtain the shape of the desired electrode pattern. Moreover, the electroless plating method weakens the adhesion of the plating and causes a problem of not achieving the object of using the seed layer, and the electroless plating method requires a thickness of several μm because the plating speed is very slow. It is not suitable for the electrode pattern forming process.
그러므로, 도금 불량을 개선할 수 있고, 전극 패턴의 밀착력을 개선할 수 있으며, 도금 속도를 개선할 수 있는 새로운 전극 형성방법이 간절히 요구되고 있다. Therefore, there is an urgent need for a new electrode formation method capable of improving plating defects, improving adhesion of electrode patterns, and improving plating speed.
따라서, 본 발명의 목적은 도금 불량을 방지하면서 기판과의 밀착력을 개선할 수 있는 세라믹 소자의 전극 형성방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a method for forming an electrode of a ceramic element which can improve adhesion to a substrate while preventing plating defects.
삭제delete
상기한 본 발명의 목적을 달성하기 위한 본 발명의 일 실시예는 세라믹 소자의 전극 형성방법을 제공한다. 상기 형성방법은 세라믹 기판을 제공하는 단계; 상기 세라믹 기판의 표면에 전면적으로 씨드층을 형성하는 단계; 상기 씨드층을 소결시키는 단계; 상기 소결된 씨드층 표면에 전해 도금 방식으로 도전층을 형성하는 단계; 및 상기 도전층 및 씨드층을 패터닝하여, 전극을 형성하는 단계를 포함한다.One embodiment of the present invention for achieving the above object of the present invention provides a method of forming an electrode of a ceramic device. The forming method includes providing a ceramic substrate; Forming a seed layer over the entire surface of the ceramic substrate; Sintering the seed layer; Forming a conductive layer on the surface of the sintered seed layer by electroplating; And patterning the conductive layer and the seed layer to form an electrode.
이때, 상기 도전층 및 씨드층을 패터닝하여 전극을 형성하는 단계는, 상기 도전층 상부에 포지티브 레지스트막을 도포하는 단계와, 상기 포지티브 레지스트막을 선택적으로 노광하는 단계와, 상기 노광된 포지티브 레지스트막을 현상 공정으로 제거하여, 레지스트 패턴을 형성하는 단계와, 상기 레지스트 패턴의 형태로 도전층 및 씨드층을 식각하는 단계와, 상기 레지스트 패턴을 제거하는 단계를 포함한다.In this case, the forming of the electrode by patterning the conductive layer and the seed layer includes applying a positive resist film on the conductive layer, selectively exposing the positive resist film, and developing the exposed positive resist film. And forming a resist pattern, etching the conductive layer and the seed layer in the form of the resist pattern, and removing the resist pattern.
또한, 본 발명의 다른 실시예에 의하면, 세라믹 기판 표면에 전면적으로 씨드층을 형성한 다음, 상기 씨드층을 소결시키고, 상기 소결된 씨드층 상부에 전극 예정 영역이 노출되도록 네가티브 타입의 레지스트 패턴을 형성한다. 그후에, 상기 네가티브 타입의 레지스트 패턴에 의해 노출된 전극 예정 영역에 전해 도금 방식으로 도전층을 형성한다. 이어서, 상기 네가티브 타입의 레지스트 패턴을 제거한 다음, 상기 도전층을 마스크로 하여 상기 씨드층을 식각하여, 전극을 형성한다.In addition, according to another embodiment of the present invention, after forming a seed layer on the entire surface of the ceramic substrate, the seed layer is sintered, and a negative type resist pattern is exposed to expose an electrode predetermined region on the sintered seed layer. Form. Thereafter, a conductive layer is formed on the electrode predetermined region exposed by the negative type resist pattern by electrolytic plating. Subsequently, after removing the negative type resist pattern, the seed layer is etched using the conductive layer as a mask to form an electrode.
본 발명에 의하면, 세라믹 기판 상에 씨드층을 전체적으로 형성한 다음 전해 도금 방식으로 도전층을 도금한다. 그후, 도전층 및 씨드층을 식각 기법에 의해 패터닝하므로써 전극을 형성한다. 이와 같이 씨드층을 이용하고, 씨드층 상부에 전해 도금 방식으로 도전층을 형성함에 따라 전극과 세라믹 기판 사이에 접착 특성을 개선할 수 있다.According to the present invention, the seed layer is entirely formed on the ceramic substrate, and then the conductive layer is plated by electrolytic plating. Thereafter, the conductive layer and the seed layer are patterned by an etching technique to form an electrode. As such, by using the seed layer and forming the conductive layer on the seed layer by electroplating, the adhesion property between the electrode and the ceramic substrate can be improved.
삭제delete
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 세라믹 소자의 전극 형성방법을 설명하기 위한 평면도이고, 도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 세라믹 소자의 전극 형성방법을 설명하기 위한 단면도로서, 상기 도면들 각각은 도 2a 내지 도 2e의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 것이다. 2A to 2E are plan views illustrating an electrode forming method of a ceramic device according to an embodiment of the present invention, and FIGS. 3A to 3E illustrate an electrode forming method of a ceramic device according to an embodiment of the present invention. As shown in FIG. 2, each of the figures is cut along the line III-III ′ of FIGS. 2A to 2E.
먼저, 도 2a 및 도 3a를 참조하여, 다층의 세라믹 기판(100)을 준비한다. 다층의 세라믹 기판(100)은 예컨대, 한 번의 저온 소결에 의해 형성되는 LTCC 기판일 수 있으며, 다층의 세라믹층(100a)과, 다층의 세라믹층(100a) 사이에 개재된 배선층(100b) 및 상기 세라믹층(100a)을 관통하여 배선층(100b)간을 연결하는 비어 콘택(100c)으로 구성될 수 있다. 또한, 도 2a에서 보여지는 세라믹 기판(100)은 세라 믹 기판의 상면 혹은 저면일 수 있으며, 세라믹 기판(100)의 상면 또는 저면에는 비어 콘택(100c)의 상면이 표시된다. First, referring to FIGS. 2A and 3A, a multilayer
다음 도 2b 및 도 3b에 도시된 바와 같이, 세라믹 기판(100)의 상부 표면 및 저부 표면 전체에 씨드층(105)을 형성한다. 씨드층(105)은 세라믹 기판(100)과의 접착성을 개선시킬 수 있도록 스퀴지(squeegee)를 이용한 스크린 프린팅 방식이 이용될 수 있지만, 이에 국한되지 않고 전자빔 증착법 또는 스퍼터링법으로도 증착 가능하다. 씨드층(105)으로는 크롬(Cr), 티타늄(Ti), 구리(Cu), 은(Ag) 또는 티타늄-텅스텐(TiW)과 같은 티타늄 합금막 중 적어도 하나로 될 수 있다.Next, as shown in FIGS. 2B and 3B, the
이때, 상기 씨드층(105)이 스크린 프린팅 방식으로 형성되는 경우 소결 공정이 요구될 수 있고, 상기 소결 공정은 800 내지 900℃의 온도에서 약 30 내지 60분 동안 이루어질 수 있다. 또한, 필요에 따라 350 내지 450℃의 온도에서 1시간 내지 10 시간동안 탈 바인더(binder) 공정을 진행할 수도 있다. 이렇게 씨드층(105)의 소결 공정이 요구되는 경우에 상기 세라믹 기판(100)은 소결이 되지 않은 상태로 제공되어 상기 씨드층(105)과 동시에 소결되어질 수도 있다. 본 도면에서는 세라믹 기판(100)의 일 표면에 씨드층(105)이 형성된 상태를 보여주고 있지만, 이는 설명의 편의를 위해 타표면에 씨드층(105)이 형성된 것을 생략한 것이다. 아울러, 상기 씨드층(105)은 상기 세라믹 기판(100)의 상부면(혹은 저부면)에 형성된 후, 저부면(상부면)에 순차적으로 형성될 수 있다. In this case, when the
그 후, 도 2c 및 도 3c에 도시된 바와 같이, 상기 씨드층(105) 상부에 도전층(110)을 형성한다. 상기 도전층(110)은 도 4에 도시된 바와 같이 전해 도금 방식 에 의해 형성된다. 즉, 씨드층(105)이 피복되어 있는 세라믹 기판(100)을 도금액(210)이 담겨있는 도금조(200)에 침지시킨 다음, 도금 전극(220)을 통해 전기 화학 반응을 일으키면 상기 씨드층(105) 표면에 도전층(110)이 도금된다. 이때, 도전층(110)을 전해 도금 방식으로 증착할 수 있는 것은 상기 씨드층(105)이 세라믹 기판(100) 전면에 피복되어 있기 때문에 가능한 것이고, 상기와 같이 전해 도금 방식을 이용함에 따라 도전층(110)의 접착 특성을 강화시킬 수 있다. 이러한 도금층(110)으로는 구리(Cu), 니켈(Ni), 금(Au)과 같은 단일 금속막, 니켈- 팔라듐(Ni-Pd) 및 금-주석(Au-Sn)과 같은 합금막, 또는 상기 단일의 금속막 및 합금막 중 적어도 하나 이상의 적층막이 이용될 수 있다. 예를 들어, 상기 씨드층(105)으로 은 페이스트(Ag-paste)가 이용되는 경우 금 도금층이 이용될 수 있고, 상기 씨드층(105)으로 티타늄층(105 혹은 티타늄 합금)이 이용되는 경우, 도 5에 도시된 바와 같이, 도전층(110a)은 구리(Cu,111)/니켈(Ni,112)/금(Au,113)의 적층막이 이용될 수 있다. Thereafter, as illustrated in FIGS. 2C and 3C, the
도 2d 및 도 3d를 참조하여, 전해 도금 방식으로 증착된 도전층(110) 상부에 포토리소그라피 공정을 이용하여 레지스트 패턴(115)을 형성한다. 상기 레지스트 패턴(115)을 형성하는 단계는, 도전층(110)이 형성된 세라믹 기판(100)상부에 포지티브 타입(positive type)의 포토레지스트막을 도포하는 단계와, 포토레지스트막을 소프트 베이킹한 다음 소정 부분 노광하는 단계와, 상기 노광된 포토레지스트막을 현상하여 제거하여 포토레지스트 패턴을 형성하는 단계, 및 상기 포토레지스트 패턴을 하드 베이킹하는 단계로 구성될 수 있다. 이때, 알려진 바와 같이 포지티브 타입의 포토레지스트막은 노광된 부분이 현상액에 의해 제거되는 특성을 가지므로, 패턴이 형성될 부분에 레티클(도시되지 않음)의 차단 패턴이 위치하도록 얼라인시킨다. 2D and 3D, the resist
그 다음, 도 2e 및 도 3e에 도시된 바와 같이, 상기 포토레지스트 패턴(115)을 마스크로 이용하여 상기 도전층(110) 및 상기 씨드층(105)을 식각하여, 전극(120)을 형성한다. Next, as illustrated in FIGS. 2E and 3E, the
이와 같이, 본 실시예에 의하면, 씨드층(105)을 세라믹 기판(100) 전면에 형성하고, 전면에 증착된 씨드층(105)을 이용하여 전해 도금 방식으로 도전층(110)을 도금한다. 이에 따라, 전극(120)과 세라믹 기판(100)의 접착 특성을 개선할 수 있다. 또한, 해상도 및 식각 균일도가 우수한 포토 리소그라피 공정 및 식각 공정을 통하여 전극(120)을 한정하므로써, 원하는 형태로 전극(120)을 구현할 수 있으므로, 고정밀도 세라믹 소자를 제조할 수 있다.As described above, according to the present exemplary embodiment, the
한편, 상기 실시예에서는 레지스트 패턴(110)으로 포지티브 타입의 레지스트막을 사용하였지만, 네가티브 타입(negative type)의 레지스트막을 사용할 수도 있다.On the other hand, in the above embodiment, a positive type resist film is used as the resist
이에 대해 자세히 설명하면 도 6a 및 도 7a에 도시된 바와 같이, 상기 실시예에서와 같은 방법으로 씨드층(105)을 형성한 상태에서, 상기 씨드층(105) 상부에 네가티브 타입의 포토레지스트막을 도포한다. 그 후, 전극을 한정하기 위한 레티클(도시되지 않음)을 세라믹 기판(100) 상에 배치시킨 다음, 세라믹 기판(100)을 노광한다. 이때, 전극 예정 영역은 레티클(도시되지 않음)의 노광광에 대한 불투명 패턴에 의해 한정된다. 노광 공정을 마친 다음, 레지스트막을 현상하여 레지스트 패턴(130)을 형성한다. 네가티브 타입의 레지스트 패턴(130)은 상기 포지티브 타입과는 달리 현상액에 의해 노광된 부분이 잔류되고 노광되지 않은 부분이 제거된다. 그러므로, 네가티브 타입 포토레지스트 패턴(130)에 의해 전극 패턴 예정 영역(135)의 씨드층(105)이 노출된다.6A and 7A, in a state in which the
다음, 도 6b 및 도 7b에 도시된 바와 같이, 노출된 전극 예정 영역(135)에 도전층(140)을 형성한다. 이때, 도전층(140)은 상술한 실시예와 같이 세라믹 기판(100)에 전면적으로 형성되어 있는 씨드층(105)에 의해 전해 도금 방식으로 형성된다. 아울러, 도전층(140)은 전극 예정 영역(135)을 선택적으로 오픈시키는 네가티브 타입의 레지스트 패턴(130)에 의해 다마신(damascene) 기법으로 형성될 수 있다. 상기 도전층(140)은 상술한 실시예와 마찬가지로 씨드층(105)의 종류에 따라 그 종류가 다양하게 선택될 수 있다. Next, as shown in FIGS. 6B and 7B, the
도 6c 및 도 7c를 참조하여, 레지스트 패턴(130)을 공지의 방식으로 제거한다. 그후, 도전층(140)을 마스크로 이용하여, 상기 씨드층(105)을 식각하므로써, 전극(150)을 형성한다. 6C and 7C, the resist
상기한 실시예들에서는 세라믹 기판 일면의 전극 형성방법에 대하여만 설명하였지만 타측면의 전극 형성방법 역시 동일함은 물론이다.In the above embodiments, only the electrode forming method of one surface of the ceramic substrate has been described, but the electrode forming method of the other side is also the same.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 세라믹 기판상에 씨드층을 전체적으로 형성한 다음 전해 도금 방식으로 도전층을 도금한다. 그후, 도전층 및 씨드층을 식각 기법에 의해 패터닝하므로써 전극을 형성한다.As described in detail above, according to the present invention, the seed layer is entirely formed on the ceramic substrate, and then the conductive layer is plated by electrolytic plating. Thereafter, the conductive layer and the seed layer are patterned by an etching technique to form an electrode.
이와 같이 씨드층을 이용하고, 씨드층 상부에 전해 도금 방식으로 도전층을 형성함에 따라 전극과 세라믹 기판 사이에 접착 특성을 개선할 수 있다.As such, by using the seed layer and forming the conductive layer on the seed layer by electroplating, the adhesion property between the electrode and the ceramic substrate can be improved.
또한, 전극을 포토리소그라피 방식에 의한 레지스트 패턴을 이용한 식각 공정을 통하여 형성하므로써, 전극 패턴의 해상도를 개선할 수 있으며, 전극 패턴의 형상 불량을 방지할 수 있다.In addition, by forming the electrode through an etching process using a resist pattern by a photolithography method, the resolution of the electrode pattern can be improved, and shape defects of the electrode pattern can be prevented.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. Do.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050102487A KR100740436B1 (en) | 2005-10-28 | 2005-10-28 | Method for forming electrode of ceramic device using electrolytic plating |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050102487A KR100740436B1 (en) | 2005-10-28 | 2005-10-28 | Method for forming electrode of ceramic device using electrolytic plating |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070045797A KR20070045797A (en) | 2007-05-02 |
| KR100740436B1 true KR100740436B1 (en) | 2007-07-19 |
Family
ID=38271472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050102487A KR100740436B1 (en) | 2005-10-28 | 2005-10-28 | Method for forming electrode of ceramic device using electrolytic plating |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100740436B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101004925B1 (en) * | 2008-08-29 | 2010-12-28 | 삼성전기주식회사 | Manufacturing method of multi-layer ceramic substrate |
| KR101069890B1 (en) * | 2009-11-16 | 2011-10-05 | 삼성전기주식회사 | Manufacturing method for Printed circuit board |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010109581A (en) * | 2000-05-30 | 2001-12-12 | 신동열 | Method for manufacturing the film added metal with a reinforced layer for condenser |
| KR20020009450A (en) * | 2000-07-21 | 2002-02-01 | 무라타 야스타카 | Insulating ceramic compact, ceramic multilayer substrate, and ceramic electronic device |
| JP2004047733A (en) | 2002-07-11 | 2004-02-12 | Alps Electric Co Ltd | Method of manufacturing lower electrode layer of thin-film capacitor |
| JP2004172348A (en) | 2002-11-20 | 2004-06-17 | Alps Electric Co Ltd | Forming method of thin film capacitor |
-
2005
- 2005-10-28 KR KR1020050102487A patent/KR100740436B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010109581A (en) * | 2000-05-30 | 2001-12-12 | 신동열 | Method for manufacturing the film added metal with a reinforced layer for condenser |
| KR20020009450A (en) * | 2000-07-21 | 2002-02-01 | 무라타 야스타카 | Insulating ceramic compact, ceramic multilayer substrate, and ceramic electronic device |
| JP2004047733A (en) | 2002-07-11 | 2004-02-12 | Alps Electric Co Ltd | Method of manufacturing lower electrode layer of thin-film capacitor |
| JP2004172348A (en) | 2002-11-20 | 2004-06-17 | Alps Electric Co Ltd | Forming method of thin film capacitor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101004925B1 (en) * | 2008-08-29 | 2010-12-28 | 삼성전기주식회사 | Manufacturing method of multi-layer ceramic substrate |
| KR101069890B1 (en) * | 2009-11-16 | 2011-10-05 | 삼성전기주식회사 | Manufacturing method for Printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070045797A (en) | 2007-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100826068B1 (en) | Method for manufacturing double-sided printed glass board | |
| US5160779A (en) | Microprobe provided circuit substrate and method for producing the same | |
| KR101654820B1 (en) | Microelectronic interconnect element with decreased conductor spacing, and method for forming thereof | |
| JP4709463B2 (en) | Named element | |
| US5985521A (en) | Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes | |
| EP0362161B1 (en) | Method of manufacturing a substrate for microwave integrated circuits | |
| JP3618997B2 (en) | How to create a metal standoff on an electronic circuit | |
| KR100428825B1 (en) | Semiconductor integrated circuit and fabrication process therefor | |
| US6642449B2 (en) | Electronic component and manufacturing method thereof | |
| KR100740436B1 (en) | Method for forming electrode of ceramic device using electrolytic plating | |
| KR100678860B1 (en) | Method for fabricating electrode pattern | |
| JPH09213863A (en) | Manufacture of lead frame | |
| KR100769459B1 (en) | Method for manufacturing ceramic device having fine electrodes | |
| KR20000047626A (en) | Process for manufacturing semiconductor device | |
| JPH0864422A (en) | Inductor device | |
| JP4935828B2 (en) | Chip element and manufacturing method thereof | |
| US3554876A (en) | Process for etching and electro plating a printed circuit | |
| JPH07240434A (en) | Bump electrode and its manufacture | |
| JP2003173728A (en) | Manufacturing method of chip current fuse | |
| TWI282611B (en) | Methods of manufacturing chip array resistor | |
| KR100593211B1 (en) | Method for manufacturing through hole electrode for wafer | |
| JPH09270355A (en) | Electronic part and manufacture thereof | |
| US20230225050A1 (en) | Circuit board structure and manufacturing method thereof | |
| JPH11307563A (en) | Semiconductor device and its manufacture | |
| KR20200105031A (en) | Printed circuit board having fine pitch circuit structure and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130607 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140605 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150604 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |