【０００１】
【発明の属する技術分野】
本発明は、薄膜コンデンサにおける下部電極層の製造方法に係り、特に、ドライエッチング法によるエッチングを施す薄膜コンデンサにおける下部電極層の製造方法に関する。
【０００２】
【従来の技術】
一般的な薄膜コンデンサは、基材上に下部電極層、誘電体層、上部電極層を順次積層形成して構成されている。そして、この構成のコンデンサにおいては、その電気容量は前記下部電極層と上部電極層とが対向している面積に比例し、また誘電体層の膜厚に反比例することが知られている。また、薄膜コンデンサの絶縁破壊電圧は、下部電極層と誘電体層との界面に微細な塵が存在せず、平滑であることにより保証されることが分かっている。
【０００３】
ところで、前記下部電極層は公知のスパッタ法によって形成することも可能であるが、前記下部電極層はその厚みとして十分な厚みを必要とし、この十分な厚みをスパッタ法により得るためにはかなりな時間を要するため、前記下層電極層を電気めっき法により形成する方法が採用されることがある。
【０００４】
ここで、この電気めっき法を用いた従来の薄膜コンデンサにおける下部電極層の製造工程について、図２を参照して簡単に説明する。
【０００５】
まず、基材１の上面にＣｕ（上層）／Ｔｉ（下層）あるいはＣｕ（上層）／Ｃｒ（下層）等の金属からなるシードレイヤ２を形成する（ステップＳＴ１）。続いて、前記シードレイヤ２上に感光性レジスト膜３を均一に塗布形成し、下部電極層５のパターンが形成されたフォトマスク（図示せず）を用いて露光した後、不要なレジスト膜３を除去してレジスト膜３のパターン（以下、レジストパターン）４を形成する（ステップＳＴ２）。
【０００６】
次に、レジストパターン４が除去されてシードレイヤ２が露出している部分に、電気めっき法により下部電極層５を構成することとなるＣｕの下部電極膜６を成膜し、さらにその上層にＮｉからなる保護膜７を成膜する（ステップＳＴ３）。続いて、前記レジストパターン４を除去し（ステップＳＴ４）、前記レジストパターン４を除去した部分に露出するシードレイヤ２をドライエッチング処理によって除去すると共に、前記保護膜７をも除去して、前記シードレイヤ２および下部電極膜６からなる下部電極層５のパターンを形成する（ステップＳＴ５）。
【０００７】
そして、前記下部電極層５のパターン上に誘電体層を成膜する次工程へ移行させる。
【０００８】
このようにして、例えば、Ｃｕを用いて下部電極層（２〜４μｍ厚）５を電気めっき法により形成し、その上層に、ＳｉＯ２を用いて誘電体層（０．３μｍ厚）を形成し、さらにその上層に、Ｃｕを用いて上部電極層（５μｍ厚以上）を形成した薄膜コンデンサを製造する場合、従来の薄膜コンデンサにおける下部電極層の製造方法においては、前記下部電極層５の電気めっき形成のためのベースとして形成したＣｕ／Ｔｉからなるシードレイヤ２をドライエッチング（例えば、イオンミリング）によりエッチング加工するとき、前記Ｃｕの下部電極膜６上に保護膜７としてのＮｉからなる金属膜を形成して、前記Ｃｕの下部電極膜６の表面が直接ダメージを受けないようにしていた。なお、前記シードレイヤは、Ｃｕ／Ｔｉに代えてＣｕ／Ｃｒ等の金属を用いることも可能であるし、保護膜７としては、前記Ｎｉに代えてＣｒやＴａ等の金属を用いることも可能である。
【０００９】
【発明が解決しようとする課題】
しかしながら、実験の結果によると、ドライエッチングによる影響は、実際には下部電極層５の表面にまで及んでその平滑性が損なわれていた。これは、前記保護層７のＮｉめっき膜が、ドライエッチングの際に該Ｎｉめっき膜の粒界の異方性のために、エッチングレート（イオンミリングの場合、ミリングレート）が異なり、それによって微小な突起形状を生じてしまい、エッチング後に界面が荒れた状態になったものと考えられる。この現象はＮｉめっき膜だけでなく、ＴａやＣｒ膜でも観察された。
【００１０】
また、さらに、前記シードレイヤ２を構成するＣｕ／Ｔｉ、下部電極膜６を構成するＣｕまたは保護膜７に使用されたＮｉの前記ドライエッチングにより発生した微小で鋭利な塵が、真空環境下において前記下部電極層５の表面に付着してしまうことがわかった。
【００１１】
そして、材料構成とパターニング精度から、前記ドライエッチングによるパターン加工の処理は必須であるため、ドライエッチングのパターン加工処理を行なうことを前提として、絶縁破壊電圧を低くする要因となりうるこれらの問題の対策を講ずることが必要とされた。
【００１２】
本発明は前記した点に鑑みなされたもので、薄膜コンデンサの下部電極層を形成する工程において、簡単な方法で、下部電極層の表面の荒れを防止して平滑化を図ると共に、前記表面上へ粉塵が付着することを防止しつつ、レジスト加工処理を行なうことのできる薄膜コンデンサにおける下部電極層の製造方法を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】
前記目的を達成するため、本発明の請求項１に係る薄膜コンデンサにおける下部電極層の製造方法は、基材上に下部電極層、誘電体層、上部電極層が積層形成されてなる薄膜コンデンサにおける下部電極層の製造方法であって、前記基材上全面に、下部電極層を電気めっき法により形成するためのシードレイヤを形成し、前記シードレイヤ上に、下部電極層を形成するためのレジスト膜のパターンを形成し、前記レジスト膜のパターンを用いて下部電極層を構成する下部電極膜を形成後、前記レジスト膜を除去し、さらに、前記下部電極膜の表面に保護レジスト膜のパターンを形成し、露出した前記シードレイヤをドライエッチングにより除去して、シードレイヤと下部電極膜からなる下部電極層のパターンを形成後、前記保護レジスト膜を除去することを特徴とする。
【００１４】
本発明によれば、ドライエッチングにより前記シードレイヤを除去して下部電極層となる下部電極膜からなるパターンを形成する際、保護レジスト膜のパターンが形成されているので、前記ドライエッチングによって、薄膜コンデンサが製造された際の誘電体層との界面を荒らすことを防止することができ、また、ドライエッチングによって発生する微細な塵が前記下部電極膜の表面に付着することも防止することができる。
【００１５】
また、本発明の請求項２に係る薄膜コンデンサにおける下部電極層の製造方法は、請求項１に記載の薄膜コンデンサにおける下部電極層の製造方法であって、前記保護レジスト膜のパターンを形成する工程においては、ドライエッチング時の最高温度で前記保護レジスト膜をポストベークすることを特徴とする。
【００１６】
本発明によれば、ドライエッチング時の温度上昇においても保護レジスト膜がさらに硬化することがないので、保護レジスト膜の剥離除去をしやすいものとすることができる。
【００１７】
そして、請求項３に係る薄膜コンデンサにおける下部電極層の製造方法は、請求項１または請求項２に記載の薄膜コンデンサにおける下部電極層の製造方法であって、前記ドライエッチングがイオンミリングであることを特徴とする。
【００１８】
本発明によれば、効率よく確実に前記シードレイヤを除去できるので、薄膜コンデンサの生産性が向上する。
【００１９】
【発明の実施の形態】
以下、本発明の薄膜コンデンサにおける下部電極層の製造方法の実施形態を図１を参照して説明する。なお、前記薄膜コンデンサは従来と同様の構成とする。また、同一の素材には、同一の符号を付して説明する。
【００２０】
まず、アルミナ等の基材１の上面に、下部電極膜６を電気めっき法により形成するためのＣｕ（上層）／Ｔｉ（下層）の金属からなる、導電性を有した薄膜のシードレイヤ２を形成する（ステップＳＴ１１）。本実施形態においては、スパッタ法により、シードレイヤ２を形成する。
【００２１】
続いて、前記シードレイヤ２上に感光性レジスト膜３をスピンコータ等により均一に塗布形成し、下部電極層５のパターンを形成されたフォトマスク（図示せず）を用いて露光した後、不要なレジスト膜３を現像除去してレジストパターン４を形成する（ステップＳＴ１２）。
【００２２】
次に、レジスト膜３が除去されて前記シードレイヤ２が露出している部分に、電気めっき法により下部電極層５を構成する下部電極膜６としてＣｕの金属膜を膜厚２〜４μｍに成膜し、その下部電極膜６上に、保護膜７としてＮｉを成膜する（ステップＳＴ１３）。続いて、前記レジストパターン４を除去する（ステップＳＴ１４）。
【００２３】
そして、本実施形態においては、下部電極膜６の上層に形成された保護膜７の表面に、薄膜コンデンサが製造された際に誘電体層との界面となる部分を保護するための保護レジスト膜８のパターン（以下、保護レジストパターン）９を形成する（ステップＳＴ１５）。このとき、本実施形態においては、保護レジストパターン９は、前記保護膜７の表面にレジスト膜を塗布し、フォトマスクを用いて保護レジスト膜８となる部分を露光させた後、現像処理を経て形成される。続いて、イオンミリングによる上昇する最高温度（１５０℃程度）で前記保護レジスト膜８をポストベークする処理を行なう。そして、イオンミリング装置により、前記露出したシードレイヤ２をエッチング除去し（ステップＳＴ１６）、さらに、前記保護レジスト膜８および保護膜７を除去して、前記シードレイヤ２と下部電極膜６からなる下部電極層５の形成を完了させる（ステップＳＴ１７）。
【００２４】
そして、下部電極層５が形成された基材１を次工程へ移行させ、誘電体層の形成および上部電極層の形成を行なう。
【００２５】
このような薄膜コンデンサにおける下部電極層の製造方法によれば、イオンミリングにより前記シードレイヤ２を除去して下部電極膜６からなるパターンを形成する際、薄膜コンデンサが製造された際に誘電体層との界面となる部分を保護レジスト膜８が被覆し、保護しているため、前記イオンミリングによって、薄膜コンデンサが製造された際に誘電体層との界面となる部分を荒らすこともなく、また、イオンミリングによって発生するシードレイヤ２等の金属の微細な塵が前記下部電極膜６の表面に付着することも防止することができる。
【００２６】
また、本実施形態のように、イオンミリングにおける基材１の冷却確保が困難な場合、例えば、セラミックなどのようにＳｉウエハと比較して反りが大きく、熱伝導性のよくない基材１を使用している場合などには、イオンミリング時の加熱によって保護レジスト膜８が硬化し剥離除去が困難な状況となるが、イオンミリング用の保護レジスト膜８の形成の際に、ポストベークの温度をイオンミリングによる上昇する最高温度で行なうので、通常のレジスト剥離除去の工程での剥離が簡単に行えるようになる。
【００２７】
なお、本発明は前記実施形態のものに限定されるものではなく、必要に応じて種々変更することが可能である。例えば、本実施形態においてはイオンミリングの場合を以て説明したが、イオンミリングはドライエッチング法の一例であり、これに限られるものではない。また、前記シードレイヤ、下部電極層、誘電体層、上部電極層等を構成する素材やスパッタリングの際のガスなどは、あくまでも例示であり、通常、使用が予定されるものであれば、いかなる素材であってもよい。
【００２８】
【発明の効果】
以上述べたように本発明に係る薄膜コンデンサにおける下部電極層の製造方法によれば、ドライエッチングにより前記シードレイヤを除去して下部電極膜からなるパターンを形成する際、薄膜コンデンサが製造された際に誘電体層との界面となる部分を保護するための保護レジスト膜のパターンが形成されているので、前記ドライエッチングによって、薄膜コンデンサが製造された際に誘電体層との界面となる部分の表面が荒らされることを防止して平滑化を図ることができ、また、前記ドライエッチングによって発生する微細な塵が前記表面に付着することも防止することができる。
【００２９】
そして、本発明の製造方法の結果物は、下部電極層の表面を平滑なものとし、前記下部電極層とその上層の誘電体層との界面には夾雑物が介在しないものとなるため、ドライエッチングによるパターン加工を行った薄膜コンデンサであって、絶縁破壊電圧の低下を防止した高品質な製品を製造することができるという効果を奏するものとなる。
【図面の簡単な説明】
【図１】本実施形態の薄膜コンデンサにおける下部電極層の製造方法における下部電極層の形成の一実施形態を示すフロー図
【図２】従来の薄膜コンデンサにおける下部電極層の製造方法における下部電極層の形成の一実施形態を示すフロー図
【符号の説明】
１ 基材
２ シードレイヤ
３ レジスト膜
４ レジストパターン
５ 下部電極層
６ 下部電極膜
７ 保護膜
８ 保護レジスト膜
９ 保護レジストパターン[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a lower electrode layer in a thin film capacitor, and more particularly, to a method for manufacturing a lower electrode layer in a thin film capacitor that is etched by a dry etching method.
[0002]
[Prior art]
A general thin film capacitor is configured by sequentially forming a lower electrode layer, a dielectric layer, and an upper electrode layer on a base material. It is known that the capacitance of the capacitor having this configuration is proportional to the area of the lower electrode layer facing the upper electrode layer and is inversely proportional to the thickness of the dielectric layer. It has also been found that the dielectric breakdown voltage of a thin film capacitor is guaranteed by smoothness without fine dust at the interface between the lower electrode layer and the dielectric layer.
[0003]
By the way, the lower electrode layer can be formed by a known sputtering method, but the lower electrode layer requires a sufficient thickness as its thickness, and a considerable thickness is required to obtain this sufficient thickness by the sputtering method. Since time is required, a method of forming the lower electrode layer by an electroplating method may be adopted.
[0004]
Here, a process of manufacturing a lower electrode layer in a conventional thin film capacitor using the electroplating method will be briefly described with reference to FIG.
[0005]
First, a seed layer 2 made of a metal such as Cu (upper layer) / Ti (lower layer) or Cu (upper layer) / Cr (lower layer) is formed on the upper surface of the substrate 1 (step ST1). Subsequently, a photosensitive resist film 3 is uniformly applied on the seed layer 2 and is exposed using a photomask (not shown) on which a pattern of the lower electrode layer 5 is formed. Is removed to form a pattern (hereinafter referred to as a resist pattern) 4 of the resist film 3 (step ST2).
[0006]
Next, a Cu lower electrode film 6 for forming the lower electrode layer 5 is formed by electroplating on a portion where the resist pattern 4 is removed and the seed layer 2 is exposed. A protective film 7 made of Ni is formed (step ST3). Subsequently, the resist pattern 4 is removed (step ST4), the seed layer 2 exposed at the portion where the resist pattern 4 has been removed is removed by dry etching, and the protective film 7 is also removed. A pattern of the lower electrode layer 5 including the layer 2 and the lower electrode film 6 is formed (Step ST5).
[0007]
Then, the process proceeds to the next step of forming a dielectric layer on the pattern of the lower electrode layer 5.
[0008]
In this way, for example, a lower electrode layer (2 to 4 μm thick) 5 is formed by Cu using an electroplating method, and a dielectric layer (0.3 μm thick) is formed thereon by using SiO 2, Further, in the case of manufacturing a thin film capacitor having an upper electrode layer (5 μm or more in thickness) formed thereon using Cu, in a conventional method of manufacturing a lower electrode layer in a thin film capacitor, the lower electrode layer 5 is formed by electroplating. When the seed layer 2 made of Cu / Ti formed as a base for the etching is etched by dry etching (for example, ion milling), a metal film made of Ni as a protective film 7 is formed on the lower electrode film 6 of Cu. The surface of the Cu lower electrode film 6 was formed so as not to be directly damaged. The seed layer can be made of metal such as Cu / Cr instead of Cu / Ti, and the protective film 7 can be made of metal such as Cr or Ta instead of Ni. It is.
[0009]
[Problems to be solved by the invention]
However, according to the results of the experiment, the effect of the dry etching actually reaches the surface of the lower electrode layer 5 and its smoothness is impaired. This is because the Ni plating film of the protective layer 7 has a different etching rate (milling rate in the case of ion milling) due to the anisotropy of the grain boundaries of the Ni plating film during dry etching. It is considered that an irregular projection shape was generated, and the interface became rough after etching. This phenomenon was observed not only for the Ni plating film but also for the Ta and Cr films.
[0010]
Further, minute and sharp dust generated by the dry etching of Cu / Ti forming the seed layer 2, Cu forming the lower electrode film 6 or Ni used for the protective film 7 is generated in a vacuum environment. It was found that it adhered to the surface of the lower electrode layer 5.
[0011]
In view of the material composition and the patterning accuracy, the pattern processing by dry etching is indispensable. Therefore, on the premise that the pattern processing of dry etching is performed, measures for these problems that may be a factor for lowering the dielectric breakdown voltage are taken. It was necessary to take.
[0012]
The present invention has been made in view of the above points, and in a step of forming a lower electrode layer of a thin film capacitor, in a simple method, the surface of the lower electrode layer is prevented from being roughened and smoothed. It is an object of the present invention to provide a method of manufacturing a lower electrode layer in a thin film capacitor capable of performing a resist processing while preventing dust from adhering.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, a method of manufacturing a lower electrode layer in a thin film capacitor according to claim 1 of the present invention is directed to a thin film capacitor in which a lower electrode layer, a dielectric layer, and an upper electrode layer are formed on a base material. A method for manufacturing a lower electrode layer, comprising: forming a seed layer for forming a lower electrode layer by electroplating on the entire surface of the base material; and forming a resist for forming the lower electrode layer on the seed layer. After forming a film pattern, forming a lower electrode film constituting a lower electrode layer using the resist film pattern, removing the resist film, further, a protective resist film pattern on the surface of the lower electrode film After forming and exposing the exposed seed layer by dry etching to form a pattern of the lower electrode layer including the seed layer and the lower electrode film, the protective resist film is removed. Characterized in that it removed by.
[0014]
According to the present invention, when the seed layer is removed by dry etching to form a pattern made of a lower electrode film serving as a lower electrode layer, a pattern of a protective resist film is formed. It is possible to prevent roughening of the interface with the dielectric layer when the capacitor is manufactured, and it is also possible to prevent fine dust generated by dry etching from adhering to the surface of the lower electrode film. .
[0015]
A method for manufacturing a lower electrode layer in a thin film capacitor according to claim 2 of the present invention is the method for manufacturing a lower electrode layer in a thin film capacitor according to claim 1, wherein the step of forming a pattern of the protective resist film is performed. Is characterized in that the protective resist film is post-baked at the maximum temperature during dry etching.
[0016]
ADVANTAGE OF THE INVENTION According to this invention, even if the temperature rises at the time of dry etching, since a protective resist film does not harden further, it can be made easy to peel off and remove a protective resist film.
[0017]
The method of manufacturing a lower electrode layer in a thin film capacitor according to claim 3 is the method of manufacturing a lower electrode layer in a thin film capacitor according to claim 1 or 2, wherein the dry etching is ion milling. It is characterized.
[0018]
According to the present invention, since the seed layer can be efficiently and reliably removed, the productivity of the thin film capacitor is improved.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of a method of manufacturing a lower electrode layer in a thin film capacitor of the present invention will be described with reference to FIG. The thin film capacitor has the same configuration as the conventional one. Further, the same materials will be described with the same reference numerals.
[0020]
First, a conductive thin film seed layer 2 made of Cu (upper layer) / Ti (lower layer) metal for forming the lower electrode film 6 by electroplating is formed on the upper surface of a substrate 1 such as alumina. It is formed (step ST11). In the present embodiment, the seed layer 2 is formed by a sputtering method.
[0021]
Subsequently, a photosensitive resist film 3 is uniformly applied on the seed layer 2 by a spin coater or the like, and is exposed using a photomask (not shown) on which a pattern of the lower electrode layer 5 is formed. The resist film 3 is developed and removed to form a resist pattern 4 (step ST12).
[0022]
Next, a Cu metal film is formed to a thickness of 2 to 4 μm as a lower electrode film 6 constituting the lower electrode layer 5 by electroplating on a portion where the resist film 3 is removed and the seed layer 2 is exposed. Then, Ni is formed as a protective film 7 on the lower electrode film 6 (step ST13). Subsequently, the resist pattern 4 is removed (step ST14).
[0023]
In the present embodiment, a protective resist film for protecting a portion serving as an interface with the dielectric layer when the thin film capacitor is manufactured is formed on the surface of the protective film 7 formed on the lower electrode film 6. A pattern 8 (hereinafter referred to as a protective resist pattern) 9 is formed (step ST15). At this time, in the present embodiment, the protective resist pattern 9 is formed by applying a resist film on the surface of the protective film 7, exposing a portion to be the protective resist film 8 using a photomask, and then developing. It is formed. Subsequently, a process of post-baking the protective resist film 8 is performed at a maximum temperature (about 150 ° C.) which is increased by ion milling. Then, the exposed seed layer 2 is removed by etching with an ion milling device (step ST16). Further, the protective resist film 8 and the protective film 7 are removed, and the lower portion composed of the seed layer 2 and the lower electrode film 6 is removed. The formation of the electrode layer 5 is completed (step ST17).
[0024]
Then, the substrate 1 on which the lower electrode layer 5 is formed is shifted to the next step, and the formation of the dielectric layer and the formation of the upper electrode layer are performed.
[0025]
According to the method of manufacturing the lower electrode layer in such a thin film capacitor, when the seed layer 2 is removed by ion milling to form a pattern composed of the lower electrode film 6, the dielectric layer is formed when the thin film capacitor is manufactured. Because the protective resist film 8 covers and protects the interface that forms the interface with the dielectric layer, the ion milling does not roughen the interface that forms the interface with the dielectric layer when the thin film capacitor is manufactured. Also, it is possible to prevent fine metal dust such as the seed layer 2 generated by ion milling from adhering to the surface of the lower electrode film 6.
[0026]
Further, when it is difficult to secure the cooling of the substrate 1 in the ion milling as in the present embodiment, for example, the substrate 1 having a large warp and poor thermal conductivity as compared with a Si wafer, such as a ceramic, is used. In the case where the protective resist film 8 is used, the protective resist film 8 is hardened by heating during ion milling, and it is difficult to remove and remove the protective resist film 8. Is performed at the highest temperature which is increased by ion milling, so that the peeling in the usual resist peeling and removing step can be easily performed.
[0027]
The present invention is not limited to the above-described embodiment, but can be variously modified as needed. For example, in the present embodiment, the case of the ion milling has been described, but the ion milling is an example of the dry etching method, and the present invention is not limited to this. In addition, the material constituting the seed layer, the lower electrode layer, the dielectric layer, the upper electrode layer and the like, and the gas at the time of sputtering are merely examples, and any material may be used as long as it is usually used. It may be.
[0028]
【The invention's effect】
As described above, according to the method for manufacturing a lower electrode layer in a thin film capacitor according to the present invention, when the seed layer is removed by dry etching to form a pattern including the lower electrode film, Since a pattern of a protective resist film for protecting a portion serving as an interface with the dielectric layer is formed, the portion of the portion serving as the interface with the dielectric layer when the thin film capacitor is manufactured by the dry etching is formed. The surface can be prevented from being roughened to achieve smoothing, and fine dust generated by the dry etching can also be prevented from adhering to the surface.
[0029]
And, as a result of the manufacturing method of the present invention, the surface of the lower electrode layer is made smooth and impurities are not interposed at the interface between the lower electrode layer and the dielectric layer thereover. This is a thin film capacitor that has been subjected to pattern processing by etching, and has the effect of producing a high-quality product in which a reduction in dielectric breakdown voltage is prevented.
[Brief description of the drawings]
FIG. 1 is a flow chart showing one embodiment of forming a lower electrode layer in a method for manufacturing a lower electrode layer in a thin film capacitor of the present embodiment. FIG. 2 is a flow chart showing a lower electrode layer in a method for manufacturing a lower electrode layer in a conventional thin film capacitor. Flow chart showing one embodiment of the formation of a mark.
REFERENCE SIGNS LIST 1 base material 2 seed layer 3 resist film 4 resist pattern 5 lower electrode layer 6 lower electrode film 7 protective film 8 protective resist film 9 protective resist pattern
