KR100674236B1 - Method of manufacturing fringe field switching liquid crystal display device - Google Patents

Method of manufacturing fringe field switching liquid crystal display device Download PDF

Info

Publication number
KR100674236B1
KR100674236B1 KR1020000084174A KR20000084174A KR100674236B1 KR 100674236 B1 KR100674236 B1 KR 100674236B1 KR 1020000084174 A KR1020000084174 A KR 1020000084174A KR 20000084174 A KR20000084174 A KR 20000084174A KR 100674236 B1 KR100674236 B1 KR 100674236B1
Authority
KR
South Korea
Prior art keywords
electrode
insulating substrate
forming
liquid crystal
gate
Prior art date
Application number
KR1020000084174A
Other languages
Korean (ko)
Other versions
KR20020054909A (en
Inventor
이경하
박광현
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020000084174A priority Critical patent/KR100674236B1/en
Publication of KR20020054909A publication Critical patent/KR20020054909A/en
Application granted granted Critical
Publication of KR100674236B1 publication Critical patent/KR100674236B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0252Improving the response speed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0257Reduction of after-image effects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 프린지필드구동 액정표시장치의 제조방법에 관한 것으로서, 프린지필드구동 액정표시장치의 제조 방법은 게이트 버스라인 및 데이터 버스라인에 의해 한정되는 단위화소 영역에 있어서, 투명성 절연기판을 제공하는 단계, 투명성 절연기판상에 투명성 전도체를 증착한 후 소정부분을 패터닝하여 다수개의 카운터전극을 형성하는 단계, 카운터 전극상에 금속막을 증착한 후 소정부분 패터닝하여 게이트 버스라인 및 카운터 전극과 연결된 공통전극을 형성하는 단계, 카운터전극, 게이트 버스라인 및 공통전극을 포함한 절연기판의 전면을 덮는 게이트절연막을 형성하는 단계, 채널층 및 소오스/드레인 전극을 순차적으로 형성한 후 채널층 및 소오스/드레인 전극을 포함한 절연기판의 전면을 덮는 보호막을 형성하는 단계, 게이트절연막 및 보호막을 패터닝하여 카운터 전극 사이에 대응하는 절연기판을 노출시키는 단계, 보호막의 상면 및 노출된 상기 절연기판을 덮는 투명도전막을 형성하는 단계 및 투명도전막을 패터닝하여 카운터 전극 사이에 노출된 절연기판의 상면에 카운터 전극과 절연된 화소전극을 형성하는 단계를 포함한다. 따라서, 카운터전극과 화소전극의 중첩에 의해 발생되는 잔상요인을 제거하고, 투과율향상 및 액정의 응답속도를 높일 수 있는 것이다.The present invention relates to a method for manufacturing a fringe field driven liquid crystal display device, wherein the method for manufacturing a fringe field driven liquid crystal display device includes providing a transparent insulating substrate in a unit pixel area defined by a gate bus line and a data bus line. Forming a plurality of counter electrodes by depositing a transparent conductor on a transparent insulating substrate and patterning a predetermined portion; depositing a metal film on the counter electrode and patterning the predetermined portion to form a common electrode connected to the gate bus line and the counter electrode. Forming a gate insulating film covering an entire surface of an insulating substrate including a counter electrode, a gate bus line, and a common electrode; and sequentially forming a channel layer and a source / drain electrode, and then including a channel layer and a source / drain electrode. Forming a protective film covering the entire surface of the insulating substrate, the gate insulating film and Patterning a thin film to expose a corresponding insulating substrate between the counter electrodes, forming a transparent conductive film covering the upper surface of the protective film and the exposed insulating substrate, and patterning the transparent conductive film to form a top surface of the insulating substrate exposed between the counter electrodes. Forming a pixel electrode insulated from the counter electrode. Therefore, the afterimage factor generated by the overlap of the counter electrode and the pixel electrode can be eliminated, and the transmittance can be improved and the response speed of the liquid crystal can be increased.

Description

프린지필드구동 액정표시장치의 제조방법{METHOD OF MANUFACTURING FRINGE FIELD SWITCHING LIQUID CRYSTAL DISPLAY DEVICE}Method for manufacturing fringe field driven liquid crystal display device {METHOD OF MANUFACTURING FRINGE FIELD SWITCHING LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 종래기술에 따른 프린지필드구동 액정표시장치의 제조방법을 설명하기 위한 평면도.1 is a plan view for explaining a method for manufacturing a fringe field drive liquid crystal display device according to the prior art.

도 2는 종래기술에 따른 프린지필드구동 액정표시장치의 제조 방법을 설명하기 위한 단면도.2 is a cross-sectional view illustrating a method of manufacturing a fringe field drive liquid crystal display device according to the prior art.

도 3은 본 발명에 따른 프린지필드구동 액정표시장치의 제조방법을 설명하기 위한 단면도.3 is a cross-sectional view illustrating a method of manufacturing a fringe field drive liquid crystal display device according to the present invention;

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

10: 하부 유리기판 11: 게이트전극10: lower glass substrate 11: gate electrode

12: 공통전극 14a: 드레인전극12: common electrode 14a: drain electrode

14b: 소오스전극 15: 박막트랜지스터14b: source electrode 15: thin film transistor

16: 게이트절연막 17: 카운터전극16: gate insulating film 17: counter electrode

18: 보호막 19: 화소전극18: protective film 19: pixel electrode

20: 상부 유리기판20: upper glass substrate

본 발명은 프린지필드구동 액정표시장치의 제조 방법에 관한 것으로서, 특히, 픽셀(pixel)에 인가되는 필드를 집중되지 않게 하고 보호막의 열화를 방지하여 잔상(image sticking)을 제거하는 프린지필드구동 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method for manufacturing a fringe field drive liquid crystal display device. In particular, a fringe field drive liquid crystal display which removes image sticking by decentralizing a field applied to a pixel and preventing deterioration of a protective layer An apparatus and a method of manufacturing the same.

프린지필드구동 액정표시장치는 인플레인구동 액정표시장치의 낮은 개구율 및 투과율을 개선시키기 위하여 제안되었다.Fringe-field driven liquid crystal displays have been proposed to improve the low aperture and transmittance of in-plane driven liquid crystal displays.

이러한 프린지필드구동 액정표시장치는 카운터전극과 화소전극을 투명 금속막, 예컨데, ITO(Indium Tin Oxide)로 형성하면서 상기 카운터전극과 화소전극간의 간격을 상부 및 하부기판간의 간격보다 좁게 형성함으로써 카운터전극과 화소전극 상부에 포물선형태의 전계, 즉, 프린지필드가 형성되도록 한 것이다. In the fringe field driving liquid crystal display, the counter electrode and the pixel electrode are formed of a transparent metal film, for example, indium tin oxide (ITO), and the counter electrode and the pixel electrode are formed to be smaller than the gap between the upper and lower substrates. And a parabolic electric field, that is, a fringe field, is formed on the pixel electrode.

이러한 관점에서, 도 1은 종래기술에 따른 프린지필드구동 액정표시장치의 하부 어레이 기판을 개략적으로 도시한 평면도이다. 1 is a plan view schematically illustrating a lower array substrate of a fringe field driving liquid crystal display device according to the related art.

도 1에 도시된 바와 같이, 게이트 버스라인(11)과 데이타 버스라인(13)이 교차배열되어 단위화소가 한정되고, 상기 교차부에는 스위칭소자인 TFT(15)가 배치된다. 투명전도체로 이루어진 카운터전극(17)이 단위화소내에 배치되고 화소전극(19)이 상기 카운터전극(17)과 오버랩되게 단위화소내에 배치된다. 상기 화소전극(19)도 투명전도체로 이루어지며 상기 카운터전극(17)과 전기적으로 절연된다. 상기 화소전극(19)은 상기 데이터 버스라인(13)과 평행하면서 소정의 간격으로 이격배치되는 빗살형태로 되어있고 화소전극(19)의 일부는 TFT(15)의 드레인 전극(부호 표시안됨)과 연결되어 있다.As shown in Fig. 1, the gate bus line 11 and the data bus line 13 are arranged in an arrangement so that unit pixels are defined, and the TFT 15, which is a switching element, is arranged at the intersection. A counter electrode 17 made of a transparent conductor is disposed in the unit pixel, and the pixel electrode 19 is disposed in the unit pixel so as to overlap the counter electrode 17. The pixel electrode 19 is also made of a transparent conductor and is electrically insulated from the counter electrode 17. The pixel electrode 19 is in the shape of a comb teeth parallel to the data bus line 13 and spaced at a predetermined interval, and a part of the pixel electrode 19 is formed by a drain electrode (not shown) of the TFT 15. It is connected.

도 2는 종래기술에 따른 프린지필드구동 액정표시장치의 하부 어레이 기판을 개략적으로 도시한 단면도이다.2 is a cross-sectional view schematically illustrating a lower array substrate of a fringe field driving liquid crystal display device according to the related art.

도 2에 도시된 바와 같이, 프린지필드구동 액정표시장치는, 투명성 절연기판, 예를들어, 하부 유리기판(11)상에 카운터전극(17)이 있고 게이트절연막(16) 및 보호막(18)을 사이에 두고 화소전극(19)이 상기 카운터전극(17)과 오버랩되게 이격배치되어 있다. 또한, 스위칭소자로서 소오스 및 드레인전극(14a)(14b)을 포함한 TFT(15)가 배치되어 있다.As shown in FIG. 2, the fringe field driving liquid crystal display includes a counter electrode 17 on a transparent insulating substrate, for example, a lower glass substrate 11, and a gate insulating film 16 and a protective film 18. The pixel electrodes 19 are spaced apart from each other so as to overlap the counter electrode 17. In addition, a TFT 15 including source and drain electrodes 14a and 14b is disposed as a switching element.

여기서, 하부 유리기판(10)과 상부 유리기판(20)은 액정층(도시되지 않음)의 개재하에 소정의 거리를 두고 대향배치되어 있다. 이때, 상기 하부유리기판(10)과 상부 유리기판(20)의 간격을 셀갭(cell gap)이라 칭하는데, 이는 상기 카운터전극(17)과 화소전극(19)간의 간격보다 커서 상기 양 전극(17)(19)간에 프린지 필드(2개의 곡선형 점선으로 도시됨)가 형성되게끔 한다. Here, the lower glass substrate 10 and the upper glass substrate 20 are disposed to face each other at a predetermined distance under the interposition of the liquid crystal layer (not shown). At this time, the gap between the lower glass substrate 10 and the upper glass substrate 20 is called a cell gap, which is larger than the gap between the counter electrode 17 and the pixel electrode 19, so that the positive electrode 17 A fringe field (shown by two curved dashed lines) is formed between (19).

상기와 같은 종래의 프린지필드구동 액정표시장치는 앞서 말한바와 같이, 상기 카운터전극(17)과 화소전극(19)사이에 프린지필드가 형성되도록 하여 상부 및 하부 양 유리기판(10)(20)사이에 개재하는 음의 유전율 이방성특성을 갖는 액정분자들이 모두 동작되도록하여 편광판(도시되지 않음)을 통과하여 온 빛이 진행하게끔 하여 고휘도 및 광시야각을 실현하도록 만든 구조이다.In the conventional fringe field driving liquid crystal display as described above, the fringe field is formed between the counter electrode 17 and the pixel electrode 19, as described above, between the upper and lower glass substrates 10 and 20. The liquid crystal molecules having negative dielectric anisotropy characteristics interposed therebetween operate so that all the light passes through the polarizer (not shown) to realize high brightness and wide viewing angle.

그러나, 상기 프린지필드구동 액정표시장치는 TN(Twisted Nematic) 및 IPS모드 TFT-LCD에 비하여 시야각, 개구율 및 투과율등이 우수하지만 프린지에 의한 필드가 보호막에 집중되어, 그 결과로 보호막에 전하가 과잉집중(열화)하게 된다. 이러한 보호막의 열화로 인하여 잔상이 발생하게 되는 문제점이 있다. However, the fringe field drive liquid crystal display device has better viewing angle, aperture ratio and transmittance than TN (Twisted Nematic) and IPS mode TFT-LCD, but the fringe field is concentrated on the protective film, resulting in excessive charge in the protective film. Concentration (deterioration). There is a problem that an afterimage occurs due to deterioration of the protective film.

본 발명은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 화소전극의 하부에 위치하는 게이트절연막과 보호막에 홀(hole)을 형성하여 카운터전극과 화소전극간의 절연막에 인가되는 전계를 감소시킬 수 있는 프린지필드구동 액정표시장치의 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art, and an object of the present invention is to form a hole in a gate insulating film and a protective film disposed below the pixel electrode, and to apply an electric field applied to the insulating film between the counter electrode and the pixel electrode. It is to provide a method of manufacturing a fringe field drive liquid crystal display device that can reduce the.

상기 본 발명의 목적을 달성하기 위한 본 발명에 따른 프린지필드구동 액정표시장치의 제조 방법은 게이트 버스라인 및 데이터 버스라인에 의해 한정되는 단위화소 영역에 있어서, 투명성 절연기판을 제공하는 단계, 투명성 절연기판상에 투명성 전도체를 증착한 후 소정부분을 패터닝하여 다수개의 카운터전극을 형성하는 단계, 카운터 전극상에 금속막을 증착한 후 소정부분 패터닝하여 게이트 버스라인 및 카운터 전극과 연결된 공통전극을 형성하는 단계, 카운터전극, 게이트 버스라인 및 공통전극을 포함한 절연기판의 전면을 덮는 게이트절연막을 형성하는 단계, 채널층 및 소오스/드레인 전극을 순차적으로 형성한 후 채널층 및 소오스/드레인 전극을 포함한 절연기판의 전면을 덮는 보호막을 형성하는 단계, 게이트절연막 및 보호막을 패터닝하여 카운터 전극 사이에 대응하는 절연기판을 노출시키는 단계, 보호막의 상면 및 노출된 상기 절연기판을 덮는 투명도전막을 형성하는 단계 및 투명도전막을 패터닝하여 카운터 전극 사이에 노출된 절연기판의 상면에 카운터 전극과 절연된 화소전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a fringe field driving liquid crystal display device, the method including: providing a transparent insulating substrate in a unit pixel area defined by a gate bus line and a data bus line; Depositing a transparent conductor on a substrate and then patterning a predetermined portion to form a plurality of counter electrodes; depositing a metal film on the counter electrode and then patterning a predetermined portion to form a common electrode connected to the gate bus line and the counter electrode Forming a gate insulating film covering the entire surface of the insulating substrate including a counter electrode, a gate bus line, and a common electrode; and sequentially forming a channel layer and a source / drain electrode, and then forming a gate insulating film including the channel layer and the source / drain electrode. Forming a protective film covering the entire surface; patterning the gate insulating film and the protective film Exposing a corresponding insulating substrate between the counter electrodes, forming a transparent conductive film covering the upper surface of the protective film and the exposed insulating substrate, and patterning the transparent conductive film to form a counter electrode on the upper surface of the insulating substrate exposed between the counter electrodes. Forming a pixel electrode insulated from the substrate.

이하, 본 발명에 따른 프린지필드구동 액정표시장치의 제조방법을 첨부한 도면에 의하여 상세히 설명한다.Hereinafter, a method of manufacturing a fringe field drive liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 프린지필드구동 액정표시장치의 제조방법을 설명하기 위한 단면도이다.3 is a cross-sectional view illustrating a method of manufacturing a fringe field drive liquid crystal display device according to the present invention.

본 발명에 따른 프린지필드구동 액정표시장치의 제조방법은, 도 3에 도시된 바와 같이, 게이트 버스라인 및 데이터 버스라인에 의해 구분되어지는 단위화소영역에 있어서, 먼저 투명성 절연기판, 예를들어, 하부 유리 기판(10)을 준비한다.In the method of manufacturing a fringe field driving liquid crystal display device according to the present invention, as shown in FIG. 3, in a unit pixel area divided by a gate bus line and a data bus line, a transparent insulating substrate, for example, The lower glass substrate 10 is prepared.

그 후, 상기 하부유리기판(10)상에 알루미늄(Al), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 탄탈륨(Ta), 크롬(Cr) 및 이의 조합 등으로 구성된 그룹중 어느 하나의 금속막을 증착하고, 소정부분 패터닝하여 게이트전극(11)과 공통전극(12)을 형성한다. 그런다음, 카운터전극을 형성하는데, 상기 공통전극(12)은 카운터전극(17)과 콘택되도록 한다. 여기서, 카운터전극(17)을 형성한 후에 게이트전극(11)과 공통전극(17)을 형성하는 단계를 먼저 실시할 수 있다.After that, any one of a group consisting of aluminum (Al), molybdenum (Mo), titanium (Ti), tungsten (W), tantalum (Ta), chromium (Cr), a combination thereof, and the like on the lower glass substrate 10 One metal film is deposited and patterned to form a gate electrode 11 and a common electrode 12. Then, a counter electrode is formed, and the common electrode 12 is brought into contact with the counter electrode 17. Here, after forming the counter electrode 17, the step of forming the gate electrode 11 and the common electrode 17 may be performed first.

이어서, 게이트전극(11), 공통전극(12) 및 카운터전극(17)이 형성된 하부 유리기판(10)상에 게이트절연막(16)을 형성한다.Subsequently, a gate insulating film 16 is formed on the lower glass substrate 10 on which the gate electrode 11, the common electrode 12, and the counter electrode 17 are formed.

다음, 상기 게이트절연막(16) 상부 중 게이트 전극(11)에 대응하는 부분에 채널층을 형성하고, 채널층의 상부면에는 드레인 전극(14a) 및 소오스 전극(14b)을 형성한다. 드레인 전극(14a)의 일단은 데이터 라인에 연결되고, 드레인 전극(14a)의 타단은 채널층에 연결된다. 소오스 전극(14b)은 드레인 전극(14a)과 소정간격 이격되고 일측단부가 채널층에 접촉된다.
이후, 소오스 전극(14b) 및 드레인 전극(14a)을 포함한 하부 유리 기판(10)의 전면에 실리콘질화물(SiNx)등을 플라즈마화학기상증착법(Plasma Enhanced Chemical Vapor Deposition) 등의 방법을 사용하여 보호막(18)을 형성한다. 보호막(18)의 형성 후 보호막 중 상기 소오스전극(14b)의 타측단부와 대응되는 부분에 후술될 화소전극(19)이 콘택되도록 홀(hole)을 형성한다. 이때, 도 3에 도시된 바와 같이, 카운터 전극(17) 사이에 대응하는 부분에 위치한 보호막(18) 및 게이트 절연막(16)도 한꺼번에 식각하여 카운트 전극(17) 사이에 하부 유리 기판(10)을 노출시킨다.
다시 말하면, 게이트절연막(16) 및 보호막(19)을 식각과정 등을 통해 소정부분, 카운트 전극 사이와 대응되는부분을 제거하는데, 이 경우 드레인 전극(14b)와 후술될 화소전극(19)을 콘택시키는 홀(hole)을 형성시 동 형상을 패터닝할 수 있기 때문에 부가적인 공정의 추가 및 마스크의 추가가 필요없다. 여기서, 상기 카운터전극(19)과의 동일평면 또는 공간적인 구성을 위해 식각공정시 상기 보호막(18)은 식각하여 제거하고, 상기 게이트절연막(16)은 남기는 구조도 가능하다. 또한, 상기 화소전극(19)과 게이트라인(11) 또는 데이타라인(도면부호 표시안됨)과의 경계에 위치한 게이트절연막(18) 및 보호막(19)도 동시에 제거하여 상기 화소전극(19)과 게이트라인(11) 또는 데이터(도면부호 표시안됨)라인간의 기생용량 인자를 감소시킬 수 있다.
이와 같이 보호막 및 게이트 절연막의 일부분이 시각공정에 의해 제거되면, 카운트 전극(17) 사이에 노출된 하부 유리 기판(10)을 포함하여 보호막(18)의 상면에 투명전도체를 증착한 후, 투명전도체를 패터닝하여 도 3에 도시된 바와 같이 카운트 전극(17)들 사이, 즉 게이트 절연막(16) 및 보호막(18)의 외부 노출된 하부 유리 기판(10) 상에 화소전극(19)을 형성한다. 여기서, 상기 투명전도체로서 일반적으로 ITO(Indium Tin Oxide)를 사용한다.
카운트 전극 사이에 형성되는 화소전극들은 도 1에 도시된 것과 같이 게이트 라인과 대응되는 부분에 게이트 라인과 동일한 방향으로 형성된 부분에 의해 상호 연결된다.
Next, a channel layer is formed on a portion of the gate insulating layer 16 corresponding to the gate electrode 11, and a drain electrode 14a and a source electrode 14b are formed on the upper surface of the channel layer. One end of the drain electrode 14a is connected to the data line, and the other end of the drain electrode 14a is connected to the channel layer. The source electrode 14b is spaced apart from the drain electrode 14a by a predetermined distance and one end thereof contacts the channel layer.
Subsequently, silicon nitride (SiNx) or the like is deposited on the entire surface of the lower glass substrate 10 including the source electrode 14b and the drain electrode 14a using a plasma enhanced chemical vapor deposition method. 18). After the formation of the passivation layer 18, holes are formed in the passivation layer to correspond to the other end of the source electrode 14b so that the pixel electrode 19 to be described later is contacted. In this case, as shown in FIG. 3, the passivation layer 18 and the gate insulating layer 16 positioned at the portions corresponding to the counter electrodes 17 are also etched at once to remove the lower glass substrate 10 between the count electrodes 17. Expose
In other words, the gate insulating layer 16 and the passivation layer 19 are removed by etching, for example, between the predetermined portion and the counter electrode. In this case, the drain electrode 14b and the pixel electrode 19 to be described later are contacted. Since the copper shape can be patterned when forming holes to be added, additional process and mask addition are not required. In this case, the protective layer 18 may be etched and removed, and the gate insulating layer 16 may be left in the etching process for coplanar or spatial configuration with the counter electrode 19. In addition, the gate insulating layer 18 and the passivation layer 19 positioned at the boundary between the pixel electrode 19 and the gate line 11 or the data line (not shown) are simultaneously removed to remove the pixel electrode 19 and the gate. The parasitic capacitance factor between lines 11 or data (not shown) lines can be reduced.
When a portion of the protective film and the gate insulating film are removed in this manner, the transparent conductor is deposited on the upper surface of the protective film 18 including the lower glass substrate 10 exposed between the count electrodes 17, and then the transparent conductor. 3, the pixel electrode 19 is formed between the count electrodes 17, that is, on the exposed lower glass substrate 10 of the gate insulating layer 16 and the passivation layer 18, as shown in FIG. 3. In this case, indium tin oxide (ITO) is generally used as the transparent conductor.
The pixel electrodes formed between the count electrodes are interconnected by portions formed in the same direction as the gate lines in portions corresponding to the gate lines as shown in FIG. 1.

삭제delete

삭제delete

프린지필드구동 액정표시장치는, 동일한 하부 유리기판(11)상에 카운터전극(17)과 화소전극(19)을 투명한 전도체로 형성하는데 양 전극(17)(19)간의 간격을 셀갭(cell gap)보다 작게하여 포물선형태의 전계, 즉 프린지 필드(Fringe Field)가 형성되도록 하는 것이다. 따라서, 상기 양 전극(17)(19)사이에 전기장이 인가하는 경우, 양 전극(17)(19)상부에 존재하는 모든 액정분자들(도면에 도시되지 않음)을 동작시켜 종래의 액정표시장치에 비하여 투과율을 크게 개선시킨 것이다.In the fringe field driving liquid crystal display, the counter electrode 17 and the pixel electrode 19 are formed of a transparent conductor on the same lower glass substrate 11, and the gap between the two electrodes 17 and 19 is defined as a cell gap. It is made smaller so that a parabolic electric field, that is, a fringe field, is formed. Therefore, when an electric field is applied between the positive electrodes 17 and 19, all liquid crystal molecules (not shown) on the positive electrodes 17 and 19 are operated to operate the conventional liquid crystal display device. Compared with this, the transmittance is greatly improved.

그러나, 장시간 동안 동일한 형상을 구현하는 경우, 액정에 인가되는 충전량이 비대칭을 이루게 된다. 그 결과로 액정과 각 절연막(16)(18)에 인가되는 직류성분은 게이트전극, 데이터전극 및 화소전극 등에 전하축적으로 나타나게 된다. 이러한 전하축적의 영향으로 액정의 방향성이 초기치보다 비틀리게 나타나게 되어 제품의 품위를 떨어뜨리는 요인으로 작용한다.However, when implementing the same shape for a long time, the amount of charge applied to the liquid crystal is asymmetrical. As a result, the direct current component applied to the liquid crystal and each of the insulating films 16 and 18 is represented as charge accumulation in the gate electrode, the data electrode, and the pixel electrode. Due to the charge accumulation effect, the orientation of the liquid crystal is distorted than the initial value, which acts as a factor of degrading the product quality.

따라서, 액정구동시 프린지필드가 집중되는 화소전극(19)의 하부에 위치하는 보호막(18) 및 게이트절연막(16)을 소정부분 제거하여, 특히, 종래의 프린지필드구동 액정표시장치에서와 같이 수직방향의 전계가 인가되어 절연막상에 전하가 집중하게 되는 요인을 현격히 줄일 수 있는 것이다. 즉, 절연막에 인가되는 전계는 수평으로 작용하게 되고, 수직방향에 대비해서 수평방향에 인가되는 전계값은 매우 작게 되는 것이다.Therefore, the protective film 18 and the gate insulating film 16 positioned below the pixel electrode 19 where the fringe field is concentrated during liquid crystal driving are removed, and in particular, vertically as in the conventional fringe field driving liquid crystal display device. The electric field of the direction is applied, and the factor which concentrates an electric charge on an insulating film can be reduced significantly. That is, the electric field applied to the insulating film acts horizontally, and the electric field value applied in the horizontal direction becomes very small as compared with the vertical direction.

그러므로, 본 명세서에 개시된 본 발명은, 전술한 것처럼 기생용량에 의한 픽셀(pixel)의 열화요인과 종래의 수직전계에 의한 절연막의 열화요인을 제거하므로써 카운터전극(17)과 화소전극(19)의 중첩에 의해 발생되는 잔상요인이 제거되는 방법을 제공하는 것이다.Therefore, the present invention disclosed herein eliminates the deterioration factor of the pixel due to the parasitic capacitance and the deterioration factor of the insulating film due to the conventional vertical electric field as described above. It is to provide a method of eliminating afterimage factors caused by overlapping.

상기 게이트절연막 및 보호막을 제거하고, 화소전극을 형성한 후, 컬러필터가 부착된 상부 기판을 하부기판과 합착한 다음, 액정을 주입하면 하나의 액정셀을 완성한다. 여기서, 배향막, 컬러필터, 상부기판, 편광판등에 대한 공정에 대해서는 당해 기술분야에 있어서 평균적인 지식을 가진 자, 소위 당업자라면 충분히 예견할 수 있으므로 상세한 설명은 여기서 생략하기로 한다.After removing the gate insulating layer and the protective layer, forming the pixel electrode, bonding the upper substrate with the color filter to the lower substrate, and then injecting the liquid crystal, one liquid crystal cell is completed. Here, the process for the alignment film, the color filter, the upper substrate, the polarizing plate, and the like can be sufficiently predicted by those skilled in the art, and those skilled in the art, so the detailed description will be omitted here.

한편, 본 발명의 실시예에 따른 프린지필드구동 액정표시장치 및 그 제조방법은 단지 상기한 실시예에 한정되는 것이 아니라 발명의 요지를 이탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.On the other hand, the fringe field drive liquid crystal display device and the method of manufacturing the same according to the embodiment of the present invention is not limited to the above embodiment can be carried out in various modifications within the scope not departing from the gist of the invention.

이상에서 설명한 바와 같이, 본 발명에 따른 프린지필드구동 액정표시장치 및 그 제조방법은 다음과 같은 효과가 있다.As described above, the fringe field drive liquid crystal display device and the manufacturing method thereof according to the present invention have the following effects.

본 발명은 종래 프린지필드구동 액정표시장치에서 적용되던 카운터전극과 화소전극의 중첩에 의해 발생되는 잔상요인을 제거하는 방법을 제공하는 것으로서, 수직방향의 전계에 의한 절연막의 열화요인 및/또는 기생용량에 의한 픽셀의 열화요인을 감소, 제거시켜 잔상이 발생되는 문제점을 해결할 수 있다. The present invention provides a method for eliminating afterimage factors caused by overlapping of counter electrodes and pixel electrodes, which are conventionally applied in fringe field driving liquid crystal displays, and deterioration factors and / or parasitic capacitances of insulating films due to vertical electric fields. It is possible to solve the problem that an afterimage occurs by reducing or eliminating a deterioration factor of a pixel.                     

또한, 상기 문제점을 해결하기 위한 구조 형성시 부가적인 공정이나 마스크가 필요없고, 카운터전극과 화소전극이 중첩되는 영역이 감소되므로 투과율 향상 및 액정의 응답속도를 높일 수 있다.In addition, no additional process or mask is required when forming the structure to solve the above problem, and the area where the counter electrode and the pixel electrode overlap is reduced, thereby improving transmittance and increasing the response speed of the liquid crystal.

Claims (6)

게이트 버스라인 및 데이터 버스라인에 의해 한정되는 단위화소 영역에 있어서,In a unit pixel area defined by a gate bus line and a data bus line, 투명성 절연기판을 제공하는 단계;Providing a transparent insulating substrate; 상기 투명성 절연기판상에 투명성 전도체를 증착한 후 소정부분을 패터닝하여 다수개의 카운터전극을 형성하는 단계;Depositing a transparent conductor on the transparent insulating substrate and then patterning a predetermined portion to form a plurality of counter electrodes; 상기 카운터 전극상에 금속막을 증착한 후 소정부분 패터닝하여 게이트 버스라인 및 상기 카운터 전극과 연결된 공통전극을 형성하는 단계;Depositing a metal film on the counter electrode and patterning a predetermined portion to form a gate bus line and a common electrode connected to the counter electrode; 상기 카운터전극, 게이트 버스라인 및 공통전극을 포함한 상기 절연기판의 전면을 덮는 게이트절연막을 형성하는 단계;Forming a gate insulating film covering an entire surface of the insulating substrate including the counter electrode, a gate bus line, and a common electrode; 채널층 및 소오스/드레인 전극을 순차적으로 형성한 후 상기 채널층 및 상기 소오스/드레인 전극을 포함한 상기 절연기판의 전면을 덮는 보호막을 형성하는 단계; Sequentially forming a channel layer and a source / drain electrode, and then forming a passivation layer covering an entire surface of the insulating substrate including the channel layer and the source / drain electrode; 상기 게이트절연막 및 보호막을 패터닝하여 상기 카운터 전극 사이에 대응하는 상기 절연기판을 노출시키는 단계;Patterning the gate insulating layer and the passivation layer to expose the insulating substrate corresponding to the counter electrode; 상기 보호막의 상면 및 노출된 상기 절연기판을 덮는 투명도전막을 형성하는 단계; 및Forming a transparent conductive film covering an upper surface of the passivation layer and the exposed insulating substrate; And 상기 투명도전막을 패터닝하여 상기 카운터 전극 사이에 노출된 상기 절연기판의 상면에 상기 카운터 전극과 절연된 화소전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 프린지필드구동 액정표시장치의 제조방법.And patterning the transparent conductive film to form a pixel electrode insulated from the counter electrode on an upper surface of the insulating substrate exposed between the counter electrodes. 제 1 항에 있어서, The method of claim 1, 상기 화소전극과 소오스전극간의 콘택홀의 형성과 병행하여 상기 게이트절연막과 보호막을 제거하는 단계를 더 포함한는 것을 특징으로 하는 프린지필드구동 액정표시장치의 제조방법.And removing the gate insulating film and the passivation film in parallel with the formation of a contact hole between the pixel electrode and the source electrode. 제 1 항에 있어서,The method of claim 1, 상기 게이트절연막과 보호막을 제거함과 병행하여 상기 화소전극과 게이트 라인간에 형성된 게이트절연막과 보호층을 제거하는 것을 특징으로 하는 프린지필드구동 액정표시장치의 제조방법.And removing the gate insulating film and the protective layer formed between the pixel electrode and the gate line in parallel with the removal of the gate insulating film and the protective film. 제 1 항에 있어서, The method of claim 1, 상기 게이트절연막과 보호막이 제거된 카운터전극간의 영역의 폭이 5 ㎛ 이내로 형성되는 것을 특징으로 하는 프린지필드구동 액정표시장치.And a width of a region between the gate insulating film and the counter electrode from which the protective film is removed is formed within 5 μm. 제 1 항에 있어서,The method of claim 1, 상기 화소전극의 두께를 200Å이상으로 형성하는 것을 특징으로 하는 프린지필드구동 액정표시장치의 제조방법.And a thickness of the pixel electrode is 200 mu m or more. 제 1 항에 있어서, 상기 보호막상에 형성된 화소전극은 카운터전극과 중첩되도록 형성하는 것을 특징으로 하는 프린지필드구동 액정표시장치의 제조방법.The method of claim 1, wherein the pixel electrode formed on the passivation layer is formed to overlap the counter electrode.
KR1020000084174A 2000-12-28 2000-12-28 Method of manufacturing fringe field switching liquid crystal display device KR100674236B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000084174A KR100674236B1 (en) 2000-12-28 2000-12-28 Method of manufacturing fringe field switching liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000084174A KR100674236B1 (en) 2000-12-28 2000-12-28 Method of manufacturing fringe field switching liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20020054909A KR20020054909A (en) 2002-07-08
KR100674236B1 true KR100674236B1 (en) 2007-01-25

Family

ID=27687641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000084174A KR100674236B1 (en) 2000-12-28 2000-12-28 Method of manufacturing fringe field switching liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100674236B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717179B1 (en) * 2001-03-31 2007-05-11 비오이 하이디스 테크놀로지 주식회사 Method for manufacturing fringe field switching mode lcd
KR100446381B1 (en) * 2001-05-17 2004-09-01 비오이 하이디스 테크놀로지 주식회사 Apparatus for fringe field switching liquid crystal display device
KR100956337B1 (en) * 2002-11-08 2010-05-06 삼성전자주식회사 Liquid crystal display having improved viewing angle and manufacturing method thereof
KR100867471B1 (en) * 2002-08-05 2008-11-06 하이디스 테크놀로지 주식회사 Method for manufacturing of thin film transistor liquid crystal display
KR100934825B1 (en) * 2002-11-13 2009-12-31 엘지디스플레이 주식회사 A transverse electric field mode liquid crystal display element with improved brightness
KR101694151B1 (en) * 2009-12-11 2017-01-10 엘지디스플레이 주식회사 Array substrate for fringe field switching mode liquid crystal display device
KR101725424B1 (en) * 2009-12-22 2017-04-11 엘지디스플레이 주식회사 Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same

Also Published As

Publication number Publication date
KR20020054909A (en) 2002-07-08

Similar Documents

Publication Publication Date Title
US6665036B2 (en) In-plane switching mode liquid crystal display device having particular common electrodes
KR100471397B1 (en) Apparatus for fringe field switching liquid crystal display and method for manufacturing the same
US6362032B1 (en) Method for manufacturing fringe field switching mode liquid crystal display
KR101396943B1 (en) Liquid crystal display device and method for fabricating the same
US20020067455A1 (en) In-plane switching mode liquid crystal display device
US7118947B2 (en) Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
TW200305045A (en) In-plane-switching type liquid crystal display apparatus
JP2000089255A (en) Liquid crystal display device having high aperture ratio and high transmittance and its production
US10310339B2 (en) Liquid crystal display device and method for manufacturing the same
KR20110066737A (en) Array substrate for fringe field switching mode liquid crystal display device
KR100322968B1 (en) Method for manufacturing fringe field switching mode lcd
US20050094044A1 (en) Liquid crystal display device and method of manufacturing thereof
US7289180B2 (en) Liquid crystal display device of a horizontal electric field applying type comprising a storage capacitor substantially parallel to the data line and fabricating method thereof
JP3617719B2 (en) Liquid crystal display
KR100674236B1 (en) Method of manufacturing fringe field switching liquid crystal display device
KR101423909B1 (en) Display substrate and liquid crystal display device having the same
KR20010056591A (en) Liquid crystal display and method for fabricating the same
KR20080048261A (en) Liquid crystal display panel of horizontal electronic fileld applying type and method of fabricating the same
KR20080071255A (en) Fabrication methods of the fringe-field switching liquid crystal display
KR100717179B1 (en) Method for manufacturing fringe field switching mode lcd
JP2950737B2 (en) Active matrix substrate and manufacturing method thereof
JP2004046123A (en) Liquid crystal display device
KR101142886B1 (en) An array substrate for IPS mode LCD and method of fabricating of the same
KR100705621B1 (en) method for fabricating fringe field switching liquid crystal display
KR100614322B1 (en) Liquid crystal display device and manufacturing for using the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121207

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181224

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 14