KR100674049B1 - 반도체 장치의 제조 방법 및 제조 장치 - Google Patents

반도체 장치의 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR100674049B1
KR100674049B1 KR1020057003754A KR20057003754A KR100674049B1 KR 100674049 B1 KR100674049 B1 KR 100674049B1 KR 1020057003754 A KR1020057003754 A KR 1020057003754A KR 20057003754 A KR20057003754 A KR 20057003754A KR 100674049 B1 KR100674049 B1 KR 100674049B1
Authority
KR
South Korea
Prior art keywords
substrate
wafer
insulating film
ultraviolet rays
copper
Prior art date
Application number
KR1020057003754A
Other languages
English (en)
Other versions
KR20050032624A (ko
Inventor
히로시 호리우찌
도시유끼 가라사와
모또슈 미야지마
다모쯔 야마모또
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Priority to KR1020057003754A priority Critical patent/KR100674049B1/ko
Publication of KR20050032624A publication Critical patent/KR20050032624A/ko
Application granted granted Critical
Publication of KR100674049B1 publication Critical patent/KR100674049B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

표면에 절연 영역과 금속 영역이 노출된 기판의 상기 표면을 유기계 세정액을 이용하여 세정한다. 세정된 기판의 표면에 자외선을 조사한다. 이에 의해 기판 표면에 잔류물이 남는 것을 억제할 수 있다.
스핀린스 드라이어, 크세논 램프, 웨이퍼 보유 지지 아암, 배리어 메탈층

Description

반도체 장치의 제조 방법 및 제조 장치{METHOD AND EQUIPMENT FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법 및 제조 장치에 관한 것으로, 특히 절연막에 형성된 오목부에 금속을 매립하여 배선을 형성하는 반도체 장치의 제조 방법 및 그 제조 장치에 관한 것이다.
최근, 반도체 집적 회로 장치(LSI)의 고속화에 수반하여, 칩 내의 전자 회로끼리를 접속하는 배선을 전파하는 전기 신호의 지연이 LSI의 한층 고속화의 장해가 되고 있다. 또한, 배선의 신뢰성 향상도 중요한 과제로, 종래의 알루미늄(Al)을 대신한 배선 재료로서 구리(Cu)가 주목되고 있다. 배선 재료로서 구리를 이용하는 경우, 구리막의 에칭이 곤란하다는 등의 이유로부터 다마신 기법이 채용된다.
종래의 다마신 기법에 의한 구리 배선의 형성 방법에 대해 간단히 설명한다. 반도체 기판 상의 층간 절연막에 배선 홈을 형성한다. 배선 홈의 내면 및 층간 절연막의 상면을 배리어 메탈층으로 덮는다. 배리어 메탈층의 표면 상에 구리의 시드층을 형성하고, 구리를 도금함으로써 배선 홈 내를 구리로 매립한다.
층간 절연막 상의 여분의 구리막 및 배리어 메탈층을 화학 기계 연마(CMP)에 의해 제거하여 층간 절연막의 표면을 노출시킨다. 이에 의해, 배선 홈 내에 구리 배선이 남는다. CMP 후, 기판 표면을 암모니아 또는 유기 알칼리 등의 알칼리성 약액이나 유기산으로 세정하여 건조시킨다(예를 들어, 일본 특허 공개 평11-330023호 공보).
기판 표면을 건조시킨 직후에는 표면 상에 잔류물 등은 관찰되지 않고 청정한 상태로 되어 있는 것처럼 보인다. 그런데, 클린 에어 중에 약 1일간 방치한 후에 표면을 관찰하면 잔류물이 보였다. 알칼리성 약액이나 유기산을 이용한 세정 및 그 후의 건조만으로는 CMP에서 이용한 슬러리에 포함되는 유기 화합물이나, 세정액에 포함되는 유기 화합물이 표면 상에 잔류하는 것이라 생각된다. 이 잔류물에 기인하여 구리 배선의 표면이 산화되거나 변질되거나 하는 경우가 있다.
본 발명의 목적은 CMP 후의 기판 표면에 잔류물이 남는 것을 억제하는 것이 가능한 반도체 장치의 제조 방법 및 그 제조 장치를 제공하는 것이다.
본 발명의 하나의 관점에 따르면, 표면에 절연 영역과 금속 영역이 노출된 기판의 상기 표면을 유기계 세정액을 이용하여 세정하는 공정과, 세정된 상기 기판의 표면에 자외선을 조사하는 공정을 갖는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 관점에 따르면, 웨이퍼를 회전 가능하게 보유 지지하는 웨이퍼 보유 지지 수단과, 상기 웨이퍼 보유 지지 수단에 보유 지지된 웨이퍼의 표면에 자외선을 조사하는 자외 광원을 갖는 제조 장치가 제공된다.
세정된 기판의 표면에 자외선을 조사함으로써, 표면에 잔류하는 잔류물을 제거할 수 있다.
도1 내지 도3은 본 발명의 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 기판의 단면도이다.
도4는 실시예에 의한 방법에서 사용되는 CMP 장치 및 세정 장치의 배치도이다.
도5는 실시예에 의한 방법에서 사용되는 건조 장치의 개략 단면도이다.
도6은 실시예에 의한 방법으로 제작한 구리 배선이 노출된 기판 표면의 현미경 사진이다.
도7은 참고예에 의한 방법으로 제작한 구리 배선이 노출된 기판 표면의 현미경 사진이다.
도1 내지 도3을 참조하여, 본 발명의 실시예에 의한 반도체 장치의 제조 방법에 대해 설명한다.
도1에 도시한 바와 같이 실리콘으로 이루어지는 반도체 기판(1)의 표면 상에 형성된 소자 분리 절연막(2)에 의해 활성 영역이 명확히 구분되어 있다. 이 활성 영역의 표면 상에 소스 영역(3S), 드레인 영역(3D) 및 게이트 전극(3G)을 갖는 MOS 트랜지스터(3)가 형성되어 있다.
MOS 트랜지스터(3)를 덮도록 반도체 기판(1) 상에 포스포실리케이트글라스(PSG)로 이루어지는 층간 절연막(4)이 형성되어 있다. 층간 절연막(4)은 기판 온도 600 ℃에서 화학 기상 성장(CVD)에 의해 두께 1.5 ㎛의 PSG막을 퇴적시킨 후, 화학 기계 연마(CMP)에 의해 표면의 평탄화를 행한 것이다.
층간 절연막(4) 상에 질화 실리콘으로 이루어지는 두께 50 ㎚의 보호막(5)이 형성되어 있다. 보호막(5) 및 층간 절연막(4)을 관통하여, 드레인 영역(3D)의 표면까지 도달하는 비아홀(6)이 형성되어 있다. 비아홀(6)의 바닥면 및 측면이 TiN 등의 배리어 메탈층(7)으로 덮이고, 비아홀(6) 내에 텅스텐(W) 등의 도전성 플러그(8)가 충전되어 있다.
보호막(5) 상에 원료 가스로서 유기 실록산 등을 이용한 CVD에 의해 SiOC로 이루어지는 두께 100 내지 2000 ㎚ 정도의 절연막(10)을 형성한다. 절연막(10)에 보호막(5)의 표면까지 도달하는 배선 홈(11)을 형성한다. 배선 홈(11)의 바닥면에 도전성 플러그(8)의 상면이 나타난다.
배선 홈(11)의 내면 및 절연막(10)의 상면 상에 TaN 또는 Ta로 이루어지는 두께 5 내지 50 ㎚의 배리어 메탈층(14)을 스패터링에 의해 형성한다. 배리어 메탈층(14)의 표면 상에 스패터링에 의해 구리의 시드층을 형성하고, 구리 또는 구리 합금을 전해 도금함으로써 금속막(15)을 형성한다. 배선 홈(11)의 내부가 금속막(15)으로 매립된다.
도2에 도시한 바와 같이 도1에 도시한 금속막(15) 및 배리어 메탈층(14)을 절연막(10)이 노출될 때까지 화학 기계 연마한다. 배선 홈(11)의 내면 상에 배리어 메탈층(14A)이 남고, 배선 홈(11) 내에 매립된 구리 배선(15A)이 남는다.
화학 기계 연마 후, 절연막(10) 및 구리 배선(15A)의 표면이 노출된 기판을 전처리액에 50초간 침지시킨다. 전처리액에의 침지를「전처리」라 부르는 것으로 한다. 전처리액은 예를 들어 벤조트리아졸(BTA)과 테트라메틸암모늄히드록시드(TMAH)를 함유하는 수용액이다. BTA의 농도는 0.05 체적 %이고, TMAH의 농도는 0.2 체적 %이다. BTA는 구리의 부식을 방지하기 위한 부식 방지제이다. 또, 전처리액의 TMAH 농도를 0.01 내지 1.2 체적 %로 해도 좋다. 또한, BTA 농도를0.001 내지 1.0 체적 %로 해도 좋다. 또한, 기판을 전처리액에 침지시킨 상태에서 초음파 처리를 행해도 좋다.
전처리 후, 세정액으로 기판 표면의 브러시 세정을 행한다. 세정액은 수산, 구연산 등의 유기산을 포함하는 산성의 약액이다. 브러시 세정 후, 스핀린스드라이어로 기판을 건조시킨다.
건조된 기판의 표면에 자외선을 조사한다. 또, 본 실시예와 같이 스핀린스 드라이어로 기판을 건조시킨 후에 자외선을 조사해도 좋고, 건조 처리와 자외선 조사 처리를 동시에 행해도 좋다.
자외선을 조사한 후, 암모니아 플라즈마 또는 수소 플라즈마를 이용하여 구리 배선(15A)의 표면을 환원한다. 표면에 산화 구리가 형성되어 있는 경우에는, 이 플라즈마 처리에 의해 산화 구리가 제거된다.
도3에 도시한 바와 같이 절연막(10) 상에 질화실리콘으로 이루어지는 두께 50 ㎚의 에칭 스토퍼막(확산 방지막)(20), SiOC로 이루어지는 두께 100 내지 2000 ㎚ 정도의 층간 절연막(21)을 CVD에 의해 차례대로 형성한다. 주지의 듀얼 다마신법에 의해 층간 절연막(21)의 두께 방향의 도중까지 도달하는 배선 홈(22)을 형성하는 동시에, 배선 홈(22)의 바닥면 일부분에 하층의 구리 배선(15A)의 상면까지 도달하는 비아홀(23)을 형성한다.
비아홀(23)의 바닥면과 측면 및 배선 홈(22)의 바닥면과 측면을 덮는 TaN 또는 Ta로 이루어지는 배리어 메탈층(24) 및 비아홀(23) 및 배선 홈(22)의 내부에 매립된 구리 배선(25)을 형성한다. 배리어 메탈층(24) 및 구리 배선(25)은 제1 층째의 배선층의 배리어 메탈층(14A) 및 구리 배선(15A)의 형성 방법과 같은 방법으로 형성된다. 구리 배선(25)을 형성한 후, 제1 층째의 구리 배선(15A)의 형성 후의 공정과 마찬가지로, 기판 표면의 세정, 건조 및 자외선 조사를 행한다.
같은 방법으로 제3 층째 이상의 배선을 형성할 수 있다.
도4에 상기 실시예에서 사용되는 CMP, 세정 및 건조 장치의 배치도를 도시한다. 이하, CMP, 세정 및 건조 공정에 대해 보다 상세하게 설명한다. 웨이퍼 카세트 설치 장소(50)에 복수의 웨이퍼 카세트(60)가 설치되어 있다. 웨이퍼 카세트(60)에는 도1에 도시한 금속막(15)이 형성된 웨이퍼가 보유 지지되어 있다.
웨이퍼 카세트(60)에 보유 지지되어 있는 웨이퍼를 반송 장치에 의해 웨이퍼 교환 장소(53)까지 이송한다. 웨이퍼 헤드가 웨이퍼 교환 장소(53)로 이송된 웨이퍼를 받아, 구리 연마용 플래튼(51) 위까지 이송한다. 여기서 구리막의 연마 및 물 세척을 행한다. 물 세척된 웨이퍼를 웨이퍼 헤드가 배리어 메탈 연마용 플래튼(52) 위까지 이송한다. 여기서, 배리어 메탈층의 연마 및 물 세척을 행한다. 물 세척된 웨이퍼를 웨이퍼 교환 장소(53)로 복귀시킨다.
반송 장치가 웨이퍼 교환 장소(53)로 복귀된 웨이퍼를 세정 장치(54)로 이송한다. 세정 장치(54) 내에 유기 알칼리 세정 장치(55), 유기산 세정 장치(56) 및 스핀린스 드라이어(57)가 배치되어 있다. 유기 알칼리 세정 장치(55)는 예를 들어 벤조트리아졸(BTA)과 테트라메틸암모늄히드록시드(TMAH)를 함유하는 약액이 채워진 처리조를 포함한다. BTA의 농도는 0.05 체적 %이고, TMAH의 농도는 0.2 체적 %이다. 유기산 세정 장치(56)는 수산, 구연산 등의 유기산을 이용하는 브러시 세정 장치이다.
세정 장치(54)로 이송된 웨이퍼를 유기 알칼리 세정 장치(55)의 약액에 침지시킨다. 그 후, 유기산 세정 장치(56)로 유기산을 이용한 브러시 세정을 행한다. 브러시 세정 후, 기판을 스핀린스 드라이어(57)에 설치한다.
도5에 스핀린스 드라이어(57)의 개략 단면도를 도시한다. 용기(70) 내에 웨이퍼 보유 지지 아암(71)이 배치되어 있다. 웨이퍼 보유 지지 아암(71)은 웨이퍼(75)를 회전 가능하게 보유 지지한다. 노즐(72)이 웨이퍼 보유 지지 아암(71)에 보유 지지된 웨이퍼(75)의 표면에 물 세척용 물을 내뿜는다. 웨이퍼 고정용 아암(71)에 보유 지지된 웨이퍼(75)의 표면에 대향하는 위치에, 크세논 램프(73)가 부착되어 있다. 크세논 램프(73)는 파장 248㎚의 빛을 포함하는 자외선을 발광한다. 웨이퍼(75)와 크세논 램프(73)의 간격은 약 10 ㎝이다.
유기산에 의한 브러시 세정이 종료되어 스핀린스 드라이어(57)에 웨이퍼(75)가 설치되면, 노즐(72)로부터 웨이퍼(75)에 물을 내뿜으면서 웨이퍼(75)를 회전시킴으로써 물 세척한다. 그 후, 물의 분무를 정지시키고 웨이퍼(75)를 스핀 건조시킨다. 건 조후, 자외선 램프(73)를 점등시켜 웨이퍼(75)에 자외선을 조사한다.
자외선이 조사된 웨이퍼(75)는 반송 장치에 의해 웨이퍼 카세트 설치 장소 (50)에 설치되어 있는 웨이퍼 카세트로 복귀된다.
도6에 상기 실시예에 의한 방법으로 구리 배선을 형성하여 세정, 건조 및 자외선 조사를 행하고, 약 1일 방치한 후의 웨이퍼 표면의 주사형 전자 현미경(SEM) 사진을 나타낸다. 자외선의 조사 시간은 30초로 하였다.
사진 중 진한 가는 선이 절연 영역이고, 흐린 굵은 선이 구리 배선이다. 잔류물은 관찰되지 않았다.
도7에 자외선 조사를 행하는 일 없이 약 1일 방치한 웨이퍼 표면의 SEM 사진을 나타낸다. 웨이퍼 표면에 잔류물이 남아 있는 것을 알 수 있다. 이 잔류물은 세정액에 포함되는 유기 화합물의 잔사라 생각된다.
실시예에 의한 방법과 같이, 건조 후에 자외선을 조사하면, 잔류물이 분해되어 웨이퍼 표면이 청정화되는 것이라 생각할 수 있다.
상기 실시예에서는 크세논 램프를 이용하여 자외선을 조사하였지만, 유기 잔류물을 분해할 수 있는 파장 영역의 자외선을 방사하는 다른 자외선 광원을 이용해도 좋다. 예를 들어, 수은 램프, KrF 램프, 형광 램프 등을 이용해도 좋다. 자외선의 파장이 지나치게 짧아지면, 웨이퍼에 형성되어 있는 반도체 소자가 손상을 받는다. 이로 인해, 조사하는 자외선이 파장 190 ㎚보다도 짧은 성분을 포함하지 않도록 하는 것이 바람직하다. 또한, 파장이 길어지면, 유기 잔류물을 분해하기 어려워져 조사 시간을 길게 해야만 된다. 이로 인해, 자외선의 파장을 190 내지 4OO ㎚로 하는 것이 바람직하다.
자외선의 조사 시간은 15초 이상으로 하는 것이 바람직하다. 또한, 조사 시 간을 60초보다 길게 해도 잔류물 제거 효과에 큰 차는 보이지 않는다.
또한, 상기 실시예에서는 SiOC로 이루어지는 층간 절연막에 구리 배선을 매립한 기판을 예로 들어, 표면의 세정, 건조 방법을 설명하였지만, 실시예에서 나타낸 세정 및 건조 방법은 다른 절연 재료로 이루어지는 층간 절연막에 구리 이외의 금속 배선을 매립한 기판 표면의 세정에도 적용할 수 있다. 층간 절연막의 재료로서, 예를 들어 SiLK(다우 케미컬사의 등록 상표), SiO2, 불소 도핑 SiO2 등을 예로 들 수 있다. 배선 재료로서 구리를 주성분으로 하는 합금 등을 예로 들 수 있다.
또한, 상기 실시예에서는 CMP 후의 기판 표면을 TMAH나 유기산으로 세정하였지만, 다른 유기계 세정액을 이용하여 세정하는 경우에, 자외선 조사에 의해 잔류물을 제거하는 효과를 기대할 수 있다.
이상 실시예에 따라서 본 발명을 설명하였지만, 본 발명은 이들에 제한되는 것은 아니다. 예를 들어, 다양한 변경, 개량, 조합 등이 가능한 것은 당업자에게 자명할 것이다.

Claims (9)

  1. 표면에 반도체 소자가 형성된 반도체 기판의 표면 상에 제1 절연막을 형성하는 공정과,
    상기 제1 절연막에 오목부를 형성하는 공정과,
    상기 오목부 내를 매립하도록, 상기 제1 절연막 상에 구리 또는 구리 합금으로 이루어지는 금속막을 퇴적시키는 공정과,
    상기 금속막을 상기 제1 절연막의 표면이 노출되기까지 화학 기계 연마하는 공정과,
    표면에, 상기 제1 절연막과 상기 금속막이 노출된 기판의 상기 표면을 유기계 세정액을 이용하여 세정하는 공정과,
    세정된 상기 기판의 표면에 자외선을 조사하는 공정을 갖는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 공정 (b)가 상기 기판의 표면을 물 세척하는 공정과,
    상기 기판의 표면에 자외선을 조사하면서 상기 기판을 건조시키는 공정을 포함하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 공정 (b) 후에, 또한,
    기판의 표면을 환원성 분위기에 노출시켜 환원 처리를 행하는 공정과,
    환원된 상기 기판의 표면 상에 제2 절연막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 공정 (b)에서 조사하는 자외선의 파장 영역이 190 ㎚보다도 긴 반도체 장치의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 유기계 세정액은 벤조트리아졸과 테트라메틸암모늄히드록시드를 함유하는 수용액이고, TMAH의 농도가 0.01 내지 1.2 체적 %이고, BTA의 농도가 0.001 내지 1.0 체적 %인 반도체 장치의 제조 방법.
  6. 웨이퍼를 회전 가능하게 유지하는 웨이퍼 유지 수단과,
    상기 웨이퍼 유지 수단에 유지된 웨이퍼의 표면에 자외선을 조사하는 자외광원과,
    상기 웨이퍼 유지 수단에 유지된 웨이퍼의 표면에 세척용의 물을 내뿜는 노즐을 갖는 제조 장치.
  7. 제6항에 있어서, 상기 자외 광원이 파장 190 ㎚보다도 긴 파장의 자외선을 방사하는 제조 장치.
  8. 삭제
  9. 삭제
KR1020057003754A 2005-03-04 2003-01-06 반도체 장치의 제조 방법 및 제조 장치 KR100674049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020057003754A KR100674049B1 (ko) 2005-03-04 2003-01-06 반도체 장치의 제조 방법 및 제조 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020057003754A KR100674049B1 (ko) 2005-03-04 2003-01-06 반도체 장치의 제조 방법 및 제조 장치

Publications (2)

Publication Number Publication Date
KR20050032624A KR20050032624A (ko) 2005-04-07
KR100674049B1 true KR100674049B1 (ko) 2007-01-25

Family

ID=37237024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003754A KR100674049B1 (ko) 2005-03-04 2003-01-06 반도체 장치의 제조 방법 및 제조 장치

Country Status (1)

Country Link
KR (1) KR100674049B1 (ko)

Also Published As

Publication number Publication date
KR20050032624A (ko) 2005-04-07

Similar Documents

Publication Publication Date Title
KR100746543B1 (ko) 반도체 집적 회로 장치의 제조 방법
JP5268215B2 (ja) 銅結線のシード層の処理方法および処理装置
US20050170653A1 (en) Semiconductor manufacturing method and apparatus
JPWO2004061926A1 (ja) 半導体装置の製造方法及び製造装置
US6890864B2 (en) Semiconductor device fabricating method and treating liquid
KR100674049B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP4963815B2 (ja) 洗浄方法および半導体装置の製造方法
JP2016139766A (ja) 半導体装置の製造方法
JP2008004615A (ja) 配線形成方法及び配線形成装置
KR100494148B1 (ko) 모스페트트랜지스터의금속배선층형성방법
JP2004146669A (ja) 半導体装置の製造方法
US6995088B2 (en) Surface treatment of copper to improve interconnect formation
KR100431086B1 (ko) 반도체 소자의 구리 배선 형성 방법
JP4198438B2 (ja) 半導体装置の製造方法
KR100850076B1 (ko) 부식 방지를 위한 구리배선 구조
KR100219061B1 (ko) 반도체 장치의 금속배선 형성 방법
KR100571406B1 (ko) 반도체 소자의 금속배선 제조 방법
KR100979719B1 (ko) 반도체 소자의 제조 방법
JP2005197367A (ja) 半導体装置の製造方法
JP2009130227A (ja) 電子装置の製造方法
KR20040001993A (ko) 구리 금속 배선 형성방법 및 이를 이용한 반도체 소자의다층 배선 형성방법
JP2005353870A (ja) 半導体装置の製造方法
JP2008028378A (ja) 基板処理方法及び基板処理装置
KR20070047401A (ko) 반도체 장치 제조방법
KR20070003072A (ko) 미싱 Cu를 방지할 수 있는 반도체소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee