KR100673537B1 - A low temperature cofired ceramic on metal and method of producing the same - Google Patents
A low temperature cofired ceramic on metal and method of producing the same Download PDFInfo
- Publication number
- KR100673537B1 KR100673537B1 KR1019990056584A KR19990056584A KR100673537B1 KR 100673537 B1 KR100673537 B1 KR 100673537B1 KR 1019990056584 A KR1019990056584 A KR 1019990056584A KR 19990056584 A KR19990056584 A KR 19990056584A KR 100673537 B1 KR100673537 B1 KR 100673537B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- green sheet
- metal
- metal substrate
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
금속기판을 모듈의 전기적 그라운드로 이용하고, 스크린 프린팅에 의해 저항, 캐패시터, 및 인덕터를 다층 세라믹 회로 내부에 장입하여 제작된 금속상 저온 동시소성 세라믹 기판이 개시되어 있다. 본 발명에 따른 금속상 저온 동시소성 세라믹 기판은 전기적 그라운드로 사용하기 위하여 도전체 페이스트로 접지면을 형성한 금속기판, 및 상기 금속기판 위에 적층되고 비어-홀이 형성된 그린시트 적층체를 포함한다. 또한, 상기 그린시트 적층체는 상부층, 저항층, 인덕터층, 및 캐패시터층들이 내부에 장입됨으로써 구성된다. 상기 저항층, 인덕터층, 및 캐패시터층들은 다양한 형태로 제작될 수 있으며, 상기 그린시트와 금속기판이 전기적으로 연결되도록, 상기 금속기판의 접지면 위에 상기 그린시트의 비어-홀이 위치된다.Disclosed is a low-temperature, co-fired ceramic substrate produced by using a metal substrate as an electrical ground of a module and inserting a resistor, a capacitor, and an inductor into a multilayer ceramic circuit by screen printing. The metal phase low temperature cofired ceramic substrate according to the present invention includes a metal substrate having a ground plane formed of a conductor paste for use as an electrical ground, and a green sheet laminate having a via-hole formed on the metal substrate. In addition, the green sheet laminate is configured by charging an upper layer, a resistive layer, an inductor layer, and a capacitor layer therein. The resistor layer, the inductor layer, and the capacitor layers may be manufactured in various forms, and the via-hole of the green sheet is positioned on the ground plane of the metal substrate so that the green sheet and the metal substrate are electrically connected to each other.
세라믹기판, 금속기판, 저항층, 인덕터층, 캐패시터층Ceramic substrate, metal substrate, resistor layer, inductor layer, capacitor layer
Description
도 1은 접지면이 형성되어 있는 금속기판의 단면도,1 is a cross-sectional view of a metal substrate having a ground plane,
도 2A, 2B, 2C는 다양한 형태의 인덕터 패턴이 인쇄된 그린시트를 도시한 도면,2A, 2B, and 2C illustrate a green sheet printed with various types of inductor patterns;
도 3A, 3B는 저항이 인쇄된 그린시트의 평면도 및 단면도,3A and 3B are plan and cross-sectional views of a green sheet printed with a resistance;
도 4A, 4B, 4C, 4D는 다양한 형태의 캐패시터가 인쇄된 그린시트를 도시한 도면,4A, 4B, 4C, and 4D illustrate a green sheet printed with various types of capacitors;
도 5는 적층을 위한 각 층별 그린시트의 배열의 일실시예를 도시한 도면,5 is a view showing an embodiment of the arrangement of the green sheet for each layer for lamination,
도 6은 다층회로를 갖는 금속상 저온소성 세라믹 기판을 도시한 단면도이다.6 is a cross-sectional view showing a metal-phase low-temperature fired ceramic substrate having a multilayer circuit.
〈도면의 주요부분에 대한 부호의 설명〉 <Explanation of symbols for main parts of drawing>
101: 금속기판 102: 접지면101: metal substrate 102: ground plane
103: 유약층 104: 접착제층103: glaze layer 104: adhesive layer
201: 그린시트 202,203,204: 인덕터 패턴201: Green sheet 202,203,204: Inductor pattern
301: 저항 302: 컨덕터301: Resistance 302: Conductor
401: 하부전극 402: 유전체 페이스트401: lower electrode 402: dielectric paste
403: 상부전극 404: 비어-홀403: upper electrode 404: via-hole
405,406,407,408,409: 전극 501: 캐패시터 층405,406,407,408,409: electrode 501: capacitor layer
502: 인덕터 층 503: 저항 층502: inductor layer 503: resistive layer
504: 상부층 601: 세라믹504: upper layer 601: ceramic
본 발명은 금속상 저온 동시소성 세라믹 기판(low temperature cofired ceramic-On-Metal: LTCC-M)에 관한 것으로, 특히 금속기판을 모듈의 전기적 그라운드(ground)로 이용하고, 스크린 프린팅에 의해 저항, 캐패시터, 및 인덕터를 다층 세라믹 회로 내부에 장입하여 제작된 금속상 저온 동시소성 세라믹 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to low temperature cofired ceramic-on-metal (LTCC-M), in particular using a metal substrate as the electrical ground of the module, and by screen printing a resistor, capacitor And a low-temperature, co-fired ceramic substrate prepared by charging an inductor into a multilayer ceramic circuit.
다양한 형태의 전자 디바이스들은 단일 모듈 또는 팩키지내에 상호 연결된(Interconnected) 집적 회로 칩들을 사용한다. 이러한 멀티칩 모듈(Mutichip Module)들은 다시 PCB와 같은 기판과 전기적으로 연결하게 되는데, 이러한 전기적 연결을 위해 모듈의 입출력 단자들 각각에 입출력 핀을 연결하고, 이러한 입출력 핀들을 통해 기판과 접속하게 된다.Various types of electronic devices use interconnected integrated circuit chips in a single module or package. These multichip modules are again electrically connected to a substrate such as a PCB. For this electrical connection, the multichip modules are connected to the input / output pins of each of the input / output terminals of the module and connected to the substrate through the input / output pins.
한편, 신호 처리용 모듈의 경우에는 그 전기적 노이즈 성분을 제거하기 위해 모듈 내부의 회로를 그라운드(ground) 처리해야 하는 것이 필수적인데, 현재 이러한 모듈의 그라운드 처리를 위해 LTCC 모듈의 경우, 적층체의 어느 한 층에 접지 라인을 형성시키고, 모듈내 모든 회로의 그라운드 단자를 상기 접지 라인에 연결시 키도록 되어 있다. 이와는 달리, 보다 안정적인 모듈의 접지 처리를 위해 적층체의 한 층(통상적으로 가장 저부의 그린 시트)에 그물(Mesh) 형태로 접지 라인들을 형성시키거나, 또는 LTCC-M 모듈의 경우, 금속 기판을 접지 단자로서 이용하고 있다. 그러나, 상기한 방법들은 적층체의 한 층을 접지에 할당하는 경우, 이에 필요한 재료 및 공정이 추가되어야 하고, 접지면의 전체 체적이 금속기판에 비해 훨씬 작으므로 금속기판 만큼의 효과를 기대할 수 없다. 또한, 금속 기판을 접지로 사용하는 경우에는 금속 기판 산화층의 일부를 제거하는 공정이 필요하다.On the other hand, in the case of a signal processing module, it is necessary to ground the circuit inside the module in order to remove the electrical noise component. For the ground processing of such a module, in the case of the LTCC module, the A ground line is formed in one layer, and the ground terminals of all circuits in the module are connected to the ground line. Alternatively, ground lines may be formed in the form of meshes in one layer of the stack (usually the lowest green sheet) for more stable grounding of the module, or in the case of LTCC-M modules, It is used as a ground terminal. However, in the above methods, when allocating a layer of the laminate to the ground, materials and processes necessary for this should be added, and since the total volume of the ground plane is much smaller than that of the metal substrate, the effect as much as the metal substrate cannot be expected. . In addition, when using a metal substrate as a ground, the process of removing a part of metal substrate oxide layer is needed.
또한, 종래에는 저항, 인덕터, 및 캐패시터의 대부분을 세라믹 기판소성후 표면실장하는 방법으로 회로를 구성하였기 때문에 모듈의 면적을 줄이기는데 많은 어려움이 있었다.In addition, since a circuit is conventionally formed by surface mounting of most of the resistor, the inductor, and the capacitor after firing the ceramic substrate, there are many difficulties in reducing the area of the module.
따라서, 금속기판 자체를 전기적 그라운드로 사용함과 동시에 저항, 인덕터, 및 캐패시터를 세라믹 기판 내부에 장입하는 기술에 대한 요구가 있어 왔다.Therefore, there has been a demand for a technology of using a metal substrate itself as an electrical ground and simultaneously charging a resistor, an inductor, and a capacitor into the ceramic substrate.
이에, 본 발명은 상기한 문제점을 해결하기 위해 창출된 것으로서, 본 발명의 목적은 실제 고주파에서 동작하는 모듈기판을 제작하기 위하여, 금속기판을 모듈의 전기적 그라운드로 이용하고, 스크린 프린팅에 의해 저항, 인덕터, 및 캐패시터를 다층 세라믹 회로 내부에 장입한 금속상 저온 동시소성 세라믹 기판을 제공하는 것이다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to use a metal substrate as the electrical ground of the module, in order to manufacture a module substrate that operates at a high frequency in real time, by screen printing, It is to provide a metal phase low temperature cofired ceramic substrate having an inductor and a capacitor embedded in a multilayer ceramic circuit.
상기와 같은 목적들을 달성하기 위해, 본 발명에 따른 금속상 저온 동시소성 세라믹 기판은 전기적 그라운드로 사용하기 위하여 도전체 페이스트로 접지면을 형 성한 금속기판, 및 상기 금속기판 위에 적층되고 비어-홀이 형성된 그린시트 적층체를 포함하고, 상기 그린시트 적층체는 상부층, 저항층, 인덕터층, 및 캐패시터층으로 구성된다. 또한, 상기 그린시트와 금속기판이 전기적으로 연결되도록, 상기 금속기판의 접지면 위에 상기 그린시트의 비어-홀이 위치된다.In order to achieve the above objects, the metal-phase low temperature cofired ceramic substrate according to the present invention is a metal substrate having a ground plane formed of a conductor paste for use as an electrical ground, and a via-hole stacked on the metal substrate. A formed green sheet laminate, wherein the green sheet laminate is composed of an upper layer, a resistive layer, an inductor layer, and a capacitor layer. In addition, a via-hole of the green sheet is positioned on the ground plane of the metal substrate so that the green sheet and the metal substrate are electrically connected to each other.
상기 저항층은 그린시트 위에 저항 패턴을 인쇄하고, 상기 저항 패턴의 양단에 도전체 페이스트를 인쇄하여 구성된다.The resistance layer is formed by printing a resistance pattern on the green sheet and printing a conductor paste on both ends of the resistance pattern.
상기 인덕터층은 그린시트 위에 스파이럴 형상의 패턴, 구불구불한 형상의 패턴, 또는 3차원형상의 코일 패턴으로 인쇄되어 구성된다.The inductor layer is formed by printing a spiral pattern, a serpentine pattern, or a three-dimensional coil pattern on the green sheet.
상기 캐패시터층은 그린시트 위에 하부전극, 유전체 페이스트, 및 상부전극을 순서대로 인쇄하여 형성되거나, 그린시트 위에 두 개의 전극 패턴을 복수로 상호 교번되게 인쇄하여 형성되거나, 또는 한 쌍의 그린시트 상에 각각 전극 패턴을 인쇄하여 형성된다.The capacitor layer is formed by sequentially printing the lower electrode, the dielectric paste, and the upper electrode on the green sheet, or is formed by alternately printing two electrode patterns on the green sheet, or on a pair of green sheets. Each is formed by printing an electrode pattern.
본 발명에 의하면, 저항, 인덕터, 및 캐패시터를 세라믹 기판 내부에 장입함으로써 표면 실장 부품의 수량을 크게 줄일수 있고, 세라믹의 시일링 효과에 따라 저항, 인덕터, 및 캐패시터 부품의 신뢰도를 높일 수 있으며, 단위 체적당 부품 집적오를 높일수 있어 소형 경량화에 유리한 효과를 얻을 수 있다.According to the present invention, by inserting a resistor, an inductor, and a capacitor into the ceramic substrate, the number of surface-mount components can be greatly reduced, and the reliability of the resistor, inductor, and capacitor components can be increased according to the sealing effect of the ceramic. It is possible to increase the component integration error per unit volume, which is advantageous in miniaturization and light weight.
이하, 도면을 참조하여 본 발명의 실시예를 통해 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 5는 적층을 위한 각 층별 그린시트의 배열의 일실시예를 도시한 도면이 다.5 is a diagram illustrating an embodiment of an arrangement of green sheets for each layer for lamination.
도 5에 도시된 바와 같이, 본 발명에 따른 금속상 저온 동시소성 세라믹 기판은 도전체 페이스트를 사용하여 접지면(102)을 형성한 금속기판(101) 위에 캐패시터층(501), 인덕터층(502), 저항층(503), 및 상부층(504)를 순서대로 적층하여 제작된다. 상기 캐패시터층(501), 인덕터층(502), 및 저항층(503)의 배열은 필요에 따라 서로 다르게 위치시킬 수 있다.As shown in FIG. 5, the metal-phase low temperature cofired ceramic substrate according to the present invention includes a
또한, 금속기판(101)을 모듈의 전기적 그라운드(ground)로 이용하기 위해서는 상기와 같이 각각의 회로 패턴이 인쇄된 캐패시터층(501), 인덕터층(502), 및 저항층(503)들과 금속기판(101)을 전기적으로 연결해 주는 통로가 필요하다. 이러한 연결 통로는 산화처리 전의 금속기판 위에 도전체 페이스트를 이용하여 접지면(102)을 인쇄하고 이를 비산화성 분위기에서 열처리하는 방법으로 제작된다. In addition, in order to use the
비산화성 분위기에서 열처리된 접지면(102)은 치밀화된 도전체막으로서 금속기판(101)의 산화처리시에 도전체막 아래 부분의 니켈(Ni)층을 효과적으로 보호하는 역할을 하게 되고, 상기 다수의 층(501,502,503)들에 형성된 비어-홀(via-hole)을 통해 다층회로와의 전기적 접속을 가능하게 한다.The
접지면(102)에 사용될 페이스트가 가져야 하는 특성은 금속기판 표면의 니켈층 위에서 인쇄성이 우수해야 하며, 비산화성 분위기에서도 열처리 후 충분히 치밀화된 구조를 가져야 하며, 특히 금속기판(101) 산화처리시 접지면 아래의 니켈층을 효과적으로 보호할 수 있어야 한다.The characteristics of the paste to be used for the
기존의 세라믹 기판에서는 수축율의 제어에 어려움이 있어 컨덕터(conductor)외에 다른 부품을 장입하기에 어려움이 있었다. 그러나, 금속상 저온 동시소성 세라믹 기판(LTCC-M)은 면방향 수축을 억제할 수 있으므로 용이하게 부품을 세라믹 내부에 장입할 수 있다. 즉, 레이아웃 상에서 구성된 저항, 인덕터, 및 캐패시터를 동일한 크기로 기판 내부에 구현할 수 있는 장점을 가지고 있으며, 스크린 프린팅(screen printing) 조건에 의해 용이하게 두께를 조절할 수 있다. 따라서, 신뢰도 높은 부품의 장입이 가능하여, 저항, 인덕터, 및 캐패시터가 모두 장입된 다층 회로기판을 제조할 수 있다.In the conventional ceramic substrate, it is difficult to control the shrinkage rate, so that it is difficult to load other components in addition to the conductor. However, since the metal phase low temperature cofired ceramic substrate (LTCC-M) can suppress the surface shrinkage, the component can be easily loaded into the ceramic. That is, the resistors, inductors, and capacitors configured on the layout have the advantage of being able to be implemented in the substrate in the same size, and the thickness can be easily adjusted by screen printing conditions. Therefore, it is possible to load components with high reliability, thereby manufacturing a multilayer circuit board in which all resistors, inductors, and capacitors are loaded.
이하, 본 발명의 일실시예를 따른 세라믹 기판의 제작방법에 대해 상세히 설명한다.Hereinafter, a method of manufacturing a ceramic substrate according to an embodiment of the present invention will be described in detail.
도 1은 접지면이 형성되어 있는 금속기판의 단면도이다.1 is a cross-sectional view of a metal substrate having a ground plane formed thereon.
먼저, 금속기판 자체를 모듈의 전기적 그라운드로 사용하기 위해 금속기판 상에 접지면을 형성해야 하는데, 그 공정은 다음과 같다.First, in order to use the metal substrate itself as the electrical ground of the module, a ground plane must be formed on the metal substrate. The process is as follows.
금속기판(101) 위에 Cu/Ni 또는 Ni층을 크래딩(cladding), 도금, 디퓨젼 바인딩(diffusion binding) 중 하나의 방법으로 피복한 후, 원하는 크기로 절단한다. 유기용제를 이용하여 금속기판 표면에 존재하는 불순물을 제거한 후 준비된 기판 위에 Ag 또는 Ag/Pd로 만들어진 페이스트를 원하는 패턴으로 스크린 프린터를 이용하여 인쇄한다. 이 기판을 비산화성 분위기의 소성로에 투입하여 인쇄된 페이스트를 치밀화시킨다. 비산화성 분위기를 제공하기 위하여, N2, Ar등의 가스 유동을 이용할 수 있다. 이때, 치밀화된 페이스트는 최종 모듈에서 다층세라믹 회로기판과 금속기판을 전기적으로 연결하는 통로역할을 한다. 이후 금속기판을 산화시키고, 산화물층 위에 유약층(103)을 형성하며, 유약층(103) 표면위에 접착제층(104)를 인쇄하여 금속기판(101)을 완성한다.The Cu / Ni or Ni layer is coated on the
다층회로를 구성하기 위해 그린시트를 원하는 치수로 절단하고, 펀처를 이용하여 비어-홀을 형성한 후, 비어-홀에 도전체 페이스트를 채워 넣는다. 비어-홀 은 층간회로를 연결하는 역할을 한다. 비어-홀을 채운 그린시트에는 각 층에 알맞는 회로패턴을 인쇄한다. 이때 금속기판과 연결되는 부분의 그린시트에는 비어-홀을 형성하여, 이를 통하여 금속기판과 전기적으로 연결될 수 있게 해야 한다. 따라서, 상기 비어-홀이 금속기판(101)의 접지면(102) 위에 위치하도록 회로를 구성한다.In order to form a multilayer circuit, the green sheet is cut to a desired dimension, a via-hole is formed using a puncher, and then the conductive paste is filled into the via-hole. The via-hole serves to connect the interlayer circuits. The green sheet filled with via-holes is printed with a circuit pattern suitable for each layer. In this case, a via-hole is formed in the green sheet of the portion that is connected to the metal substrate, and thus, the green sheet may be electrically connected to the metal substrate. Therefore, the circuit is configured such that the via-hole is located on the
도 2A, 2B, 2C는 다양한 형태의 인덕터 패턴이 인쇄된 그린시트를 도시한 도면이다.2A, 2B, and 2C illustrate a green sheet on which various types of inductor patterns are printed.
도 2A에서는 도전체 페이스트를 이용하여 그린시트(201) 위에 스파이럴(spiral) 형상의 인덕터 패턴(202)을 인쇄하였고, 도 2B에서는 그린시트(201) 위에 구불구불한 형상의 인덕터 패턴(203)을 인쇄하였으며, 도 2C에서는 그린시트(201)의 적층에 의해 만들어지는 3차원형상의 인덕터 패턴(204)을 인쇄하였다. 상기 3차원형상의 인덕터 패턴(204)의 층간 코일의 연결은 비어-홀(205)을 통해 이루어진다. 이러한 다양한 인덕터 패턴들은 필요에 따라 선택되어 사용된다.In FIG. 2A, a
도 3A, 3B는 저항이 인쇄된 그린시트의 평면도 및 단면도이다.3A and 3B are a plan view and a sectional view of a green sheet printed with a resistor.
도 3A 및 도 3B에 도시된 바와 같이, 저항층은 그린시트 위에 저항(301) 페이스트와 전극을 형성하기 위한 컨덕터(302) 페이스트를 인쇄함으로써 만들어진다. 이러한 저항층은 저항 및 컨덕터 페이스트의 조성과 인쇄되는 면적 및 두께에 따라서 다양한 값을 갖도록 용이하게 조절할 수 있다.As shown in Figs. 3A and 3B, the resistive layer is made by printing the
도 4A, 4B, 4C, 4D는 다양한 형태의 캐패시터가 인쇄된 그린시트를 도시한 도면이다.4A, 4B, 4C, and 4D illustrate green sheets on which various types of capacitors are printed.
도 4A는 유전체 페이스트(402)를 이용하여 평판형의 캐퍼시터를 그린시트위에 인쇄하는 방법을 나타낸 것이다. 먼저, 도전체 페이스트로 하부전극(401)을 인쇄하고, 건조 후 하부전극(401) 위에 유전체 페이스트(402)를 인쇄한다. 원하는 캐패시턴스(capacitance)를 얻기 위하여 유전체의 크기 또는 두께를 조절하여 인쇄한다. 건조후 상부전극(403)을 인쇄함으로써 캐패시터가 만들어진다. 이때, 상기 상부전극(403) 및 하부전극(401)에 비어-홀(404)을 연결하여 다층회로들과 연결시킨다. 이렇게 제작된 캐패시터는 세라믹 기판 재료 자체로는 얻기 어려운 하이-캐패시턴스(high capacitance)가 필요한 경우에 사용할 수 있다.4A shows a method of printing a flat capacitor on a green sheet using a
도 4B는 세라믹 기판 자체의 유전율을 이용하는 방법으로 매우 낮은 캐패시턴스가 필요한 경우 사용할 수 있으며, 도전체 페이스트로 된 두 개의 전극(405)을 그린시트(201) 위에 복수로 상호 교번되게 인쇄하면 로우-캐패시턴스(low capacitance)의 캐패시터가 용이하게 만들어진다.FIG. 4B is a method using the dielectric constant of the ceramic substrate itself, and may be used when very low capacitance is required. When two
도 4C는 그린시트의 두께를 이용한 캐패시터로서, 두 장의 그린시트(201) 위에 전극(406),(407)을 각각 인쇄한 후 적층함으로써 만들 수 있다.4C is a capacitor using the thickness of the green sheet, which can be made by printing and stacking the
도 4D는 그린시트(201)에 인쇄된 전극(408)을 캐패시터의 상부전극으로, 금속기판(101)의 접지면을 하부전극(409)으로 사용하는 방법으로 역시 그린시트 두께를 이용한 캐패시터이다.4D is a capacitor using the green sheet thickness by using the
상기와 같이 인쇄된 패턴들을 오븐에서 건조하여, 회로를 완성한다.The printed patterns as above are dried in an oven to complete the circuit.
도 5에 도시된 바와 같이, 인쇄된 그린시트를 건조한 후, 저항, 인덕터, 및 캐패시터가 내부로 장입되어 각 층(501,502,503)을 이루는 그린시트를 80∼100℃의 온도에서 가압적층하여 하나의 성형체로 만든다. 이를 상기 준비된 금속기판(101) 위에 놓고 다시 가압하여 그린시트 적층체를 금속기판(101) 위에 부착되도록 한다.As shown in FIG. 5, after the printed green sheet is dried, the green sheet forming the
도 6은 다층회로를 갖는 금속상 저온소성 세라믹 기판을 도시한 단면도이다.6 is a cross-sectional view showing a metal-phase low-temperature fired ceramic substrate having a multilayer circuit.
도 6에 도시된 바와 같이, 상기 금속기판(101)과 그 위에 부착된 그린시트 적층체(601)를 850∼900℃ 온도에서 소성하면, 세라믹 내부에 저항, 인덕터, 및 캐패시터가 형성되어 있고, 접지면을 통하여 다층세라믹 기판과 금속기판이 전기적으로 연결된 금속상 저온 동시소성 세라믹 기판(LTCC-M)이 완성되게 된다.As shown in FIG. 6, when the
이렇게 소성된 LTCC-M 기판 위에 후공정을 통하여 다시 회로패턴을 형성할 수 있으며, 표면실장 부품의 접합, IC 부착 등을 통하여 원하는 목적의 LTCC-M 모듈을 최종적으로 구현할 수 있다.The circuit pattern can be again formed on the baked LTCC-M substrate through post-processing, and the LTCC-M module of the desired purpose can be finally realized through the bonding of the surface mount components and the IC attachment.
상기에 언급한 바와 같이, 본 발명에 따른 LTCC-M 모듈의 금속기판 자체를 전기적 그라운드로 사용하고 저항, 인덕터, 및 캐패시터를 다층세라믹 회로 내부에 장입함으로써, 그라운드를 형성하기 위한 추가 그린시트의 사용 및 공정이 불필요 하여 경제적으로 우수하고, 표면 실장 부품의 수량을 획기적으로 줄일 수 있고, 저항, 인덕터, 및 캐패시터 패턴의 크기 및 두께의 조절이 용이하여 다양한 부품값을 쉽게 구현할수 있으며, 세라믹의 시일링 효과에 따라 저항, 인덕터, 및 캐패시터등 부품의 신뢰도를 높일 수 있고, 단위 체적당 부품 집적도를 높일 수 있어 소형 경량화에 유리한 효과를 얻을 수 있다.As mentioned above, the use of an additional green sheet to form ground by using the metal substrate itself of the LTCC-M module according to the invention as the electrical ground and loading resistors, inductors and capacitors into the multilayer ceramic circuitry. It is economical because there is no need for the process, and the number of surface mount components can be drastically reduced, and the size and thickness of resistors, inductors, and capacitor patterns can be easily adjusted, and various component values can be easily realized. According to the ring effect, the reliability of components such as resistors, inductors, and capacitors can be increased, and the degree of component integration per unit volume can be increased, which is advantageous in miniaturization and weight reduction.
또한, 본 발명을 상기한 실시 예를 들어 구체적으로 설명하였지만, 본 발명은 이에 제한되는 것이 아니고, 당업자의 통상의 지식의 범위 내에서 그 변형이나 개량이 가능하다.In addition, although the present invention has been described in detail with reference to the embodiments described above, the present invention is not limited thereto, and modifications and improvements are possible within the scope of ordinary knowledge of those skilled in the art.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990056584A KR100673537B1 (en) | 1999-12-10 | 1999-12-10 | A low temperature cofired ceramic on metal and method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990056584A KR100673537B1 (en) | 1999-12-10 | 1999-12-10 | A low temperature cofired ceramic on metal and method of producing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010055382A KR20010055382A (en) | 2001-07-04 |
KR100673537B1 true KR100673537B1 (en) | 2007-01-24 |
Family
ID=19624895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990056584A KR100673537B1 (en) | 1999-12-10 | 1999-12-10 | A low temperature cofired ceramic on metal and method of producing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100673537B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100649579B1 (en) * | 2004-12-07 | 2006-11-28 | 삼성전기주식회사 | Multilayered chip capacitor and capacitor array |
CN105024556A (en) * | 2015-07-09 | 2015-11-04 | 中国科学院自动化研究所 | LTCC(low-temperature co-fired ceramic hybrid)-based hybrid integrated DC-DC converter and manufacture method thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0563367A (en) * | 1991-04-26 | 1993-03-12 | Ngk Insulators Ltd | Low temperature fired ceramic multilayer wiring board |
JPH0730253A (en) * | 1993-06-25 | 1995-01-31 | Matsushita Electric Ind Co Ltd | Method of manufacturing multilayer ceramic board |
JPH08330459A (en) * | 1995-05-30 | 1996-12-13 | Kyocera Corp | Manufacture of multilayer chip device |
KR970060458A (en) * | 1996-01-19 | 1997-08-12 | 모기 쥰이찌 | Multilayer film for circuit board formation and multi-layer circuit board and package for semiconductor device using same |
KR19990025655A (en) * | 1997-09-13 | 1999-04-06 | 이종구 | Manufacturing method of laminated ceramic parts |
JP2000200732A (en) * | 1998-11-17 | 2000-07-18 | Cts Corp | Passive electronic element for multi-layered low temperature co-fired ceramic |
-
1999
- 1999-12-10 KR KR1019990056584A patent/KR100673537B1/en not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0563367A (en) * | 1991-04-26 | 1993-03-12 | Ngk Insulators Ltd | Low temperature fired ceramic multilayer wiring board |
JPH0730253A (en) * | 1993-06-25 | 1995-01-31 | Matsushita Electric Ind Co Ltd | Method of manufacturing multilayer ceramic board |
JPH08330459A (en) * | 1995-05-30 | 1996-12-13 | Kyocera Corp | Manufacture of multilayer chip device |
KR970060458A (en) * | 1996-01-19 | 1997-08-12 | 모기 쥰이찌 | Multilayer film for circuit board formation and multi-layer circuit board and package for semiconductor device using same |
KR19990025655A (en) * | 1997-09-13 | 1999-04-06 | 이종구 | Manufacturing method of laminated ceramic parts |
JP2000200732A (en) * | 1998-11-17 | 2000-07-18 | Cts Corp | Passive electronic element for multi-layered low temperature co-fired ceramic |
Also Published As
Publication number | Publication date |
---|---|
KR20010055382A (en) | 2001-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7100276B2 (en) | Method for fabricating wiring board provided with passive element | |
KR101409559B1 (en) | Improved methods of midfrequency decoupling | |
WO1999041019A1 (en) | Individual, embedded capacitors for laminated printed circuit boards | |
JPH06112655A (en) | Multilayer printed wiring board with built-in coil, and its manufacture | |
JP3946578B2 (en) | Manufacturing method of wiring board provided with passive element, wiring board provided with passive element | |
KR100888132B1 (en) | Thick film capacitors on ceramic interconnect substrates | |
US20040108134A1 (en) | Printed wiring boards having low inductance embedded capacitors and methods of making same | |
JP2006140537A (en) | Wiring substrate and method of producing the same | |
KR100713731B1 (en) | Printed wiring boards having low inductance embedded capacitors and methods of making same | |
US20030011999A1 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
KR100673537B1 (en) | A low temperature cofired ceramic on metal and method of producing the same | |
JPS5917233A (en) | Method of producing composite laminated ceramic part | |
KR100970659B1 (en) | Multilayer substrate for high reliability | |
KR100604366B1 (en) | A low temperature cofired ceramic on metal and a forming method of a grounding face | |
KR20060114562A (en) | Embedded capacitor for low temperature co-fired ceramic substrate and method of manufacturing the same | |
JP2002246267A (en) | Multilayer composite device and its producing method | |
JPH09260144A (en) | Coil component and its manufacture | |
JPH1098244A (en) | Thick-film circuit board and its manufacture | |
US20090117290A1 (en) | Method of manufacturing non-shrinkage ceramic substrate | |
KR20060062931A (en) | Electrode structure of multi-layer inductor | |
JP2007184631A (en) | Manufacturing method of wiring board equipped with passive element | |
JPH06851Y2 (en) | Ceramic multilayer wiring board | |
JPH022318B2 (en) | ||
KR100711008B1 (en) | A method for facturing a composite ceramic module package | |
KR100887112B1 (en) | Method of manufacturing the non-shrinkage ceramic substrate and multilayer ceramin substrate manufactured by the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |