KR100604366B1 - A low temperature cofired ceramic on metal and a forming method of a grounding face - Google Patents

A low temperature cofired ceramic on metal and a forming method of a grounding face Download PDF

Info

Publication number
KR100604366B1
KR100604366B1 KR1019990056588A KR19990056588A KR100604366B1 KR 100604366 B1 KR100604366 B1 KR 100604366B1 KR 1019990056588 A KR1019990056588 A KR 1019990056588A KR 19990056588 A KR19990056588 A KR 19990056588A KR 100604366 B1 KR100604366 B1 KR 100604366B1
Authority
KR
South Korea
Prior art keywords
metal substrate
substrate
paste
metal
ground
Prior art date
Application number
KR1019990056588A
Other languages
Korean (ko)
Other versions
KR20010055386A (en
Inventor
박성대
강현규
Original Assignee
고등기술연구원연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고등기술연구원연구조합 filed Critical 고등기술연구원연구조합
Priority to KR1019990056588A priority Critical patent/KR100604366B1/en
Publication of KR20010055386A publication Critical patent/KR20010055386A/en
Application granted granted Critical
Publication of KR100604366B1 publication Critical patent/KR100604366B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

금속기판을 전기적 그라운드로 사용하기 위한 저온 동시소성 세라믹 기판 및 그 세라믹 기판의 접지면 형성 방법이 개시되어 있다. 본 발명에 따른 금속상 저온 동시소성 세라믹 기판은 전기적 그라운드로 사용하기 위하여 도전체 페이스트로 접지면을 형성한 금속기판, 및 상기 금속기판 위에 적층되고 회로패턴이 인쇄되어 있으며 비어-홀이 형성된 다수의 그린시트를 포함하고 있다. 또한, 상기 도전체 페이스트는 Ag 또는 Ag/Pd 75∼85 wt%, 결정화유리 2∼4 wt%, B 0.1∼0.4 wt%, 분산제 0.2∼0.5 wt%, 및 수지용액 10∼20 wt%의 조성으로 이루어진다. 본 발명에 의하면, 금속기판 자체가 전기적 그라운드로 사용됨으로써, 그라운드 형성을 위한 불필요한 공정을 제거하고 전체 모듈의 체적을 줄일 수 있는 효과를 얻을 수 있게 된다.A low temperature cofired ceramic substrate for using a metal substrate as an electrical ground and a method of forming a ground plane of the ceramic substrate are disclosed. The metal-phase low temperature cofired ceramic substrate according to the present invention includes a metal substrate having a ground plane formed of a conductor paste for use as an electrical ground, and a plurality of stacked circuit patterns and printed via-holes on the metal substrate. Green sheet is included. In addition, the conductor paste is composed of 75 to 85 wt% of Ag or Ag / Pd, 2 to 4 wt% of crystallized glass, 0.1 to 0.4 wt% of B, 0.2 to 0.5 wt% of a dispersant, and 10 to 20 wt% of a resin solution. Is done. According to the present invention, since the metal substrate itself is used as the electrical ground, it is possible to obtain an effect of eliminating unnecessary processes for ground formation and reducing the volume of the entire module.

세라믹기판, 금속기판, 페이스트Ceramic substrate, metal substrate, paste

Description

금속상 저온 동시 소성 세라믹 기판 및 그 세라믹 기판의 접지면 형성방법{A LOW TEMPERATURE COFIRED CERAMIC ON METAL AND A FORMING METHOD OF A GROUNDING FACE} Low temperature co-fired ceramic substrate and method for forming ground plane of ceramic substrate {A LOW TEMPERATURE COFIRED CERAMIC ON METAL AND A FORMING METHOD OF A GROUNDING FACE}

도 1은 Cu/Ni층이 피복된 금속기판의 단면도,1 is a cross-sectional view of a metal substrate coated with a Cu / Ni layer,

도 2는 접지면 형성용 페이스트가 인쇄된 금속기판의 단면도,2 is a cross-sectional view of a metal substrate on which a paste for forming a ground plane is printed;

도 3은 도 2의 페이스트를 열처리한 후 접지면이 형성된 금속기판의 단면도, 도 4는 도 3의 금속기판이 산화된 상태를 도시한 단면도,3 is a cross-sectional view of a metal substrate having a ground plane formed after the heat treatment of the paste of FIG.

도 5는 도 4의 산화된 금속기판 상에 유약층과 접착제층을 형성시킨 상태를 도시한 단면도,5 is a cross-sectional view showing a state in which a glaze layer and an adhesive layer are formed on the oxidized metal substrate of FIG. 4;

도 6은 도 5의 금속기판 상에 비어-홀을 구비한 그린시트를 접착시킨 상태를 도시한 단면도, 및FIG. 6 is a cross-sectional view illustrating a state in which a green sheet having a via-hole is bonded to the metal substrate of FIG. 5; and

도 7은 저온 동시소성에 의해 완성된 세라믹 기판을 도시한 단면도이다.7 is a cross-sectional view showing a ceramic substrate completed by low temperature co-firing.

〈도면의 주요부분에 대한 부호의 설명〉 <Explanation of symbols for main parts of drawing>

100: 금속기판 130: 페이스트100: metal substrate 130: paste

140: 유약층 150: 접착제층140: glaze layer 150: adhesive layer

200: 세라믹 기판 210: 그린시트200: ceramic substrate 210: green sheet

220: 비어-홀 Gf: 접지면220: via-hole Gf: ground plane

본 발명은 금속상 저온 동시 소성 세라믹 기판(low temperature cofired ceramic-On-Metal: LTCC-M)에 관한 것으로, 특히 도전체 페이스트 조성물을 사용하여 금속기판에 접지면을 형성하는 방법 및 그 방법에 의해 제작된 세라믹 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to low temperature cofired ceramic-on-metal (LTCC-M), and in particular to a method of forming a ground plane on a metal substrate using a conductor paste composition and by the method It relates to a manufactured ceramic substrate.

다양한 형태의 전자 디바이스들은 단일 모듈 또는 팩키지내에 상호 연결된(Interconnected) 집적 회로 칩들을 사용한다. 이러한 멀티칩 모듈(Mutichip Module)들은 다시 PCB와 같은 기판과 전기적으로 연결하게 되는데, 이러한 전기적 연결을 위해 모듈의 입출력 단자들 각각에 입출력 핀을 연결하고, 이러한 입출력 핀들을 통해 기판과 접속하게 된다.Various types of electronic devices use interconnected integrated circuit chips in a single module or package. These multichip modules are again electrically connected to a substrate such as a PCB. For this electrical connection, the multichip modules are connected to the input / output pins of each of the input / output terminals of the module and connected to the substrate through the input / output pins.

한편, 신호 처리용 모듈의 경우에는 그 전기적 노이즈 성분을 제거하기 위해 모듈 내부의 회로를 그라운드(ground) 처리해야 하는 것이 필수적이데, 현재 이러한 모듈의 그라운드 처리를 위해 LTCC 모듈의 경우, 적층체의 어느 한 층에 접지 라인을 형성시키고, 모듈내 모든 회로의 그라운드 단자를 상기 접지 라인에 연결시키도록 되어 있다. 이와는 달리, 보다 안정적인 모듈의 접지 처리를 위해 적층체의 한 층(통상적으로 가장 저부의 그린 시트)에 그물(Mesh) 형태로 접지 라인들을 형성시키거나, 또는 LTCC-M 모듈의 경우, 금속 기판을 접지 단자로서 이용하고 있다. 그러나, 상기한 방법들은 적층체의 한 층을 접지에 할당하는 경우, 이에 필요한 재 료 및 공정이 추가되어야 하고, 접지면의 전체 체적이 금속기판에 비해 훨씬 작으므로 금속기판 만큼의 효과를 기대할 수 없다. 또한, 금속 기판을 접지로 사용하는 경우에는 금속 기판 산화층의 일부를 제거하는 공정이 필요하다.On the other hand, in the case of the signal processing module, it is essential to ground the circuit inside the module in order to remove the electric noise component.In the case of the LTCC module for the ground processing of such a module, A ground line is formed in one layer, and the ground terminals of all circuits in the module are connected to the ground line. Alternatively, ground lines may be formed in the form of meshes in one layer of the stack (usually the lowest green sheet) for more stable grounding of the module, or in the case of LTCC-M modules, It is used as a ground terminal. However, in the above methods, when one layer of the laminate is assigned to the ground, the materials and processes required for this are added, and since the total volume of the ground plane is much smaller than that of the metal substrate, it can be expected to be as effective as the metal substrate. none. In addition, when using a metal substrate as a ground, the process of removing a part of metal substrate oxide layer is needed.

이에, 본 발명은 상기한 문제점을 해결하기 위해 창출된 것으로서, 본 발명의 목적은 금속기판 자체를 LTCC-M 모듈의 전기적 그라운드(ground)로 사용하기 위해 도전체 페이스트를 사용하여 금속기판 상에 접지면을 형성하는 방법 및 그 방법에 의해 제작된 세라믹 기판을 제공하는 것이다.Accordingly, the present invention was created to solve the above problems, and an object of the present invention is to ground on a metal substrate using a conductor paste to use the metal substrate itself as an electrical ground of the LTCC-M module. It is to provide a method of forming a surface and a ceramic substrate produced by the method.

상기와 같은 목적들을 달성하기 위해, 본 발명에 따른 금속상 저온 동시소성 세라믹 기판의 접지면 형성방법은 (a)금속기판을 준비하는 단계; (b)스크린 프린터를 이용하여 상기 금속기판 상에 도전체 페이스트를 소정의 패턴으로 인쇄하는 단계; (c)상기 금속기판을 비산화성 분위기의 소성로에 투입하여 상기 인쇄된 페이스트를 치밀화시키는 단계; (d)상기 금속기판을 산화시키는 단계; (e)상기 산화된 금속기판의 표면에 유약층 및 접착제층을 인쇄하는 단계; (f)그린시트 적층체를 상기 금속기판 상에 놓고 가압하여 부착시키는 단계; 및 (g)상기 그린시트 적층체가 부착된 금속기판을 소성하는 단계를 포함한다.In order to achieve the above objects, a method for forming a ground plane of a metal phase low temperature cofired ceramic substrate according to the present invention comprises the steps of: (a) preparing a metal substrate; (b) printing a conductive paste in a predetermined pattern on the metal substrate using a screen printer; (c) injecting the metal substrate into a kiln in a non-oxidizing atmosphere to densify the printed paste; (d) oxidizing the metal substrate; (e) printing a glaze layer and an adhesive layer on a surface of the oxidized metal substrate; (f) placing a green sheet laminate on the metal substrate and pressing to attach the green sheet laminate; And (g) firing the metal substrate to which the green sheet laminate is attached.

상기 금속기판의 준비단계는 금속기판 상에 Cu/Ni층을 피복하는 단계; 상기 피복된 금속기판을 절단하는 단계; 및 유기 용제를 이용하여 금속기판 표면에 존재하는 불순물을 제거하는 단계를 포함한다.The preparing of the metal substrate may include coating a Cu / Ni layer on the metal substrate; Cutting the coated metal substrate; And removing impurities present on the surface of the metal substrate by using the organic solvent.

또한, 본 발명에 따른 금속상 저온 동시소성 세라믹 기판은 전기적 그라운드 로 사용하기 위하여 도전체 페이스트로 접지면을 형성한 금속기판; 및 상기 금속기판 위에 적층되고 회로패턴이 인쇄되어 있으며 비어-홀이 형성된 다수의 그린시트를 포함한다. 상기 페이스트는 Ag 75∼85 wt% 또는 Ag/Pd 75∼85 wt%, 결정화유리 2∼4 wt%, B 0.1∼0.4 wt%, 분산제 0.2∼0.5 wt%, 및 수지용액 10∼20 wt%의 조성으로 이루어진다.In addition, the metal-phase low-temperature co-fired ceramic substrate according to the present invention comprises a metal substrate having a ground plane formed of a conductor paste for use as an electrical ground; And a plurality of green sheets stacked on the metal substrate, printed with circuit patterns, and formed with via-holes. The paste is 75 to 85 wt% Ag or 75 to 85 wt% Ag / Pd, 2 to 4 wt% crystallized glass, 0.1 to 0.4 wt% B, 0.2 to 0.5 wt% dispersant, and 10 to 20 wt% resin solution. Consists of the composition.

본 발명에 의하면, 금속기판 자체를 LTCC-M 모듈의 전기적 그라운드로 사용할 수 있기 때문에, 모듈 동작시 노이즈를 줄여 전기적으로 우수한 성능을 구현할 수 있고, 그라운드를 형성하기 위한 추가의 그린시트 사용 및 공정이 불필요하여 경제적으로 우수하며, 전체 모듈의 체적을 줄일 수 있는 효과를 얻을 수 있다.According to the present invention, since the metal substrate itself can be used as the electrical ground of the LTCC-M module, it is possible to realize excellent electrical performance by reducing the noise during module operation, and additional green sheet use and process for forming the ground It is economical because it is unnecessary, and the effect of reducing the volume of the entire module can be obtained.

이하, 도면을 참조하여 본 발명의 실시예를 통해 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 7은 저온 동시소성에 의해 완성된 세라믹 기판을 도시한 단면도이다.7 is a cross-sectional view showing a ceramic substrate completed by low temperature co-firing.

도 7에 도시된 바와 같이, 세라믹 기판(200)의 금속기판(100)을 모듈의 전기적 그라운드(ground)로 이용하기 위해서는 회로 패턴이 인쇄된 세라믹, 즉 다층의 그린시트(210)와 금속기판(100)을 전기적으로 연결해 주는 통로가 필요하다. 이러한 연결 통로는 산화처리 전의 금속기판 위에 도전체 페이스트(130)를 이용하여 접지면(Gf)을 인쇄하고 이를 비산화성 분위기에서 열처리하는 방법으로 제작된다. As shown in FIG. 7, in order to use the metal substrate 100 of the ceramic substrate 200 as an electrical ground of the module, a ceramic pattern printed with a circuit pattern, that is, a multilayer green sheet 210 and a metal substrate ( A passage is needed to electrically connect the 100. The connection passage is manufactured by printing the ground plane Gf using the conductor paste 130 on the metal substrate before the oxidation treatment and heat-treating it in a non-oxidizing atmosphere.

비산화성 분위기에서 열처리된 접지면(Gf)은 치밀화된 도전체막으로서 금속기판(100)의 산화처리시에 도전체막 아래 부분의 니켈(Ni)층을 효과적으로 보호하 는 역할을 하게 되고, 상기 다층 그린시트(210)에 형성된 비어-홀(via-hole)(220)을 통해 다층회로와의 전기적 접속을 가능하게 한다.The ground plane Gf, which is heat-treated in a non-oxidizing atmosphere, is a densified conductor film, which effectively protects the nickel (Ni) layer under the conductor film during the oxidation treatment of the metal substrate 100. The multilayer green Via-holes 220 formed in the sheet 210 enable electrical connection with the multilayer circuit.

접지면(Gf)에 사용될 페이스트(130)가 가져야 하는 특성은 금속기판 표면의 니켈층 위에서 인쇄성이 우수해야 하며, 비산화성 분위기에서도 열처리 후 충분히 치밀화된 구조를 가져야 하며, 특히 금속기판(100) 산화처리시 접지면 아래의 니켈층을 효과적으로 보호할 수 있어야 한다.The paste 130 to be used for the ground plane Gf should have excellent printability on the nickel layer on the surface of the metal substrate, and should have a sufficiently dense structure after heat treatment even in a non-oxidizing atmosphere, in particular, the metal substrate 100. During oxidation, it should be possible to effectively protect the nickel layer below the ground plane.

이러한 조건을 충족시키기 위해, 도전체 페이스트는 다음과 같은 조성으로 이루어지는 것이 바람직하다.In order to satisfy such a condition, it is preferable that a conductor paste consists of the following compositions.

- Ag 또는 Ag/Pd : 75 ∼ 85 wt%Ag or Ag / Pd: 75 to 85 wt%

- 결정화 유리 : 2 ∼ 4 wt%Crystallized glass: 2 to 4 wt%

- B : 0.1 ∼ 0.4 wt%B: 0.1 to 0.4 wt%

- 분산제 : 0.2 ∼ 0.5 wt%Dispersant: 0.2-0.5 wt%

- 수지용액 : 10 ∼ 20 wt%Resin solution: 10 to 20 wt%

상기 조성중 B(boron)은 산화처리시 접지면(Gf) 주위의 니켈층의 산화량을 감소시키는 역할을 하여 접지면을 보호한다.B (boron) in the composition serves to reduce the amount of oxidation of the nickel layer around the ground plane (Gf) during the oxidation treatment to protect the ground plane.

상기 페이스트는 다음과 같은 제조 과정을 통해 만들어진다. 상기 제시된 조성과 같이 각 원료 분말의 중량을 측정하고, 예비 혼합한다. 이후, 분산제와 수지용액이 담겨진 용기에 적당량의 혼합 분말을 투입하여 1차 혼합을 하고, 동일한 방법으로 3-4회 실시하여 예비혼합된 분말을 모두 유기물과 혼합한다. 상기 혼합물을 3-롤 밀(3-roll mill)을 사용하여 충분한 혼합 및 분말 입자 분산이 이루어지 도록 한다.The paste is made through the following manufacturing process. The weight of each raw powder is measured and premixed as in the composition given above. Thereafter, an appropriate amount of mixed powder is added to a container containing a dispersant and a resin solution, followed by primary mixing. The mixture is mixed 3 to 4 times and mixed with the organic material. The mixture is used in a 3-roll mill to ensure sufficient mixing and powder particle dispersion.

이하, 상기와 같은 방법으로 제조된 페이스트를 사용하여 금속기판위에 전기적 접지면을 형성하는 방법을 설명한다.Hereinafter, a method of forming an electrical ground plane on a metal substrate using the paste prepared in the above manner will be described.

도 1은 Cu/Ni층이 피복된 금속기판의 단면도이고, 도 2는 접지면 형성용 페이스트가 인쇄된 금속기판의 단면도이다.1 is a cross-sectional view of a metal substrate coated with a Cu / Ni layer, and FIG. 2 is a cross-sectional view of a metal substrate on which a paste for forming a ground plane is printed.

우선, 금속기판(100)상에 Cu/Ni층을 피복하고, 소정의 크기로 절단한 후, 유기 용제를 이용하여 금속기판 표면에 존재하는 불순물을 제거한다(S1). 준비된 금속기판 위에 상기 제조된 도전체 페이스트(130)를 소정의 패턴으로 스크린 프린터(screen printer)를 이용하여 인쇄한다(S2).First, the Cu / Ni layer is coated on the metal substrate 100, cut into a predetermined size, and then impurities present on the surface of the metal substrate are removed using an organic solvent (S1). The prepared conductive paste 130 is printed on a prepared metal substrate using a screen printer in a predetermined pattern (S2).

도 3은 도 2의 페이스트를 열처리한 후 접지면이 형성된 금속기판의 단면도이고, 도 4는 도 3의 금속기판이 산화된 상태를 도시한 단면도이다. 이때, 페이스트(130)는 소성된 상태를 나타내고, 도 4에 도시된 금속기판(100)은 산화된 상태를 나태낸다.3 is a cross-sectional view of a metal substrate having a ground plane formed after the heat treatment of the paste of FIG. 2, and FIG. 4 is a cross-sectional view illustrating a state in which the metal substrate of FIG. 3 is oxidized. In this case, the paste 130 represents a fired state, and the metal substrate 100 illustrated in FIG. 4 represents an oxidized state.

상기 금속기판(100)을 비산화성 분위기의 소성로에 투입하여 상기 인쇄된 페이스트(130)를 치밀화시킨다(S3). 바람직하게는, 이러한 비산화성 분위기를 제공하기 위하여 N2나 Ar등의 가스유동을 이용할 수 있다. 이렇게 치밀화된 페이스트는 최종 LTCC-M 모듈에서 다층 세라믹회로기판과 금속기판을 전기적으로 연결하는 통로 역할을 한다. 또한, 상기 소성된 페이스트(130)를 구비한 금속기판(100)을 산화시킨다(S4).The metal substrate 100 is introduced into a kiln in a non-oxidizing atmosphere to densify the printed paste 130 (S3). Preferably, gas flow such as N 2 or Ar may be used to provide such a non-oxidizing atmosphere. This densified paste serves as a path for electrically connecting the multilayer ceramic circuit board and the metal substrate in the final LTCC-M module. In addition, the metal substrate 100 including the fired paste 130 is oxidized (S4).

도 5는 도 4의 산화된 금속기판 상에 유약층과 접착제층을 형성시킨 상태를 도시한 단면도이고, 도 6은 도 5의 금속기판 상에 비어-홀을 구비한 그린시트를 접착시킨 상태를 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating a state in which a glaze layer and an adhesive layer are formed on the oxidized metal substrate of FIG. 4, and FIG. 6 is a state in which a green sheet having a via-hole is bonded onto the metal substrate of FIG. 5. It is sectional drawing.

상기 금속기판(100)의 산화물층 위에 유약층(140)을 형성하고 유약층 표면에 접착제(150)를 인쇄하여 금속기판(100)을 완성한다(S5). 상기 완성된 금속기판(100)상에 다층의 그린시트 적층체(210)를 놓고 가압하여 부착시킨다(S6). 이때, 상기 그린시트 적층체(210)의 비어-홀(220)이 금속기판(100) 위의 접지면(Gf)상에 위치하도록 함으로써, 상기 그린시트 적층체(210)의 다층회로들이 상기 금속기판(100)과 전기적으로 연결될 수 있게 한다.The glaze layer 140 is formed on the oxide layer of the metal substrate 100, and the adhesive 150 is printed on the surface of the glaze layer to complete the metal substrate 100 (S5). The multilayer green sheet laminate 210 is placed on the finished metal substrate 100 and pressed to attach (S6). In this case, the via-holes 220 of the green sheet stack 210 are positioned on the ground plane Gf on the metal substrate 100, whereby the multilayer circuits of the green sheet stack 210 are formed of the metal. To be electrically connected to the substrate 100.

상기 그린시트 적층제(210)는 다음과 같이 제조된다.The green sheet laminate 210 is manufactured as follows.

다층회로를 구성하기 위해 제조된 그린시트를 원하는 치수로 절단하고, 펀처를 이용하여 비어-홀을 형성한 후, 비어-홀에 도전체 페이스트를 채워 넣는데, 상기 비어-홀은 층간회로를 연결하는 역할을 한다. 상기 비어-홀을 채운 그린시트에는 각 층에 알맞는 회로패턴을 인쇄하고, 인쇄된 그린시트를 건조한 후, 각 층을 이루는 그린시트를 80 ∼ 100℃의 온도에서 가압적층하여 하나의 성형체로 만든다.The green sheet fabricated to form the multilayer circuit is cut to a desired dimension, a via-hole is formed by using a puncher, and the via-hole is filled with a conductive paste. The via-hole connects the interlayer circuit. Play a role. The via-hole filled green sheet is printed with a circuit pattern suitable for each layer, the printed green sheet is dried, and the green sheet constituting each layer is laminated at a temperature of 80 to 100 ° C. to form a molded body. .

도 7에 도시된 바와 같이, 상기 금속기판(100)과 그 위에 부착된 그린시트 적층체(210)를 850 ∼ 900℃ 온도에서 동시소성하면(S7), 접지면을 통하여 그린시트 적층체(다층 세라믹)(210)과 금속기판(100)이 전기적으로 연결된 LTCC-M 기판이 완성된다.As shown in FIG. 7, when the metal substrate 100 and the green sheet laminate 210 attached thereto are simultaneously fired at a temperature of 850 to 900 ° C. (S7), the green sheet laminate (multilayer) The LTCC-M substrate electrically connected with the ceramic 210 and the metal substrate 100 is completed.

이렇게 소성된 LTCC-M 기판 위에 후공정을 통하여 다시 회로패턴을 형성할 수 있으며, 표면실장 부품의 접합, IC 부착 등을 통하여 원하는 목적의 LTCC-M 모 듈을 최종적으로 구현할 수 있다.The circuit pattern can be formed again through the post-process on the baked LTCC-M substrate, and the LTCC-M module of the desired purpose can be finally realized through the bonding of the surface mount components and the IC attachment.

상기에 언급한 바와 같이, 본 발명에 따른 LTCC-M 모듈의 금속기판 자체를 전기적 그라운드로 사용함으로써, 모듈 동작시의 노이즈를 줄여 전기적으로 우수한 성능을 구현할 수 있고, 그라운드를 형성하기 위해 추가 그린시트의 사용 및 공정이 불필요하여 경제적으로 우수하며, 전체 모듈의 체적을 줄일 수 있는 효과를 얻을 수 있다.As mentioned above, by using the metal substrate itself of the LTCC-M module according to the present invention as an electrical ground, it is possible to reduce the noise during the operation of the module to achieve an excellent electrical performance, to form an additional green sheet to form a ground It is economically superior because it does not require the use of and the process, and the effect of reducing the volume of the whole module can be obtained.

또한, 본 발명을 상기한 실시 예를 들어 구체적으로 설명하였지만, 본 발명은 이에 제한되는 것이 아니고, 당업자의 통상의 지식의 범위 내에서 그 변형이나 개량이 가능하다.In addition, although the present invention has been described in detail with reference to the embodiments described above, the present invention is not limited thereto, and modifications and improvements are possible within the scope of ordinary knowledge of those skilled in the art.

Claims (5)

(a)금속기판을 준비하는 단계(S1);(a) preparing a metal substrate (S1); (b)스크린 프린터를 이용하여 상기 금속기판 상에 도전체 페이스트를 소정의 패턴으로 인쇄하는 단계(S2);(b) printing a conductive paste in a predetermined pattern on the metal substrate using a screen printer (S2); (c)상기 금속기판을 비산화성 분위기의 소성로에 투입하여 상기 인쇄된 페이스트를 치밀화시키는 단계(S3);(c) injecting the metal substrate into a kiln in a non-oxidizing atmosphere to densify the printed paste (S3); (d)상기 금속기판을 산화시키는 단계(S4);(d) oxidizing the metal substrate (S4); (e)상기 산화된 금속기판의 표면에 유약층 및 접착제층을 인쇄하는 단계(S5);(e) printing a glaze layer and an adhesive layer on a surface of the oxidized metal substrate (S5); (f)그린시트 적층체를 상기 금속기판 상에 놓고 가압하여 부착시키는 단계(S6); 및(f) placing a green sheet laminate on the metal substrate and attaching it by pressing (S6); And (g)상기 그린시트 적층체가 부착된 금속기판을 소성하는 단계(S7)를 포함하는 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판의 접지면 형성방법.(g) firing the metal substrate to which the green sheet laminate is attached (S7). 제 1항에 있어서, 상기 (a)단계는,The method of claim 1, wherein step (a) comprises: 금속기판 상에 Cu/Ni층을 피복하는 단계(S11);Coating a Cu / Ni layer on the metal substrate (S11); 상기 피복된 금속기판을 절단하는 단계(S12); 및Cutting the coated metal substrate (S12); And 유기 용제를 이용하여 금속기판 표면에 존재하는 불순물을 제거하는 단계(S13)를 포함하는 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판의 접 지면 형성방법.A method of forming a folded surface of a metal phase low temperature cofired ceramic substrate, comprising the step (S13) of removing impurities present on the surface of the metal substrate using an organic solvent. 제 1항 또는 제 2항에 있어서, 상기 (b)단계에서 상기 페이스트는 Ag 75∼85 wt%, 결정화유리 2∼4 wt%, B 0.1∼0.4 wt%, 분산제 0.2∼0.5 wt%, 및 수지용액 10∼20 wt%의 조성으로 이루어지는 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판의 접지면 형성방법.The method of claim 1 or 2, wherein in the step (b), the paste is 75 to 85 wt% Ag, 2 to 4 wt% crystallized glass, 0.1 to 0.4 wt% B, 0.2 to 0.5 wt% dispersant, and resin A ground plane forming method for a low-temperature, co-fired ceramic substrate comprising a composition of 10 to 20 wt% of a solution. 제 1항 또는 제 2항에 있어서, 상기 (b)단계에서 상기 페이스트는 Ag/Pd 75∼85 wt%, 결정화유리 2∼4 wt%, B 0.1∼0.4 wt%, 분산제 0.2∼0.5 wt%, 및 수지용액 10∼20 wt%의 조성으로 이루어지는 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판의 접지면 형성방법.The method according to claim 1 or 2, wherein in the step (b), the paste is Ag / Pd 75-85 wt%, crystallized glass 2-4 wt%, B 0.1-0.4 wt%, dispersant 0.2-0.5 wt%, And a resin solution having a composition of 10 to 20 wt%. 제 1항 또는 제 2항에 있어서, 상기 (c)단계에서 비산화성분위기를 제공하기 위하여 N2 및 Ar 중 어느 하나의 가스를 이용하는 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판의 접지면 형성방법.The method of claim 1, wherein in step (c), any one of N 2 and Ar is used to provide a non-oxidation component crisis. .
KR1019990056588A 1999-12-10 1999-12-10 A low temperature cofired ceramic on metal and a forming method of a grounding face KR100604366B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990056588A KR100604366B1 (en) 1999-12-10 1999-12-10 A low temperature cofired ceramic on metal and a forming method of a grounding face

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990056588A KR100604366B1 (en) 1999-12-10 1999-12-10 A low temperature cofired ceramic on metal and a forming method of a grounding face

Publications (2)

Publication Number Publication Date
KR20010055386A KR20010055386A (en) 2001-07-04
KR100604366B1 true KR100604366B1 (en) 2006-07-25

Family

ID=19624899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990056588A KR100604366B1 (en) 1999-12-10 1999-12-10 A low temperature cofired ceramic on metal and a forming method of a grounding face

Country Status (1)

Country Link
KR (1) KR100604366B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811138B1 (en) * 2001-11-13 2008-03-07 오리온피디피주식회사 method of manufacturing a multilayer circuit board using low temperature cofired ceramic on metal, and a multilayer circuit board manufactured thereby
KR100447032B1 (en) * 2002-12-02 2004-09-07 전자부품연구원 Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof
KR100790695B1 (en) * 2006-05-19 2008-01-02 삼성전기주식회사 Method of manufacturing the ceramics board for electronic element package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62185351A (en) * 1986-02-10 1987-08-13 Nec Corp Multilayer interconnection substrate
JPS62290157A (en) * 1986-06-09 1987-12-17 Kyocera Corp Manufacture of ceramic wiring substrate
JPH0547209A (en) * 1991-08-08 1993-02-26 Nippondenso Co Ltd Conductor composite and ceramic base using the same
JPH06152153A (en) * 1992-11-09 1994-05-31 Fujitsu Ltd Circuit board
JPH10107439A (en) * 1996-09-27 1998-04-24 Kyocera Corp Manufacturing method of laminated ceramic board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62185351A (en) * 1986-02-10 1987-08-13 Nec Corp Multilayer interconnection substrate
JPS62290157A (en) * 1986-06-09 1987-12-17 Kyocera Corp Manufacture of ceramic wiring substrate
JPH0547209A (en) * 1991-08-08 1993-02-26 Nippondenso Co Ltd Conductor composite and ceramic base using the same
JPH06152153A (en) * 1992-11-09 1994-05-31 Fujitsu Ltd Circuit board
JPH10107439A (en) * 1996-09-27 1998-04-24 Kyocera Corp Manufacturing method of laminated ceramic board

Also Published As

Publication number Publication date
KR20010055386A (en) 2001-07-04

Similar Documents

Publication Publication Date Title
US6426551B1 (en) Composite monolithic electronic component
US5866240A (en) Thick ceramic on metal multilayer circuit board
KR100604366B1 (en) A low temperature cofired ceramic on metal and a forming method of a grounding face
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP4610114B2 (en) Manufacturing method of ceramic wiring board
KR100439677B1 (en) Multilayered board and method for fabricating the same
JP3785903B2 (en) Multilayer substrate and manufacturing method thereof
JP2006282474A (en) Glass ceramic sintered compact, its production method, and wiring board using the same
JP4826253B2 (en) Method for manufacturing ceramic multilayer substrate and ceramic multilayer substrate
JP4535576B2 (en) Manufacturing method of multilayer wiring board
JP2004087989A (en) Multilayer wiring substrate
KR100663177B1 (en) Method for macturing ltcc with the antener
JPH11284296A (en) Wiring board
KR100673537B1 (en) A low temperature cofired ceramic on metal and method of producing the same
JPH11186727A (en) Wiring board and manufacture thereof
JP4134693B2 (en) Manufacturing method of ceramic laminated substrate
JP4646362B2 (en) Conductor composition and wiring board using the same
JP3905991B2 (en) Glass ceramic wiring board
JP4632472B2 (en) Copper conductor composition and wiring board using the same
KR100310909B1 (en) Fabrication process of low temperature simultaneous firing ceramic substrate
JPH0588557B2 (en)
KR100310910B1 (en) Glass-Ceramic Green Tape Composition for Low Temperature Simultaneous Plastic Substrates
JP2004119587A (en) Wiring board
JP2004231453A (en) Glass-ceramic composition, glass-ceramic sintered compact, wiring substrate using the compact, and packaging structure of the wiring substrate
JP4762564B2 (en) Conductor composition, wiring board using the same, and method for producing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee