KR100669861B1 - 반도체 기판 가공 장치 - Google Patents
반도체 기판 가공 장치 Download PDFInfo
- Publication number
- KR100669861B1 KR100669861B1 KR1020050023058A KR20050023058A KR100669861B1 KR 100669861 B1 KR100669861 B1 KR 100669861B1 KR 1020050023058 A KR1020050023058 A KR 1020050023058A KR 20050023058 A KR20050023058 A KR 20050023058A KR 100669861 B1 KR100669861 B1 KR 100669861B1
- Authority
- KR
- South Korea
- Prior art keywords
- tube
- thermocouple
- semiconductor substrate
- thermocouples
- thermocouple unit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title description 5
- 238000012545 processing Methods 0.000 claims abstract description 28
- 230000001681 protective effect Effects 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 24
- 238000012423 maintenance Methods 0.000 abstract description 4
- 238000003754 machining Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
효율적인 가공 공정 및 정비 공정을 수행할 수 있는 반도체 기판 가공 장치는, 튜브, 반도체 기판들을 수납하여 튜브 내로 승강하는 보트, 튜브의 외측에서 상기 튜브의 내부를 가열하는 히터, 튜브의 외측벽에 수직방향으로 배치되어 튜브의 온도를 측정하는 열전대 유닛, 그리고 열전대 유닛의 파손을 방지하는 보호 부재를 포함한다. 열전대 유닛은, 튜브의 온도를 구역별로 측정하기 위하여 서로 다른 길이를 갖는 복수개의 열전대들을 포함하고, 보호 부재는 열전대들을 독립적으로 보호하는 복수개의 보호 파이프들을 포함한다. 열전대 유닛을 튜브 외측에 배치하고, 이를 보호 부재로 보호함으로써 열전대, 보트, 반도체 기판 등의 파손을 방지할 수 있으며, 열전대 유닛을 신속 및 용이하게 정비할 수 있다.
Description
도 1은 종래에 개시된 수직 퍼니스 설비에서의 열전대를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 기판 가공 장치를 설명하기 위한분해 결합도이다.
도 3은 도 2에 도시한 반도체 기판 가공 장치의 확대 단면도이다.
< 도면의 주요부분에 대한 부호의 설명 >
100：반도체 기판 가공 장치 110：플랜지
111：주입관 112：배출관
120：튜브 130：보트
140：보호 파이프 142：삽입홀
150：열전대 160：히터
본 발명은 반도체 기판 가공 장치에 관한 것으로서, 보다 상세하게는 반도체 기판에 대하여 열을 부가하여 어닐, 산화, 증착, 확산 등의 공정을 수행하기 위한 가공 장치에 관한 것이다.
현재의 반도체 장치에 대한 연구는 보다 많은 데이터를 단시간 내에 처리하기 위하여 고집적 및 고성능을 추구하는 방향으로 진행되고 있다. 반도체 장치를 제조하기 위해서는 회로 설계, 팹(FAB) 공정, 어셈블리 공정, 및 검사 공정과 같은 단위 공정을 수행하여야 한다. 팹 공정 중의 하나로서 어닐(anneal), 산화(oxidation), 증착(deposition)의 목적으로 수행하는 열 공정이 있다.
상기와 같은 열 공정은 퍼니스(furnace) 설비에서 수행된다. 퍼니스 설비는 튜브(tube)내부를 약 600℃ 이상의 고온으로 그리고 압력을 약 0.1 ~ 10torr 수준의 저 진공 상태로 유지한다. 내부의 압력을 저 진공 수준으로 유지할 경우, 고 진공 상태로 유지하는 경우에 비하여 질량 전달율을 향상시킬 수 있고, 확산 효율도 향상시킬 수 있다. 특히, 확산 효율은 대기압에서의 경우와 비교할 때 약 1000배 이상 향상된다. 따라서 저압 기상 증착 장치는 다량의 웨이퍼들 상에 비교적 양호한 막을 신속하게 증착할 경우 많이 이용된다. 이보다 중요하게는, 퍼니스 내부를 일정 온도로 조성 및 유지하는 것이다. 이를 위하여 열전대(thermocouple)가 이용된다.
도 1은 종래에 개시된 수직 퍼니스 설비에서의 열전대를 설명하기 위한 개략적이 단면도이다.
도 1을 참조하면, 수직 퍼니스(10)는 튜브(tube,20), 보트(boat,30), 플랜지(40), 열전대 세트(50) 및 히터(60)를 포함한다.
튜브(20)는 전체적으로 원통형 형상을 가지며, 웨이퍼(W)에 대한 가공 공정을 수행하기 위한 공간을 한정한다. 튜브(20)의 외부에는 히터(60)가 배치되고, 보트(30)는 복수개의 웨이퍼들(W)을 복층으로 수납하여 튜브(20) 내부에서 회전 및 승강한다.
히터(60)는 복사열을 제공하여 튜브(20) 내부의 온도를 상승시키고, 보트(30)에 수납된 웨이퍼들(W)은 튜브(20) 내부에 조성된 고온의 온도 분위기 하에서 가공된다. 보다 구체적으로는 산화 공정을 위해서 튜브(20) 내부는 약 800 ~ 1100 ℃로 조성되고, 어닐 공정을 위해서 튜브(20) 내부는 약 900 ~ 1200℃로 조성된다.
전술한 바와 같은 고온의 분위기를 안정적으로 조성하기 위해서는, 튜브(20)의 온도를 측정하기 위한 온도계가 필요하다. 이를 위하여 종래에는 다수의 열전대들이 하나의 보호관 내부에 배치되어 이루어진 열전대 세트(50)가 이용되었다.
열전대 세트(50)는 튜브(20) 내측벽에 인접하게 배치 및 고정되어, 튜브(20)의 온도를 측정한다. 열전대 세트(50)는 서로 다른 길이를 갖는 5개의 열전대들(도시되지 않음)을 포함하며, 이들은 하나의 보호관 내부에 배치된다.
각각의 열전대들은 구역별로 튜브(20)의 온도를 측정하여 제어부(도시되지 않음)에 제공하고, 상기 제어부는 상기 열전대들로부터 측정된 온도에 따라 히터(60)를 제어하여 튜브(20)를 전체적으로 균일한 온도로 가열 및 보온한다.
열전대 세트(50)를 튜브(20) 내측벽에 인접하게 배치 및 고정하기 위하여, 튜브(20)의 내측벽에는 고리형상의 홀더(22)가 설치되어 열전대 세트(50)가 수직방향으로 배치되도록 파지한다. 하지만, 홀더(22)는 튜브(20) 내부에 노출되어 있는 바 반복적으로 가열 및 냉각되고, 끊임없는 열 충격을 받게 된다. 이로 인하여 홀더(22)가 열전대 세트(50)를 정확하게 파지하지 못하는 경우가 종종 발생된다.
열전대 세트(50)가 정확하게 고정되지 못하면, 보트(30)가 승강 시에 열전대 세트(50)와 충돌할 수 있으며, 이 결과 열전대 세트(50)의 파손뿐만 아니라, 보트(30)에 수납된 웨이퍼들(W)이 파손될 수 있다. 또한, 웨이퍼들(W)이 파손되거나 부서지게 되면 파티클이 발생하여 튜브(20) 내부가 오염될 수 있다.
전술한 바와 같이, 열전대 세트(50)를 튜브(20) 내부에 배치할 경우, 많은 문제점들이 초래될 수 있다. 뿐만 아니라, 열전대 세트(50)를 이루고 있는 5개의 열전대들 중에서 하나만이라도 고장날 경우, 열전대 세트(50) 전체를 수직 퍼니스(10)로부터 분리해야한다. 이를 위해서는, 튜브(20)의 분리가 선행되어야 한다. 당연히 막대한 재정적, 시간적 손해가 발생할 뿐만 아니라 전체 반도체 생산 효율까지 급감하는 문제가 발생한다.
본 발명은 전술한 종래 기술의 문제점을 해결하고자 안출된 것으로서, 본 발명의 목적은 반도체 기판에 대한 열 가공 공정을 효과적으로 수행할 수 있는 반도체 기판 가공 장치를 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 바람직한 실시예들에 따른 반도체 기판 가공 장치는 반도체 기판 가공 공간을 한정하는 튜브, 반도체 기판들을 수납하여 튜브 내로 승강하는 보트, 튜브의 외측에서 상기 튜브의 내부를 가열하는 히터, 튜브의 외측벽에 수직방향으로 배치되어 튜브의 온도를 측정하는 열전대 유닛, 그리고 열전대 유닛의 파손을 방지하는 보호 부재를 포함한다. 이 경우, 열전대 유닛은, 상기 튜브의 온도를 구역별로 측정하기 위하여 서로 다른 길이를 갖는 복수개의 열전대들을 포함하고, 보호 부재는 열전대들을 독립적으로 보호하는 복수개의 보호 파이프들을 포함한다.
본 발명에 따르면, 열전대 유닛을 보호 부재로 보호함으로써 열전대 유닛의 파손을 효과적으로 방지할 수 있다. 또한, 열전대 유닛을 튜브 외측벽에 배치함으로써 열전대 유닛을 용이하게 정비할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 기판 가공 장치에 대하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의해 제한되거나 한정되는 것은 아니다.
도 2는 본 발명의 일 실시예에 따른 반도체 기판 가공 장치를 설명하기 위한 분해 결합도를 도시한 것이고, 도 3은 도 2에 도시한 반도체 기판 가공 장치의 단면도를 부분적으로 확대 도시한 것이다.
도 2내지 도 3을 참조하면, 반도체 기판 가공 장치(100)는 튜브(120), 보트(130), 보호 파이프(140), 열전대(150) 등을 포함한다.
튜브(120)는 상부가 개방된 실린더 형상을 갖는다. 튜브(120)는 주입관(111)과 배출관(112)이 장착된 플랜지(110)에 결합되어 반도체 기판 가공 공정이 수행되는 공간을 한정한다. 이 경우, 튜브(120)는 석영(quartz)으로 이루어질 수 있다. 튜브(120)에서 수행될 수 있는 공정은 다양하다. 예를 들면 어닐(anneal) 공정, 산 화(oxidation) 공정, 증착(deposition) 공정, 확산(diffusion) 공정 등이 대표적이다.
플랜지(110)에 결합된 주입관(111)은 튜브(120) 내로 공정 가스를 공급하고, 배출관(112)은 튜브(120) 내로부터 반응 부산물 및 잉여 공정 가스를 배출한다. 이 경우, 배출관(112)에는 진공 펌프가 연결되어 튜브(120) 내부의 압력을 조절한다. 반도체 기판 가공 공정 시 튜브(120) 내부는 약 0.1 ~ 10torr 수준의 저압 진공 상태까지 조성될 수 있다.
보트(130)는 튜브(120)의 내경보다 작은 직경의 실린더 형상을 갖는다. 보트(130)의 내부는 다층 구조로 형성되어 각 층마다 반도체 기판(W)이 배치된다. 이 경우, 보트(130)의 하부에 설치된 구동 부재(도시되지 않음)에 의하여 회전 및 승강된다.
튜브(120)의 둘레에는 히터(160)가 배치되어 튜브(120)의 외측에서 튜브(120)의 내부를 가열한다. 보트(130)에 복층으로 수납된 반도체 기판들(W)은 튜브(120) 내부에 조성된 고온의 온도 분위기 하에서 가공된다. 다르게는, 히터(160)가 튜브(120)에 내재될 수도 있다.
히터(160)는 열전대(150)로부터 측정된 튜브(120)의 온도에 따라서 제어된다. 열전대(150)는 튜브(120)의 외측벽에 배치되어 튜브(120)의 온도를 측정한다. 이 경우, 열전대(150)는 보호 파이프(140)에 의하여 보호된다.
보호 파이프(140)는 내부에 열전대(150)를 수용하기 위한 공간을 가지며, 튜브(120)의 외측면에 설치된다. 보호 파이프(140)는 튜브(120)와 동일한 재질을 가 지며 튜브(120)에 일체형으로 제조될 수 있다.
보호 파이프(140)는 열전대(150)에 대응하는 길이를 가지며, 상단부는 폐쇄되고 하단부는 개방되어 열전대(150)가 하단부로부터 삽입된다. 이 경우, 상단 및 하단부가 모두 폐쇄된 보호 파이프(140)의 하단부에 약 60도의 기울기로 열전대(150)를 삽입 배치하기 위한 삽입홀(142)을 형성하여 열전대(150)를 삽입 배치할 수 있다.
열전대(150)는 보호 파이프(140)에 삽입 배치되어, 외부 충격이나 외부 환경 변화로부터 보호된다. 즉, 열전대(150)를 튜브(120) 외부에 배치하더라도 내부에 배치되는 경우와 실질적으로 동일하게 튜브(120)의 온도를 측정할 수 있다.
열전대(150)는 튜브(120)의 온도를 측정하여, 이를 제어 모듈(도시되지 않음)에 제공하고, 상기 제어 모듈은 히터(160)의 작동을 제어하여 튜브(120)의 온도를 일정하게 유지한다. 이 경우, 튜브(120)의 온도를 얼마나 정확하게 측정하느냐에 따라서 반도체 기판 가공 공정의 정밀도가 좌우된다. 이를 위하여 본 실시예에 따른 반도체 기판 가공 장치(100)는 서로 다른 길이를 갖는 열전대들(150)을 예시한다.
열전대들(150)은 튜브(120)의 상단부로부터 하단부로 갈수록 길이가 감소하도록 배치되는 것이 바람직하며, 튜브(120)의 둘레를 따라서 서로 인접하게 배치된다. 열전대들(150)의 개수를 제한하는 것은 아니나, 본 실시예에서는 튜브(120)의 외측면에 5개의 열전대들(150)을 배치한다.
열전대들(150)은 튜브(120)를 따라 올라가며 영역별로 온도를 측정하여, 이 를 제어 모듈에 제공하고, 이에 따라서 히터(160)의 작동 및 반도체 기판 가공 장치(100)에서의 가공 공정의 제어된다.
전술한 바와 같은 열전대들(150)을 보호하기 위하여, 튜브(120)의 외측벽에는 복수개의 보호 파이프들(140)이 설치되는 것이 바람직하다. 보호 파이프들(140)은 열전대들(150)에 각각 대응된 형상을 가지며, 열전대들(150)을 독립적으로 보호한다. 즉, 보호 파이프들(140)은 열전대들(150)에 각기 대응되는 길이를 가지며 열전대들(150)과 동일한 개수의 보호 파이프들(140)이 튜브(120)에 설치된다.
본 실시예와 같이, 열전대들(150)을 튜브(120)의 외측벽에 배치하고, 이들을 각기 독립적으로 보호할 경우, 열전대들(150)에 대한 정비공정을 용이 및 신속하게 실시할 수 있다. 보다 자세하게 설명하면, 열전대들(150) 중 적어도 하나의 열전대(150)에 문제가 발생된 경우, 해당 열전대(150)만을 보호 파이프(140)로부터 분리하여 교체 및 수리할 수 있다. 즉, 일 열전대(150)에 문제가 발생되더라도 해당 열전대(150)는 주변 열전대들(150)에 실질적으로 영향을 미치지 않으면서 정비될 수 있다.
본 실시예에서는 하나의 튜브(120)를 갖는 반도체 기판 가공 장치(100)에 대해서만 설명하였지만, 이너(inner) 튜브와 아웃터(outer) 튜브를 독립적으로 가는 반도체 기판 가공 장치에도 본 발명을 적용할 수 있다. 이 경우, 열전대(150) 및 보호 파이프(140)는 아웃터 튜브의 외측벽에 설치된다. 보다 발전적으로 이너(inner) 튜브의 온도를 측정하기 위하여, 이너(inner) 튜브의 외측벽에도 열전대(150) 및 보호 파이프(140)를 설치할 수 있다.
종래에 개시된 일반적인 반도체 기판 가공 장치는 열전대들이 서로 구속하도록 세팅되어 하나의 보호관 내부에 수용되었다. 따라서 일 열전대(150)에 문제가 발생하더라도 전체 열전대들을 보호관으로부터 분리하여야 했다. 또한, 이를 위해서도 튜브를 플랜지로부터 분리하여야 해다. 하지만, 전술한 바와 같은 본 실시예에 따른 반도체 기판 가공 장치(100)는 열전대들(150)을 튜브(120) 외부에 독립적으로 이들을 보호 파이프들(140)로 보호함으로써, 효과적인 정비 공정을 수행할 수 있다. 또한, 열전대들(150)을 튜브(120) 외부에 배치함으로써, 열전대(150), 보트(130) 및 반도체 기판(W)의 충돌 사고를 방지할 수 있다.
본 발명에 따르면, 열전대에 대한 정비 공정을 신속 및 용이하게 수행할 수 있다. 또한, 열전대, 보트, 및 반도체 기판의 충돌 사고를 완전히 방지할 수 있다. 따라서 반도체 기판 가공 공정 및 가공 장치에 대한 정비 공정을 효율적으로 수행할 수 있어 생산율을 극대화시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (5)
- 반도체 기판에 대한 가공 공정을 수행하기 위한 공간을 한정하는 튜브;복수개의 반도체 기판들을 복층으로 수납하여 상기 튜브 내로 승강하는 보트;상기 튜브의 외측에서 상기 튜브의 내부를 가열하기 위한 히터;상기 튜브의 외측벽에 배치되어 상기 튜브의 온도를 상기 튜브의 온도를 구역별로 측정하기 위하여 서로 다른 길이를 갖는 복수개의 열전대들을 포함하는 열전대 유닛; 및상기 열전대 유닛을 감싸도록 상기 튜브 외측벽에 설치되어 상기 열전대 유닛의 파손을 방지하는 보호 부재를 포함하는 것을 특징으로 하는 반도체 기판 가공 장치.
- 삭제
- 제 1 항에 있어서, 상기 보호 부재는 상기 열전대들에 각각 대응하는 길이를 가지며 상기 열전대들을 독립적으로 보호하는 복수개의 보호 파이프들을 포함하는 것을 특징으로 하는 반도체 기판 가공 장치.
- 제 3 항에 있어서, 상기 보호 파이프들의 하단부들에는 상기 열전대들의 유출입을 위한 개구부들이 각기 형성된 것을 특징으로 하는 반도체 기판 가공 장치.
- 제 1 항에 있어서, 상기 보호 부재는 상기 튜브와 동일한 재질을 갖는 것을 특징으로 하는 반도체 기판 가공 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050023058A KR100669861B1 (ko) | 2005-03-21 | 2005-03-21 | 반도체 기판 가공 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050023058A KR100669861B1 (ko) | 2005-03-21 | 2005-03-21 | 반도체 기판 가공 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060101591A KR20060101591A (ko) | 2006-09-26 |
| KR100669861B1 true KR100669861B1 (ko) | 2007-01-16 |
Family
ID=37632619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050023058A KR100669861B1 (ko) | 2005-03-21 | 2005-03-21 | 반도체 기판 가공 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100669861B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6080451B2 (ja) | 2012-09-25 | 2017-02-15 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法、及び熱電対支持体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980026312A (ko) * | 1996-10-09 | 1998-07-15 | 문정환 | 반도체 웨이퍼 산화막확산장치 |
| KR20020068418A (ko) * | 2001-02-21 | 2002-08-27 | 삼성전자 주식회사 | 열전대를 포함하는 확산로 |
-
2005
- 2005-03-21 KR KR1020050023058A patent/KR100669861B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980026312A (ko) * | 1996-10-09 | 1998-07-15 | 문정환 | 반도체 웨이퍼 산화막확산장치 |
| KR20020068418A (ko) * | 2001-02-21 | 2002-08-27 | 삼성전자 주식회사 | 열전대를 포함하는 확산로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060101591A (ko) | 2006-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100932965B1 (ko) | 단열 구조체, 가열 장치, 가열 시스템, 기판 처리 장치 및반도체 장치의 제조 방법 | |
| KR101005384B1 (ko) | 열처리 장치 | |
| US7863204B2 (en) | Substrate processing apparatus, heating apparatus for use in the same, method of manufacturing semiconductors with those apparatuses, and heating element supporting structure | |
| JP5593472B2 (ja) | 基板処理装置および半導体デバイスの製造方法 | |
| KR101579501B1 (ko) | 기판 처리 장치, 반도체 장치의 제조 방법 및 온도 검출 방법 | |
| US20030231698A1 (en) | Apparatus and method for fabricating a semiconductor device and a heat treatment apparatus | |
| JP5647502B2 (ja) | 熱処理装置、半導体装置の製造方法及び基板処理方法。 | |
| KR100950681B1 (ko) | 기판 처리 장치, 기판의 제조 방법 및 반도체 장치의 제조방법 | |
| JP2021197448A (ja) | 熱処理装置 | |
| US20110220089A1 (en) | Vertical heat treatment apparatus and assembly of pressure detection system and temperature sensor | |
| KR100481609B1 (ko) | 반도체 제조 장치 및 반도체 장치의 제조 방법 | |
| US5679168A (en) | Thermal processing apparatus and process | |
| JP2007324477A (ja) | 基板処理装置 | |
| US8172950B2 (en) | Substrate processing apparatus and semiconductor device producing method | |
| KR100669861B1 (ko) | 반도체 기판 가공 장치 | |
| WO2020059722A1 (ja) | 基板処理装置、温度制御システム及び半導体装置の製造方法 | |
| JP2007073865A (ja) | 熱処理装置 | |
| KR200406614Y1 (ko) | 반도체 저압화학기상증착 설비의 플랜지 | |
| JP2012054408A (ja) | 基板処理装置及び被処理基板の製造方法 | |
| JP2005032883A (ja) | 基板処理装置 | |
| KR102526458B1 (ko) | 커넥팅 박스 | |
| JP2006186049A (ja) | 基板処理装置 | |
| JP5274696B2 (ja) | 断熱構造体、加熱装置、加熱システム、基板処理装置および半導体装置の製造方法 | |
| KR200365533Y1 (ko) | 저압 화상기상증착 장치의 반응로 | |
| KR100715689B1 (ko) | 반도체 저압화학기상증착 설비의 플랜지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091214 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |