KR100669276B1

KR100669276B1 - 인터폴레이터, 인터폴레이트 방법 및 신호 처리 회로

Info

Publication number: KR100669276B1
Application number: KR1020040087218A
Authority: KR
Inventors: 세리자와오리미쯔
Original assignee: 산요덴키가부시키가이샤
Priority date: 2003-10-31
Filing date: 2004-10-29
Publication date: 2007-01-16
Also published as: CN1612476A; JP2005136910A; US20050120066A1; KR20050041959A; TW200515695A

Abstract

인터폴레이터에 DC 오프셋 성분을 제거할 수 있는 기능을 갖게 한다. 인터폴레이터(100)는, 탭(120)을 갖는 시프트 레지스터(140), 승산기(160) 및 가산기(180)로 구성된다. 시프트 레지스터(140)는 비동기 샘플링된 데이터 샘플 X를 순차 취득하고, 각 승산기(160)는 시프트 레지스터(140)의 각 탭(120)으로부터의 출력에, 계수 테이블(200)로부터 출력된 탭 계수를 곱한다. 가산기(180)는 각 승산기(160)로부터 얻어진 모든 곱을 가산하여, 출력 데이터 샘플 Y를 얻는다. 여기서, 인터폴레이터(100)를 대역 통과 필터의 특성으로 하기 위해 탭 계수를 설정한다.

인터폴레이터, 대역 통과 필터, 탭 계수, 승산기, 가산기, 계수 테이블, 시프트 레지스터

Description

인터폴레이터, 인터폴레이트 방법 및 신호 처리 회로{INTERPOLATOR, INTERPOLATE METHOD AND SIGNAL PROCESSING CIRCUIT}

도 1은 본 발명의 신호 처리 회로의 구성의 일례를 나타내는 도면.

도 2는 본 발명의 인터폴레이터의 구성의 일례를 나타내는 도면.

도 3은 본 발명의 인터폴레이터에서 표 1에 나타낸 탭 계수에 의해 처리된 신호의 주파수 특성을 나타내는 도면.

도 4는 본 발명의 인터폴레이터에서 표 2에 나타낸 탭 계수에 의해 처리된 신호의 주파수 특성을 나타내는 도면.

도 5는 본 발명의 인터폴레이터에서 표 3에 나타낸 탭 계수에 의해 처리된 신호의 주파수 특성을 나타내는 도면.

도 6은 종래의 LPF의 특성을 나타내는 인터폴레터에 의해 처리된 신호의 주파수 특성을 나타내는 도면.

<도면의 주요 부분에 대한 부호의 설명>

100 : 인터폴레이터

120 : 탭

140 : 시프트 레지스터

160 : 승산기

180 : 가산기

200 : 계수 테이블

본 발명은, 디지털 신호 처리에 있어서, 샘플링한 입력 신호의 비트점 보간을 행하는 인터폴레이터(보간기), 인터폴레이트(보간) 방법 및 신호 처리 회로에 관한 것이다.

디지털 데이터 수신 시스템에 있어서, 통상, 수신 신호를 그 심볼과 동기한 클럭을 이용하여, 아날로그/디지털(A/D) 컨버터로 샘플링을 행하여 디지털 데이터의 복조를 행한다. 한편, 비동기의 클럭에 샘플링을 행하는 비동기 샘플링이 알려져 있다. 비동기 샘플링에서는, 인터폴레이터에 의해서, 샘플점 데이터로부터 샘플 사이에 있는 심볼점의 데이터를 추정하여 계산한다. 이 인터폴레이터의 개념은, 임의의 주파수로 샘플링한 신호를 보다 높은 주파수에서 0 보간 업 샘플링을 행하고, 다음에, 그에 의해 발생하는 불필요한 이미지 신호를 저역 통과 필터(LPF)에 의해 제거하고, 그 후, 씨닝 다운 샘플링의 일련의 동작에 의해 재 샘플링을 행한다고 하는 것이다.

[특허 문헌 1] 일본특허공개 2003-244258호 공보

[특허 문헌 2] 일본특허공개 평7-297680호 공보

그러나, 예를 들면, 디지털 비디오 카메라(DVC)와 같은 디지털 시스템의 재생 채널에서는, 헤드에서 판독한 신호를 헤드 증폭기에서 증폭한 후, 그 출력을 재생 신호의 파형 왜곡을 제거하기 위해서, PR4(Partial Response Class4) 등화 등의 특성으로 파형 등화한다. PR4 특성에서는 필요 신호 성분에 직류(DC) 성분이 없지만, 실제 시스템에서는 헤드 증폭기나 A/D 컨버터 등에서 신호에 DC 오프셋 성분이 부가된다. 이러한 DC 오프셋 성분을 제거하기 위해서, A/D 컨버터 앞에 커플링 컨덴서를 접속하거나, A/D 컨버터 뒤에 DC 오프셋 캔슬러 회로를 삽입할 필요가 있지만, 외장 부품 수가 증가하거나, 회로가 복잡하게 되기 때문에, 회로 규모가 증대한다는 문제점이 있었다. 또한, 상기 저역 통과 필터에서는 DC 오프셋 성분을 제거할 수 없다.

본 발명의 목적은, DC 오프셋 성분을 제거할 수 있는 기능을 갖춘 인터폴레이터를 제공하는 것에 있다.

본 발명은, 아날로그 신호를 디지털 샘플링한 디지털 신호의 보간 처리를 행하는 인터폴레이터로서, 복수의 탭에 의해 상기 디지털 신호를 수신하여, 상기 복수의 탭으로부터 탭 출력을 생성하는 수단과, 상기 탭 출력의 각각에 소정의 계수를 승산하는 승산 수단과, 상기 승산 수단의 출력을 가산하는 가산 수단을 포함하고, 특정한 범위의 주파수 신호만을 통과시키는 대역 통과 필터의 특성을 나타내도록 상기 소정의 계수를 설정한다.

또한, 상기 인터폴레이터에 있어서, 상기 소정의 계수가 가변인 것이 바람직 하다.

또한, 상기 인터폴레이터에 있어서, 상기 디지털 신호가 직류 성분을 갖지 않는 것이 바람직하다.

또한, 본 발명은, 아날로그 신호를 디지털 샘플링한 디지털 신호의 보간 처리를 행하는 인터폴레이트 방법으로서, 복수의 탭에 의해 상기 디지털 신호를 수신하여, 상기 복수의 탭으로부터 탭 출력을 생성하는 단계와, 상기 탭 출력의 각각에 소정의 계수를 승산하는 단계와, 상기 승산 수단의 출력을 가산하는 단계를 포함하고, 특정한 범위의 주파수 신호만을 통과시키는 대역 통과 필터의 특성을 나타내도록 상기 소정의 계수를 설정한다.

또한, 본 발명은, 신호 처리 회로로서, 상기 인터폴레이터를 포함한다.

또한, 상기 신호 처리 회로에 있어서, 상기 인터폴레이터가 비트점 보간을 행하는 위치를 제어하는 수단을 더 포함하는 것이 바람직하다.

<실시예>

본 발명에 대하여 이하 상세히 설명한다. 도 1에 본 발명의 인터폴레이터를 포함하는 신호 처리 회로의 구성의 일례를 나타낸다. 예를 들면, DVC 등의 헤드에 의해 판독된 아날로그 신호는 헤드 증폭기(220)에 의해 증폭되고, A/D 컨버터(240)에서 샘플링 주파수 fs에서 디지털 샘플링되어, 데이터 샘플 X가 출력된다. 샘플링 주파수 fs의 클럭은 위상 동기 루프(PLL)/전압 제어 발신기(VCO)(260)로부터 발생된다.

인터폴레이터(100)는, 디지털 신호 처리에 의해, 비동기 샘플링된 데이터로 부터 비트점을 추정 보간한다. 인터폴레이터(100)는, 예를 들면, 도 2에 도시한 바와 같이 탭(120)을 갖는 시프트 레지스터(140), 승산기(160) 및 가산기(180)로 이루어진다. 시프트 레지스터(140)는 데이터 샘플 X를 순차 취득하고, 각 승산기(160)는 시프트 레지스터(140)의 각 탭(120)으로부터의 출력에, 계수 테이블(200)로부터 출력된 탭 계수를 곱한다. 가산기(180)는 각 승산기(160)로부터 얻어진 모든 곱을 가산하여, 출력 데이터 샘플 Y를 얻는다. 여기서, 탭 계수는 가변이고, 여러 가지 신호의 특성에 따라 임의로 설정해도 된다. 특히, DVC인 경우, 헤드 증폭기로부터의 출력을 PR4 등화 특성 등으로 파형 등화하기 때문에, 필요 신호 성분에 직류(DC) 성분을 갖지 않는다. 따라서, 인터폴레이터(100)의 특성으로서, 종래와 같은 저역 통과 필터(LPF)의 특성에서는 없고, 직류 진폭 게인을 없애거나, 혹은 작게 하여, 예를 들면 특정한 범위의 주파수 신호만을 통과시키는 대역 통과 필터(BPF)의 특성으로 할 수 있다. 이에 의해, 인터폴레이터(100)에 의해 DC 성분을 제거할 수 있다.

본 실시예에서는, 인터폴레이터(100)를, BPF의 특성을 나타내도록, 탭 계수를 설정한다. 예를 들면, 탭 수 10개, 보간 32점인 경우의 탭 계수의 설정예를 표 1, 표 2 및 표 3에 나타낸다. 표 1, 표 2 및 표 3에서, 가로열은 탭의 번호(이 경우, 탭 수는 10개), 세로행은 보간의 위치(이 경우, 4번 탭과 5번 탭 사이에 보간 위치를 32점 취하고, 5번 탭에 가장 가까운 점을 0으로, 4번 탭에 가장 가까운 점을 31로 나타냄)를 나타낸다.

또한, 표 1,표 2 및 표 3의 각각의 탭 계수에 의해 처리된 신호의 주파수 특성을 각각 도 3, 도 4, 및 도 5에 도시한다.

또한, 종래의 LPF의 특성을 나타내는 인터폴레이터의 탭 계수의 설정예를 표 4에, 표 4의 탭 계수에 의해 처리된 신호의 주파수 특성을 도 6에 도시한다.

다시, 도 1을 참조하여 설명한다. 인터폴레이터(100)로부터 출력된 출력 데이터 샘플 Y는, 고정 필터, BPF/고역 통과 필터(HPF), 전역 통과 필터 등으로부터 선택되는 1개 이상으로 이루어지는 필터(282) 및 FIR 필터(284) 등을 포함하는 이퀄라이저(280)를 통해서 필터링 처리되어, 데이터 Z가 출력된다.

또, 인터폴레이터(100)에서 추정 보간되는 위치는, 예를 들면, 비트 추정점 오차 검출기(320), 루프 필터(340), 및 제어부(NCO)(360)로 이루어지는 피드백 루프(300)로 인터폴레이터(100)를 제어함으로써 정해진다. 비트 추정점 오차 검출기(320)는 출력 데이터 Z로부터 타이밍 에러를 검출하고, 루프 필터(340)는 검출한 타이밍 에러로부터 노이즈 성분을 제거하고, 적분 처리, 미분 처리를 행한다. 제어부(360)는, 루프 필터(340)에서 처리된 타이밍 에러를 피드백하여 인터폴레이터(100)의 동작을 제어한다. 이들 비트점 동기의 PLL에 상당하는 루프 동작은 모두 디지털 처리로써 행해지는 것이 바람직하다. 여기서, 피드백 루프(300)에서는, 예를 들면, 샘플링한 데이터의 절대값으로부터 대칭성의 어긋남을 검출하여 오차가 0이 되도록 피드백을 행한다.

본 발명의 인터폴레이터로 처리되는 신호는 디지털 신호이면 특별히 제한은 없지만, 특히 디지털 비디오 카메라(DVC)와 같은 디지털 시스템에서 사용되는 PR4 특성 신호, PR5 특성 신호, 다이 코드 부호, 미러 스퀘어드(M²) 부호, 페이즈 인코딩(PE) 부호 등, 필요 신호 성분에 직류(DC) 성분이 포함되지 않는 신호의 처리에 특히 효과를 발휘한다.

본 발명의 인터폴레이터는, 예를 들면, CM0S-LSI 등의 디지털 집적 회로, 디지털/아날로그 집적 회로화하여 디지털 신호 처리 회로로서, 지상파 디지털 방송, 위성 디지털 방송, 디지털 비디오, 디지털 통신, CD 시스템, MD 시스템, DVD 시스템 등에 사용되는 디지털 신호를 처리하기 위한 장치에 적합하게 사용될 수 있다.

본 발명에 의해, 커플링 콘덴서, DC 오프셋 캔슬러 회로 등의 회로를 설치하지 않고, DC 오프셋 성분을 제거할 수 있는 인터폴레이터, 인터폴레이트 방법, 신호 처리 회로를 제공할 수 있다.

본 발명에 의해, 커플링 컨덴서, DC 오프셋 캔슬러 회로 등의 회로를 설치하지 않고, 인터폴레이터에 의해 DC 오프셋 성분을 제거할 수 있다.

Claims

아날로그 신호를 디지털 샘플링한 디지털 신호의 보간 처리를 행하는 인터폴레이터로서,

복수의 탭에 의해 상기 디지털 신호를 수신하여, 상기 복수의 탭으로부터 탭 출력을 생성하는 수단과,

상기 탭 출력의 각각에 소정의 계수를 승산하는 승산 수단과,

상기 승산 수단의 출력을 가산하는 가산 수단

을 포함하고,

특정한 범위의 주파수 신호만을 통과시키는 대역 통과 필터의 특성을 나타내도록 상기 소정의 계수를 설정하며,

상기 소정의 계수가 가변인 것을 특징으로 하는 인터폴레이터.
삭제
제1항에 있어서,

상기 디지털 신호가 직류 성분을 갖지 않는 것을 특징으로 하는 인터폴레이터.
아날로그 신호를 디지털 샘플링한 디지털 신호의 보간 처리를 행하는 인터폴레이트 방법으로서,

복수의 탭에 의해 상기 디지털 신호를 수신하여, 상기 복수의 탭으로부터 탭 출력을 생성하는 단계와,

상기 탭 출력의 각각에 소정의 계수를 승산하는 단계와,

상기 승산 단계의 출력을 가산하는 단계

를 포함하고,

특정한 범위의 주파수 신호만을 통과시키는 대역 통과 필터의 특성을 나타내도록 상기 소정의 계수를 설정하며,

상기 소정의 계수가 가변인 것을 특징으로 하는 인터폴레이트 방법.
신호 처리 회로에 있어서,

제1항의 인터폴레이터를 포함하는 것을 특징으로 하는 신호 처리 회로.
제5항에 있어서,

상기 인터폴레이터가 비트점 보간을 행하는 위치를 제어하는 수단을 더 포함하는 것을 특징으로 하는 신호 처리 회로.
제1항에 있어서,

상기 소정의 계수를 가변하는 계수 테이블을 구비하고, 특정한 범위의 주파수의 신호만을 통과시키는 밴드 패스 필터의 특성을 나타내도록 상기 계수 테이블의 계수를 설정하는 것을 특징으로 하는 인터폴레이터.
제4항에 있어서,

상기 소정의 계수를 가변하는 계수 테이블을 구비하고, 특정한 범위의 주파수의 신호만을 통과시키는 밴드 패스 필터의 특성을 나타내도록 상기 계수 테이블의 계수를 설정하는 것을 특징으로 하는 인터폴레이터 방법.