JP3141090B2 - 信号処理システム - Google Patents
信号処理システムInfo
- Publication number
- JP3141090B2 JP3141090B2 JP02164194A JP16419490A JP3141090B2 JP 3141090 B2 JP3141090 B2 JP 3141090B2 JP 02164194 A JP02164194 A JP 02164194A JP 16419490 A JP16419490 A JP 16419490A JP 3141090 B2 JP3141090 B2 JP 3141090B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- emphasis
- adaptive filter
- pilot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，テープレコーダなどの記録再生装置，また
は，送信装置と受信装置を有する通信方式などの信号伝
送方式に関するものであり，特に，中間の信号伝送系統
において特性劣化させられた記録系（または送信系）か
らの信号のS/N劣化を改善して正確な信号の再生（復
調）を行う，信号送出装置とこの信号送出装置に対応す
る信号受信装置を有する信号伝送方式に関する。
は，送信装置と受信装置を有する通信方式などの信号伝
送方式に関するものであり，特に，中間の信号伝送系統
において特性劣化させられた記録系（または送信系）か
らの信号のS/N劣化を改善して正確な信号の再生（復
調）を行う，信号送出装置とこの信号送出装置に対応す
る信号受信装置を有する信号伝送方式に関する。
テープレコーダなどの信号記録再生装置においては，
高い周波数領域におけるS/Nの劣化を改善するため，記
録時にヘッドなどを有する記録再生中間部において加わ
る雑音の影響を抑圧するためプリエンファシス処理を行
い，再生時にプリエンファシスに対応したデエンファシ
ス処理を行って記録信号の再生処理を行っている。この
ようなプリエンファシス処理，デエンファシス処理を行
う他のものとしては，その他種々のもの，たとえば，通
信方式がある。通信方式においても，信号伝送中間系
統，たとえば，無線通信経路におけるS/N劣化を改善す
るため送信装置においてプリエンファシス処理を施し受
信装置でデエンファシス処理を行っている。
高い周波数領域におけるS/Nの劣化を改善するため，記
録時にヘッドなどを有する記録再生中間部において加わ
る雑音の影響を抑圧するためプリエンファシス処理を行
い，再生時にプリエンファシスに対応したデエンファシ
ス処理を行って記録信号の再生処理を行っている。この
ようなプリエンファシス処理，デエンファシス処理を行
う他のものとしては，その他種々のもの，たとえば，通
信方式がある。通信方式においても，信号伝送中間系
統，たとえば，無線通信経路におけるS/N劣化を改善す
るため送信装置においてプリエンファシス処理を施し受
信装置でデエンファシス処理を行っている。
このようなエンファシス処理は通常，時定数を固定に
して行っている。しかしながら，たとえば，テープレコ
ーダにおいては，磁気テープ（磁性体）への記録および
磁気テープからの再生において発生するヒステリシスノ
イズの影響は回避できない。このようなヒステリシスノ
イズは磁性体の種類，記録用ヘッドなどの特性によって
信号との比率（S/N）が異なる。また，記録する信号の
スペクトル分布も種々様々である。したがって，このよ
うな時定数を固定にしたエンファシス処理では高周波数
領域における特性劣化を最適に改善することができな
い。
して行っている。しかしながら，たとえば，テープレコ
ーダにおいては，磁気テープ（磁性体）への記録および
磁気テープからの再生において発生するヒステリシスノ
イズの影響は回避できない。このようなヒステリシスノ
イズは磁性体の種類，記録用ヘッドなどの特性によって
信号との比率（S/N）が異なる。また，記録する信号の
スペクトル分布も種々様々である。したがって，このよ
うな時定数を固定にしたエンファシス処理では高周波数
領域における特性劣化を最適に改善することができな
い。
時定数が固定であることに起因する上述の問題を改善
するため，かりに時定数を可変にしようとすれば，再生
時に必要になるその時々の時定数を再生系に知らせなけ
ればならない。しかしながら，通常，磁気テープにその
ような時定数情報を余分に記録しなければならないか
ら，この方式を容易に採用することはできない。
するため，かりに時定数を可変にしようとすれば，再生
時に必要になるその時々の時定数を再生系に知らせなけ
ればならない。しかしながら，通常，磁気テープにその
ような時定数情報を余分に記録しなければならないか
ら，この方式を容易に採用することはできない。
さらに，プリエンファシス回路およびその逆回路とし
てのデエンファシス回路をアンプ，抵抗器，コンデンサ
などのアナログ回路で構成した場合，このようなアナロ
グ回路は部品特性のばらつき，大きな温度依存性，経年
変化（劣化）などによって，プリエンファシスに対する
正確な逆特性としてのデエンファシス特性を得ることが
難しい。その結果，正確な信号再生ができないという問
題に遭遇する。
てのデエンファシス回路をアンプ，抵抗器，コンデンサ
などのアナログ回路で構成した場合，このようなアナロ
グ回路は部品特性のばらつき，大きな温度依存性，経年
変化（劣化）などによって，プリエンファシスに対する
正確な逆特性としてのデエンファシス特性を得ることが
難しい。その結果，正確な信号再生ができないという問
題に遭遇する。
上述した問題は，テープレコーダなどの記録再生装置
に限らず，送信系と受信系との間の信号伝送系統におい
て種々の信号劣化を受ける通信系統においても同様に問
題となっている。
に限らず，送信系と受信系との間の信号伝送系統におい
て種々の信号劣化を受ける通信系統においても同様に問
題となっている。
このような問題を解決するものとしては，たとえば，
ゴーストキャンセラーが知られている。しかしながら，
ゴーストキャンセラーは，送信信号が存在しない信号休
止時間にインパルスなどを送信して信号伝送系統の劣化
特性を把握する方式であるから，実際の送信信号に実時
間的に加わるS/N劣化の影響を実時間で完全に除去する
ことができない。また，ゴーストキャンセラーは，送信
信号に休止時間のない連続信号を送信するもの，たとえ
ば，テープレコーダ，連続的に信号を送信する通信方式
などには適用できない。
ゴーストキャンセラーが知られている。しかしながら，
ゴーストキャンセラーは，送信信号が存在しない信号休
止時間にインパルスなどを送信して信号伝送系統の劣化
特性を把握する方式であるから，実際の送信信号に実時
間的に加わるS/N劣化の影響を実時間で完全に除去する
ことができない。また，ゴーストキャンセラーは，送信
信号に休止時間のない連続信号を送信するもの，たとえ
ば，テープレコーダ，連続的に信号を送信する通信方式
などには適用できない。
したがって，本発明は，連続信号の信号伝送系統にお
けるS/N劣化を最適に改善して正確な信号を再生（また
は復調）する信号伝送方式，ならびに，この信号伝送方
式が適用される信号送出（記録）装置および信号受信
（再生）装置などの信号処理システムを提供することを
目的とする。
けるS/N劣化を最適に改善して正確な信号を再生（また
は復調）する信号伝送方式，ならびに，この信号伝送方
式が適用される信号送出（記録）装置および信号受信
（再生）装置などの信号処理システムを提供することを
目的とする。
本発明の信号処理システムは、信号送出装置と信号再
生装置とを有する。上記信号送出装置は，同期信号とし
てのパイロット信号と、上記信号再生装置における信号
再生のとき上記信号送出装置のエンファシス特性を推定
するための既知雑音信号とを発生する第１の信号発生回
路と；送出対象としての原信号に上記既知雑音信号と上
記パイロット信号とを重畳し，プリエンファシス処理を
施すプリエンファシス回路と；上記プリエンファシス回
路の出力信号を増幅して出力する第１の増幅回路とを有
し，上記信号再生装置は，上記第２の増幅回路の出力信
号に対して第１の適応フィルタリング処理を施して上記
パイロット信号を抽出する第１の適応フィルタ回路と；
上記第１の適応フィルタ回路により抽出されたパイロッ
ト信号から同期信号を検出して出力する同期信号検出回
路と；上記検出した同期信号に同期させて、上記信号送
出装置における上記既知の雑音信号と同じ雑音信号を発
生する第２の信号発生回路と；上記第２の増幅回路の出
力信号から上記第１の適応フィルタ回路で抽出された上
記パイロット信号と上記第２の信号発生回路から発生さ
れた上記既知雑音信号とを減じ、第２の適応フィルタ処
理により上記信号送出装置側のエンファシス特性を推定
してデエンファシス処理を施すデエンファシス回路とを
有する。
生装置とを有する。上記信号送出装置は，同期信号とし
てのパイロット信号と、上記信号再生装置における信号
再生のとき上記信号送出装置のエンファシス特性を推定
するための既知雑音信号とを発生する第１の信号発生回
路と；送出対象としての原信号に上記既知雑音信号と上
記パイロット信号とを重畳し，プリエンファシス処理を
施すプリエンファシス回路と；上記プリエンファシス回
路の出力信号を増幅して出力する第１の増幅回路とを有
し，上記信号再生装置は，上記第２の増幅回路の出力信
号に対して第１の適応フィルタリング処理を施して上記
パイロット信号を抽出する第１の適応フィルタ回路と；
上記第１の適応フィルタ回路により抽出されたパイロッ
ト信号から同期信号を検出して出力する同期信号検出回
路と；上記検出した同期信号に同期させて、上記信号送
出装置における上記既知の雑音信号と同じ雑音信号を発
生する第２の信号発生回路と；上記第２の増幅回路の出
力信号から上記第１の適応フィルタ回路で抽出された上
記パイロット信号と上記第２の信号発生回路から発生さ
れた上記既知雑音信号とを減じ、第２の適応フィルタ処
理により上記信号送出装置側のエンファシス特性を推定
してデエンファシス処理を施すデエンファシス回路とを
有する。
特定的には、上記デエンファシス回路が，上記第２の
増幅回路の出力信号から上記第１の適応フィルタ回路で
抽出された上記パイロット信号を減算する第１の減算回
路と；上記信号送出装置側のエンファシス特性を推定し
て上記第１の減算回路の出力信号に対してデエンファシ
ス処理を施す第２の適応フィルタ回路と；上記第２の適
応フィルタ回路の出力信号から上記第２の信号発生回路
で発生された上記既知雑音信号を減算する第２の減算回
路とを有する。
増幅回路の出力信号から上記第１の適応フィルタ回路で
抽出された上記パイロット信号を減算する第１の減算回
路と；上記信号送出装置側のエンファシス特性を推定し
て上記第１の減算回路の出力信号に対してデエンファシ
ス処理を施す第２の適応フィルタ回路と；上記第２の適
応フィルタ回路の出力信号から上記第２の信号発生回路
で発生された上記既知雑音信号を減算する第２の減算回
路とを有する。
好ましくは，上記既知雑音信号がＭ系列雑音信号であ
り，上記パイロット信号が正弦波信号であり，上記第１
の適応フィルタ回路における第１の適応フィルタリング
処理及び上記デエンファシス回路における第２の適応フ
ィルタリング処理が，最小２乗法適応フィルタリング処
理である 上記信号送出装置から送出される信号が記録媒体に記
録され，上記記録媒体から読み出された信号が再生信号
として上記信号再生装置に供給される得る。
り，上記パイロット信号が正弦波信号であり，上記第１
の適応フィルタ回路における第１の適応フィルタリング
処理及び上記デエンファシス回路における第２の適応フ
ィルタリング処理が，最小２乗法適応フィルタリング処
理である 上記信号送出装置から送出される信号が記録媒体に記
録され，上記記録媒体から読み出された信号が再生信号
として上記信号再生装置に供給される得る。
本発明の信号伝送方式の基本を第１図を参照して述べ
る。
る。
第１図において，信号伝送系統３をはさんで，信号送
出側１に，既知の連続信号を発生する既知信号発生手段
10,該既知連続信号を連続的な原信号に重畳する加算手
段12,および，該加算手段から重畳信号に所定のプリエ
ンファシス処理を行うプリエンファシス手段14を具備す
る信号送出装置を設ける。また，本発明の信号伝送方式
は，信号受信側５に，前記信号伝送系統３において劣化
された受信特性を既知信号に基づいて推定し，受信信号
に加えられたエンファシス特性を推定するため所定の適
応フィルタリング処理する適応フィルタリング手段50,
および，該適当フィルタリング手段の出力信号から信号
送出側で原信号に加算した既知信号に相当する信号を減
じる信号再生手段52を具備する信号再生装置を設ける。
出側１に，既知の連続信号を発生する既知信号発生手段
10,該既知連続信号を連続的な原信号に重畳する加算手
段12,および，該加算手段から重畳信号に所定のプリエ
ンファシス処理を行うプリエンファシス手段14を具備す
る信号送出装置を設ける。また，本発明の信号伝送方式
は，信号受信側５に，前記信号伝送系統３において劣化
された受信特性を既知信号に基づいて推定し，受信信号
に加えられたエンファシス特性を推定するため所定の適
応フィルタリング処理する適応フィルタリング手段50,
および，該適当フィルタリング手段の出力信号から信号
送出側で原信号に加算した既知信号に相当する信号を減
じる信号再生手段52を具備する信号再生装置を設ける。
なお，信号送出装置，信号受信装置はそれぞれ単独に
設けても，協働するように一体的に設けてもよい。ただ
し，信号受信装置は信号送信装置に対応して動作させる
ものとする。
設けても，協働するように一体的に設けてもよい。ただ
し，信号受信装置は信号送信装置に対応して動作させる
ものとする。
信号送出装置において，既知信号発生手段10からの信
号伝送系統３における特性劣化を推定するための既知の
信号を原信号SSに実時間で重畳するので，受信信号に含
まれる既知信号も原信号と同じ信号伝送経路３の影響を
受ける。この既知信号形態は信号受信装置で判っている
から，この既知信号の劣化した受信状態を分析すると原
信号の信号伝送経路３における特性劣化による影響も判
る。したがって，適応フィルタリング手段50においてこ
の影響を推定して，信号再生手段52においてこの推定分
と重畳された既知信号とを除去して原信号の再生を行
う。
号伝送系統３における特性劣化を推定するための既知の
信号を原信号SSに実時間で重畳するので，受信信号に含
まれる既知信号も原信号と同じ信号伝送経路３の影響を
受ける。この既知信号形態は信号受信装置で判っている
から，この既知信号の劣化した受信状態を分析すると原
信号の信号伝送経路３における特性劣化による影響も判
る。したがって，適応フィルタリング手段50においてこ
の影響を推定して，信号再生手段52においてこの推定分
と重畳された既知信号とを除去して原信号の再生を行
う。
次いで，本発明の信号伝送方式の実施例としてテープ
レコーダの信号処理回路を第２図に示す。
レコーダの信号処理回路を第２図に示す。
第２図おいて，第１図の信号送出（記録）側１と信号
再生側５との間に，信号伝送系統３としての磁気テープ
記録再生部300が設けられている。信号送出側１には，
第１図の既知信号発生手段10としての既知信号発生回路
100,第１図の加算手段12およびプリエンファシス手段14
としてのプリエンファシス回路140が設けられている。
また，信号受信（再生）側５には，適当フィルタ手段50
としてのRMS（Root Mean Square、最小２乗法）適応フ
ィルタ回路500,信号再生手段52としてのデエンファシス
再生回路520,そして，同期信号検出回路540が設けられ
ている。
再生側５との間に，信号伝送系統３としての磁気テープ
記録再生部300が設けられている。信号送出側１には，
第１図の既知信号発生手段10としての既知信号発生回路
100,第１図の加算手段12およびプリエンファシス手段14
としてのプリエンファシス回路140が設けられている。
また，信号受信（再生）側５には，適当フィルタ手段50
としてのRMS（Root Mean Square、最小２乗法）適応フ
ィルタ回路500,信号再生手段52としてのデエンファシス
再生回路520,そして，同期信号検出回路540が設けられ
ている。
磁気テープ記録再生部300は，磁気テープ310に，音声
などの連続するアナログ原信号を記録するためのアンプ
302および記録ヘッド304,磁気テープ310に記録された原
信号を再生するための再生ヘッド322およびアンプ324が
設けられている。
などの連続するアナログ原信号を記録するためのアンプ
302および記録ヘッド304,磁気テープ310に記録された原
信号を再生するための再生ヘッド322およびアンプ324が
設けられている。
既知信号発生回路100は，既知雑音発生回路102および
パイロット信号発生回路104からなる。既知雑音発生回
路102は，信号再生のときに記録側のエンファシス特性
を推定するための信号として，記録用原信号ならびに磁
気テープ記録再生部300で印加される雑音とは明瞭に識
別可能な既知の信号，たとえば,M系列雑音を発生させ
る。既知雑音発生回路102で発生する既知雑音信号S102
は連続的な記録用原信号SSに連続的に重畳させるため，
連続的な雑音信号である。また，パイロット信号発生回
路104は信号受信側５において信号送出側１との同期を
とるための既知の同期信号として連続的なパイロット信
号S104を発生する。
パイロット信号発生回路104からなる。既知雑音発生回
路102は，信号再生のときに記録側のエンファシス特性
を推定するための信号として，記録用原信号ならびに磁
気テープ記録再生部300で印加される雑音とは明瞭に識
別可能な既知の信号，たとえば,M系列雑音を発生させ
る。既知雑音発生回路102で発生する既知雑音信号S102
は連続的な記録用原信号SSに連続的に重畳させるため，
連続的な雑音信号である。また，パイロット信号発生回
路104は信号受信側５において信号送出側１との同期を
とるための既知の同期信号として連続的なパイロット信
号S104を発生する。
既知雑音発生回路102の回路例を第３図に示す。
既知雑音発生回路102は，排他的論理和（EXOR）ゲー
ト1029とこのEXORゲート1029を介してリングカウンタを
構成するように接続された８個の遅延型フリップフロッ
プ（Ｄ−FF）1021〜1028が図示の如く接続されて構成さ
れている。前段のＱ出力が次段のＤ−FFのＤ入力に印加
され，各Ｄ−FFのクロック端子に記録（信号送出）側ク
ロックCLKSが印加されている。この例においては，既知
雑音信号S102は各Ｄ−FF1021〜1028から８ビットのＭ系
列雑音信号データQ1〜Q8として出力される。EXORゲート
1029への入力信号を適宜変更することにより，雑音信号
パターンを変化させることができる。
ト1029とこのEXORゲート1029を介してリングカウンタを
構成するように接続された８個の遅延型フリップフロッ
プ（Ｄ−FF）1021〜1028が図示の如く接続されて構成さ
れている。前段のＱ出力が次段のＤ−FFのＤ入力に印加
され，各Ｄ−FFのクロック端子に記録（信号送出）側ク
ロックCLKSが印加されている。この例においては，既知
雑音信号S102は各Ｄ−FF1021〜1028から８ビットのＭ系
列雑音信号データQ1〜Q8として出力される。EXORゲート
1029への入力信号を適宜変更することにより，雑音信号
パターンを変化させることができる。
また，パイロット信号発生回路104の回路構成を第４
図に示す。
図に示す。
パイロット信号発生回路104は，アドレスカウンタ104
aとROM104bからなる。アドレスカウンタ104aは記録側ク
ロックCLKSに応答して８ビットのアドレス信号を出力
し，この８ビットのアドレス信号がROM104bに印加され
て対応するROM104b内のデータを読み出す。ROM104b内に
は，パイロット信号として予め８ビットの正弦波形のパ
ターンデータが記憶されている。したがって，この実施
例においては，パイロット信号発生回路104は正弦波の
パイロット信号を同期信号として出力する。このパイロ
ット信号の周波数の値を，後述する受信側５でアナログ
／ディジタル変換器502でサンプリングする周波数fSの
整数倍，たとえば,256倍の大きさにする。
aとROM104bからなる。アドレスカウンタ104aは記録側ク
ロックCLKSに応答して８ビットのアドレス信号を出力
し，この８ビットのアドレス信号がROM104bに印加され
て対応するROM104b内のデータを読み出す。ROM104b内に
は，パイロット信号として予め８ビットの正弦波形のパ
ターンデータが記憶されている。したがって，この実施
例においては，パイロット信号発生回路104は正弦波の
パイロット信号を同期信号として出力する。このパイロ
ット信号の周波数の値を，後述する受信側５でアナログ
／ディジタル変換器502でサンプリングする周波数fSの
整数倍，たとえば,256倍の大きさにする。
さらに，既知信号発生回路100は,8ビットの既知雑音
信号S102と８ビットの正弦波のパイロット信号S104を重
畳するアダー106,および，アダー106からの重畳された
ディジタル信号をアナログ信号に変換するD/Aコンバー
タ（DAC）108を有している。したがって，既知信号発生
回路100からは,M系列雑音信号S102と正弦波パイロット
信号S104とを重畳したアナログ形式の既知の信号が発生
される。
信号S102と８ビットの正弦波のパイロット信号S104を重
畳するアダー106,および，アダー106からの重畳された
ディジタル信号をアナログ信号に変換するD/Aコンバー
タ（DAC）108を有している。したがって，既知信号発生
回路100からは,M系列雑音信号S102と正弦波パイロット
信号S104とを重畳したアナログ形式の既知の信号が発生
される。
第２図に示したプリエンファシス回路140は，ハイパ
スフィルタ，加算増幅回路からなるアナログ回路のプリ
エンファシス回路であり，記録すべき連続する原信号SS
に既知信号発生回路100において発生させ加算した連続
的な既知雑音信号と連続的なパイロット信号とのD/A変
換結果を加算（重畳）するとともに，加算した信号を第
５図の実線で示したような特性でエンファシスをかけ
る。
スフィルタ，加算増幅回路からなるアナログ回路のプリ
エンファシス回路であり，記録すべき連続する原信号SS
に既知信号発生回路100において発生させ加算した連続
的な既知雑音信号と連続的なパイロット信号とのD/A変
換結果を加算（重畳）するとともに，加算した信号を第
５図の実線で示したような特性でエンファシスをかけ
る。
第５図は，横軸を周波数，縦軸を周波数応答（dB）に
とっている。なお，破線はエンファシスに対応するデエ
ンファシス特性線を示す。
とっている。なお，破線はエンファシスに対応するデエ
ンファシス特性線を示す。
プリエンファシス回路140からの，記録用原信号，既
知雑音信号およびパイロット信号を重畳した信号をエン
ファシスしたプリエンファシス信号S140が，アンプ302
および記録ヘッド304を介して磁気テープ310に記録され
る。
知雑音信号およびパイロット信号を重畳した信号をエン
ファシスしたプリエンファシス信号S140が，アンプ302
および記録ヘッド304を介して磁気テープ310に記録され
る。
次に，まず，信号受信側５の回路全体について述べ
る。最小２乗法（RMS）適応フィルタ回路500は，再生ヘ
ッド322およびアンプ324を介して読み取られた信号から
磁気テープ記録再生部300の特性推定用のＭ系列雑音信
号と同期用パイロット信号とを最小２乗法（RMS）適応
フィルタリングによって抽出する。デエンファシス再生
回路520はプリエンファシスの逆特性を適応フィルタリ
ング処理して推定し，原信号SSに相当する信号を再生す
る。同期信号検出回路540は,RMS適応フィルタ回路500お
よびデエンファシス再生回路520を信号伝送側１からの
信号に同期させて動作させるための同期信号，再生（受
信）側システムクロックCLKSYS,サンプリングクロックC
LKSPLおよびリセットパルスRESETを発生する。
る。最小２乗法（RMS）適応フィルタ回路500は，再生ヘ
ッド322およびアンプ324を介して読み取られた信号から
磁気テープ記録再生部300の特性推定用のＭ系列雑音信
号と同期用パイロット信号とを最小２乗法（RMS）適応
フィルタリングによって抽出する。デエンファシス再生
回路520はプリエンファシスの逆特性を適応フィルタリ
ング処理して推定し，原信号SSに相当する信号を再生す
る。同期信号検出回路540は,RMS適応フィルタ回路500お
よびデエンファシス再生回路520を信号伝送側１からの
信号に同期させて動作させるための同期信号，再生（受
信）側システムクロックCLKSYS,サンプリングクロックC
LKSPLおよびリセットパルスRESETを発生する。
RMS適応フィルタ回路500は，アナログ／ディジタルコ
ンバータ（ADC）502,遅延回路504,FIRフィルタ506,およ
び，減算回路508が図示のごとく接続されて構成されて
いる。ADC502は，同期信号検出回路540からの，たとえ
ば，サンプリング周波数fs＝48KHZのサンプリングクロ
ックCLKSPLに基づいて，再生ヘッド322で検出した磁気
テープ310に記録されたアナログ信号を,16ビットのディ
ジタル信号に変換する。遅延回路504およびFIRフィルタ
506は，この再生ADC信号S502からパイロット信号を抽出
する。遅延回路504は信号相関がないように再生ADC信号
S502を充分長い，所定時間，たとえば,10000サンプル分
遅延させるFIFOバッファメモリで構成されている。この
遅延信号がFIRフィルタ506に印加されて，パイロット信
号S104に相当する正弦波形が再生される。減算回路508
は，再生ADC信号S502から抽出したパイロット信号S506
を減算して，記録用原信号SSの成分とこの信号成分に重
畳された信号送出側の既知雑音信号S102成分（これを再
生原信号S508と呼ぶ）を抽出する。この再生原信号S508
は磁気テープ記録再生部300の影響によりS/Nが劣化され
ている。
ンバータ（ADC）502,遅延回路504,FIRフィルタ506,およ
び，減算回路508が図示のごとく接続されて構成されて
いる。ADC502は，同期信号検出回路540からの，たとえ
ば，サンプリング周波数fs＝48KHZのサンプリングクロ
ックCLKSPLに基づいて，再生ヘッド322で検出した磁気
テープ310に記録されたアナログ信号を,16ビットのディ
ジタル信号に変換する。遅延回路504およびFIRフィルタ
506は，この再生ADC信号S502からパイロット信号を抽出
する。遅延回路504は信号相関がないように再生ADC信号
S502を充分長い，所定時間，たとえば,10000サンプル分
遅延させるFIFOバッファメモリで構成されている。この
遅延信号がFIRフィルタ506に印加されて，パイロット信
号S104に相当する正弦波形が再生される。減算回路508
は，再生ADC信号S502から抽出したパイロット信号S506
を減算して，記録用原信号SSの成分とこの信号成分に重
畳された信号送出側の既知雑音信号S102成分（これを再
生原信号S508と呼ぶ）を抽出する。この再生原信号S508
は磁気テープ記録再生部300の影響によりS/Nが劣化され
ている。
FIRフィルタ506について，第６図を参照して述べる。
このFIRフィルタ506はタップ係数kiが更新可能なDSP
で構成され，その構成は，各段が単位遅延回路Z-1,係数
乗算回路Mi（ｉ＝1,2,・・・,n）および，加算回路Σｉ
が図示の如く接続された回路がｎ段直列に接続されてい
る。この実施例においては,nは65,すなわち，このFIRフ
ィルタ506は65タップのFIRフィルタである。係数乗算回
路Miは前段の単位遅延回路Z-1の出力と係数kiとを乗算
する。この乗算結果が前段の加算回路Σｉの加算結果と
加算される。最終段の加算回路ΣｎからS/N劣化補正パ
イロット信号S506が出力される。S/N劣化補正を適切に
行うためには，係数乗算回路Miに加えられるタップ係数
kiを適切に決定する，このため,FIRフィルタ506にはさ
らに，加算回路ΣａとRMS適応アルゴリズム演算回路が
設けられている。加算回路Σａは，最終段の加算回路Σ
ｎの出力yn（FIR出力信号S506と同じ）から期待信号dn,
すなわち，信号伝送側１におけるパイロット信号発生回
路104から発生される正弦波パイロット信号と同等の信
号を減じて誤差信号ｅ（ｎ）を算出し,RMS適応アルゴリ
ズム演算回路がこの誤差信号ｅ（ｎ）に基づいて，誤差
が最小になるように，タップ係数kiを適宜決定して，乗
算回路Miに出力する。本実施例においては，適応アルゴ
リズムとして，最小２乗法アルゴリズムを用いている。
すなわち，誤差信号ｅ（ｎ）の２乗の総和が最小になる
ように，順次，タップ係数kiを決定している。
で構成され，その構成は，各段が単位遅延回路Z-1,係数
乗算回路Mi（ｉ＝1,2,・・・,n）および，加算回路Σｉ
が図示の如く接続された回路がｎ段直列に接続されてい
る。この実施例においては,nは65,すなわち，このFIRフ
ィルタ506は65タップのFIRフィルタである。係数乗算回
路Miは前段の単位遅延回路Z-1の出力と係数kiとを乗算
する。この乗算結果が前段の加算回路Σｉの加算結果と
加算される。最終段の加算回路ΣｎからS/N劣化補正パ
イロット信号S506が出力される。S/N劣化補正を適切に
行うためには，係数乗算回路Miに加えられるタップ係数
kiを適切に決定する，このため,FIRフィルタ506にはさ
らに，加算回路ΣａとRMS適応アルゴリズム演算回路が
設けられている。加算回路Σａは，最終段の加算回路Σ
ｎの出力yn（FIR出力信号S506と同じ）から期待信号dn,
すなわち，信号伝送側１におけるパイロット信号発生回
路104から発生される正弦波パイロット信号と同等の信
号を減じて誤差信号ｅ（ｎ）を算出し,RMS適応アルゴリ
ズム演算回路がこの誤差信号ｅ（ｎ）に基づいて，誤差
が最小になるように，タップ係数kiを適宜決定して，乗
算回路Miに出力する。本実施例においては，適応アルゴ
リズムとして，最小２乗法アルゴリズムを用いている。
すなわち，誤差信号ｅ（ｎ）の２乗の総和が最小になる
ように，順次，タップ係数kiを決定している。
同期信号検出回路540は，遅延回路504およびFIRフィ
ルタ506で抽出したパイロット信号S506の極性を反転す
る反転増幅回路542,極性反転された抽出パイロット信号
の位相同期をとってサンプリングクロックCLKSPLおよび
受信側システムクロックCLKSYSを発生するPLL回路544,
および，リセットパルスRESETを発生するためのＤ−FF5
46とNANDゲート548から構成されている。PLL回路544
は，位相比較回路として機能するEXORゲート544a,ロー
パスフィルタ544b,電圧制御型オシレータ（VCO）544cお
よび分周器544dで構成されている。この分周器544dから
位相同期がとれた再生側システムクロックCLKSYSおよび
サンプリングクロックCLKSPLが出力される。再生側シス
テムクロックCLKSYSは信号受信側５の回路全体の動作ク
ロックとして用いられる。また，サンプリングクロック
CLKSPLは上記したように,ADC502のサンプリングクロッ
クとして用いられる。VCO544cの出力をクロックとし，
反復増幅回路542からの反転抽出パイロット信号をＤ入
力とするＤ−FF546のＱ出力と反転増幅回路542からの反
転抽出パイロット信号とをNANDゲート548に印加するこ
とにより，信号送出側１のパイロット信号発生回路104
の正弦波パイロット信号に同期したリセットパルスRESE
Tが発生される。このリセットパルスRESETは後述する既
知雑音発生回路524の同期信号に用いる。
ルタ506で抽出したパイロット信号S506の極性を反転す
る反転増幅回路542,極性反転された抽出パイロット信号
の位相同期をとってサンプリングクロックCLKSPLおよび
受信側システムクロックCLKSYSを発生するPLL回路544,
および，リセットパルスRESETを発生するためのＤ−FF5
46とNANDゲート548から構成されている。PLL回路544
は，位相比較回路として機能するEXORゲート544a,ロー
パスフィルタ544b,電圧制御型オシレータ（VCO）544cお
よび分周器544dで構成されている。この分周器544dから
位相同期がとれた再生側システムクロックCLKSYSおよび
サンプリングクロックCLKSPLが出力される。再生側シス
テムクロックCLKSYSは信号受信側５の回路全体の動作ク
ロックとして用いられる。また，サンプリングクロック
CLKSPLは上記したように,ADC502のサンプリングクロッ
クとして用いられる。VCO544cの出力をクロックとし，
反復増幅回路542からの反転抽出パイロット信号をＤ入
力とするＤ−FF546のＱ出力と反転増幅回路542からの反
転抽出パイロット信号とをNANDゲート548に印加するこ
とにより，信号送出側１のパイロット信号発生回路104
の正弦波パイロット信号に同期したリセットパルスRESE
Tが発生される。このリセットパルスRESETは後述する既
知雑音発生回路524の同期信号に用いる。
デエンファシス再生回路520は,FIRフィルタ522,信号
送出側１の既知雑音発生回路102と同じ回路構成の既知
雑音発生回路524,減算回路526,および,DAC528によって
図示の如く構成されている。FIRフィルタ522の回路構成
自体は，第６図に示したFIRフィルタ506と同様,65タッ
プのDSPによるRMS適応フィルタである。ただし，このFI
Rフィルタ522は，信号送出側１のエンファシス特性を推
定するとともに記録系の特性を推定する制御動作を行
う。このためのフィルタのタップ係数もRMS適応アルゴ
リズムによって決定する。既知雑音発生回路524は信号
送出側１の既知雑音発生回路102と同じ回路構成であ
り，信号送出側既知雑音信号S102と同じ再生側既知雑音
信号S524を発生する。ただし，既知雑音発生回路102の
既知雑音信号印加と同期させるため，既知雑音発生回路
524は,NANDゲート548からのリセットパルスRESETに同期
して，再生側システムクロックCLKSYSに応じた既知雑音
信号S524を発生する。減算回路526はFIRフィルタ522か
らの補正出力信号S522から再生側既知雑音信号S524を減
じて，原信号SSに相当する再生信号を抽出する。DAC528
は減算回路526からのディジタル信号をアナログ再生信
号SRに変換する。
送出側１の既知雑音発生回路102と同じ回路構成の既知
雑音発生回路524,減算回路526,および,DAC528によって
図示の如く構成されている。FIRフィルタ522の回路構成
自体は，第６図に示したFIRフィルタ506と同様,65タッ
プのDSPによるRMS適応フィルタである。ただし，このFI
Rフィルタ522は，信号送出側１のエンファシス特性を推
定するとともに記録系の特性を推定する制御動作を行
う。このためのフィルタのタップ係数もRMS適応アルゴ
リズムによって決定する。既知雑音発生回路524は信号
送出側１の既知雑音発生回路102と同じ回路構成であ
り，信号送出側既知雑音信号S102と同じ再生側既知雑音
信号S524を発生する。ただし，既知雑音発生回路102の
既知雑音信号印加と同期させるため，既知雑音発生回路
524は,NANDゲート548からのリセットパルスRESETに同期
して，再生側システムクロックCLKSYSに応じた既知雑音
信号S524を発生する。減算回路526はFIRフィルタ522か
らの補正出力信号S522から再生側既知雑音信号S524を減
じて，原信号SSに相当する再生信号を抽出する。DAC528
は減算回路526からのディジタル信号をアナログ再生信
号SRに変換する。
以上に述べた回路構成により，信号受信側５におい
て，信号送出側１で記録用原信号SSに加算した特性推定
用既知雑音信号S102に基づいて磁気テープ記録再生部30
0におけるS/N劣化を推定し，それを補償した再生信号SR
を発生することができる。
て，信号送出側１で記録用原信号SSに加算した特性推定
用既知雑音信号S102に基づいて磁気テープ記録再生部30
0におけるS/N劣化を推定し，それを補償した再生信号SR
を発生することができる。
また，本実施例によれば,FIRフィルタ522を用いて信
号伝送側１のプリエンファシス回路140の特性を自動的
に推定しているので，テープレコーダ，電波放送などで
広く行われているアナログ信号のプリエンファシスを規
格化し標準化することなく，記録側と再生側で適切な時
定数を設定できる。
号伝送側１のプリエンファシス回路140の特性を自動的
に推定しているので，テープレコーダ，電波放送などで
広く行われているアナログ信号のプリエンファシスを規
格化し標準化することなく，記録側と再生側で適切な時
定数を設定できる。
上記実施例において，既知雑音発生回路102として第
３図に示したＭ系列雑音信号を発生する回路を例示した
が，既知雑音信号としてはその他種々の雑音信号を用い
ることができる。たとえば，第７図に示したように，既
知雑音発生回路102として，アドレスカウンタ102aとROM
102bで構成し,ROM102bには所定の疑似雑音パターンデー
タを記憶しておき，アドレスカウンタ102aに記録側クロ
ックCLKSを印加してこの記録側クロックCLKSをアドレス
信号としてROM102bから所定の疑似雑音信号を発生させ
ることができる。この信号送出側１の既知雑音発生回路
102に対応して，信号受信側５の既知雑音発生回路524も
同様の構成にする。さらに，既知雑音発生回路102およ
び対応する既知雑音発生回路524は，伝送系統の特性劣
化を推定するための既知の連続する信号を発生すればよ
く，雑音信号を発生する回路でなくてもよい。
３図に示したＭ系列雑音信号を発生する回路を例示した
が，既知雑音信号としてはその他種々の雑音信号を用い
ることができる。たとえば，第７図に示したように，既
知雑音発生回路102として，アドレスカウンタ102aとROM
102bで構成し,ROM102bには所定の疑似雑音パターンデー
タを記憶しておき，アドレスカウンタ102aに記録側クロ
ックCLKSを印加してこの記録側クロックCLKSをアドレス
信号としてROM102bから所定の疑似雑音信号を発生させ
ることができる。この信号送出側１の既知雑音発生回路
102に対応して，信号受信側５の既知雑音発生回路524も
同様の構成にする。さらに，既知雑音発生回路102およ
び対応する既知雑音発生回路524は，伝送系統の特性劣
化を推定するための既知の連続する信号を発生すればよ
く，雑音信号を発生する回路でなくてもよい。
さらに，パイロット信号発生回路104は同期信号とし
て正弦波を用いた場合について述べたが，同期用の信号
パターンであれば他の種々の信号，たとえば,M系列雑音
信号などであってもよい。
て正弦波を用いた場合について述べたが，同期用の信号
パターンであれば他の種々の信号，たとえば,M系列雑音
信号などであってもよい。
以上，アナログ形式の音声などの信号を記録し再生す
る場合について述べたが，本発明は，記録用原信号およ
び再生信号がディジタル形式の場合にも適用できる。こ
の場合，信号送出側１のプリエンファシス回路140をデ
ィジタルプリエンファシス回路にする。このディジタル
プリエンファシス回路は，第８図に示すように，第５図
の周波数f1以上を通過させるハイパスフィルタ142,エン
ファシス係数乗算器144,および加算回路146で構成され
る。この回路構成によれば，第２図におけるDAC108およ
び信号受信側５におけるADC502は不要である。また，こ
のディジタル式プリエンファシス回路によれば，アナロ
グ式プリエンファシス回路で生ずる特性変化に依存され
ず，正確な逆エンファシス特性を得ることができる。
る場合について述べたが，本発明は，記録用原信号およ
び再生信号がディジタル形式の場合にも適用できる。こ
の場合，信号送出側１のプリエンファシス回路140をデ
ィジタルプリエンファシス回路にする。このディジタル
プリエンファシス回路は，第８図に示すように，第５図
の周波数f1以上を通過させるハイパスフィルタ142,エン
ファシス係数乗算器144,および加算回路146で構成され
る。この回路構成によれば，第２図におけるDAC108およ
び信号受信側５におけるADC502は不要である。また，こ
のディジタル式プリエンファシス回路によれば，アナロ
グ式プリエンファシス回路で生ずる特性変化に依存され
ず，正確な逆エンファシス特性を得ることができる。
以上，テープレコーダの場合についての実施態様につ
いて述べたが，本発明はその他，信号伝送系統において
S/Nを劣化させる媒体を介して，信号送出装置と信号受
信装置とが設けられた信号処理系統，たとえば，種々の
通信系統に対しても同様に適用可能である。この場合，
第１図の信号伝送経路３が，有線通信経路または無線通
信経路，信号送出側１に送信装置が設けられ，信号受信
側５に受信装置が設けられる。
いて述べたが，本発明はその他，信号伝送系統において
S/Nを劣化させる媒体を介して，信号送出装置と信号受
信装置とが設けられた信号処理系統，たとえば，種々の
通信系統に対しても同様に適用可能である。この場合，
第１図の信号伝送経路３が，有線通信経路または無線通
信経路，信号送出側１に送信装置が設けられ，信号受信
側５に受信装置が設けられる。
さらに，本発明は，上記したように，信号送信装置と
信号受信装置が常に一体に構成されている場合に限ら
ず，たとえば,VTRのように，記録側と再生側とが距離的
にも時間的には別個独立している場合における，信号記
録装置とそれに対応する再生装置のそれぞれに適用でき
る。この場合，相互にエンファシスについての規格化な
どを必要としない。
信号受信装置が常に一体に構成されている場合に限ら
ず，たとえば,VTRのように，記録側と再生側とが距離的
にも時間的には別個独立している場合における，信号記
録装置とそれに対応する再生装置のそれぞれに適用でき
る。この場合，相互にエンファシスについての規格化な
どを必要としない。
以上述べたように，本発明によれば，信号伝送（記
録）装置において，連続する伝送（記録）用原信号に連
続する既知の信号を重畳させ，信号受信（再生）装置に
おいて伝送経路でS/N劣化された既知雑音信号から伝送
経路のS/N劣化状態を実時間で推定しその推定値で受信
信号を補正することにより伝送側原信号に対して実時間
でのS/N劣化推定補正を行った正確な信号を再生するこ
とができる。
録）装置において，連続する伝送（記録）用原信号に連
続する既知の信号を重畳させ，信号受信（再生）装置に
おいて伝送経路でS/N劣化された既知雑音信号から伝送
経路のS/N劣化状態を実時間で推定しその推定値で受信
信号を補正することにより伝送側原信号に対して実時間
でのS/N劣化推定補正を行った正確な信号を再生するこ
とができる。
また，本発明によれば，電波放送などで広く行われて
いるアナログ信号のプリエンファシスを規格化し標準化
することなく，記録側と再生側で適切な時定数を設定で
きる。
いるアナログ信号のプリエンファシスを規格化し標準化
することなく，記録側と再生側で適切な時定数を設定で
きる。
第１図は本発明の信号伝送系統のブロック図， 第２図は本発明の第１実施例としての磁気記録再生系統
の具体例としてのテープレコーダ信号処理回路図， 第３図は第２図におけるプリエンファシス特性を示す
図， 第４図は第２図の既知雑音発生回路図， 第５図は第２図のパイロット信号発生回路図， 第６図は第２図のFIRフィルタの構成図， 第７図は第２図の既知雑音発生回路の他の回路図， 第８図は本発明の他の実施例としてのプリエンファシス
回路図である。 （符号の説明） １……信号送出側， ３……信号伝送系統， ５……信号受信側， 10……既知信号発生手段， 12……加算手段， 14……プリエンファシス手段， 50……適応フィルタ手段， 52……信号再生手段， 100……既知信号発生回路， 140……プリエンファシス回路， 300……磁気テープ記録再生部， 500……RMS適応フィルタ回路， 520……デエンファシス再生回路， 540……同期信号検出回路。
の具体例としてのテープレコーダ信号処理回路図， 第３図は第２図におけるプリエンファシス特性を示す
図， 第４図は第２図の既知雑音発生回路図， 第５図は第２図のパイロット信号発生回路図， 第６図は第２図のFIRフィルタの構成図， 第７図は第２図の既知雑音発生回路の他の回路図， 第８図は本発明の他の実施例としてのプリエンファシス
回路図である。 （符号の説明） １……信号送出側， ３……信号伝送系統， ５……信号受信側， 10……既知信号発生手段， 12……加算手段， 14……プリエンファシス手段， 50……適応フィルタ手段， 52……信号再生手段， 100……既知信号発生回路， 140……プリエンファシス回路， 300……磁気テープ記録再生部， 500……RMS適応フィルタ回路， 520……デエンファシス再生回路， 540……同期信号検出回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 志澤 弘 東京都港区北青山３丁目６番12号 青山 富士ビル 日本テキサス・インスツルメ ンツ株式会社内 (56)参考文献 特開 昭62−188482（ＪＰ，Ａ) 特開 昭62−281508（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 1/62 - 1/68 H04B 1/76 H04B 3/04 - 3/10 G11B 20/00
Claims (4)
- 【請求項１】信号送出装置と信号再生装置とを有する信
号処理システムであって， 上記信号送出装置は， 同期信号としてのパイロット信号と、上記信号再生装置
における信号再生のとき上記信号送出装置のエンファシ
ス特性を推定するための既知雑音信号とを発生する第１
の信号発生回路と， 送出対象としての原信号に上記既知雑音信号と上記パイ
ロット信号とを重畳し，プリエンファシス処理を施すプ
リエンファシス回路と， 上記プリエンファシス回路の出力信号を増幅して出力す
る第１の増幅回路と を有し， 上記信号再生装置は， 上記信号送出装置から送出された信号の再生信号を増幅
する第２の増幅回路と， 上記第２の増幅回路の出力信号に対して第１の適応フィ
ルタリング処理を施して上記パイロット信号を抽出する
第１の適応フィルタ回路と， 上記第１の適応フィルタ回路により抽出されたパイロッ
ト信号から同期信号を検出して出力する同期信号検出回
路と， 上記検出した同期信号に同期させて、上記信号送出装置
における上記既知の雑音信号と同じ雑音信号を発生する
第２の信号発生回路と， 上記第２の増幅回路の出力信号から上記第１の適応フィ
ルタ回路で抽出された上記パイロット信号と上記第２の
信号発生回路から発生された上記既知雑音信号とを減
じ、第２の適応フィルタ処理により上記信号送出装置側
のエンファシス特性を推定してデエンファシス処理を施
すデエンファシス回路と を有する， 信号処理システム。 - 【請求項２】上記デエンファシス回路が， 上記第２の増幅回路の出力信号から上記第１の適応フィ
ルタ回路で抽出された上記パイロット信号を減算する第
１の減算回路と， 上記信号送出装置側のエンファシス特性を推定して上記
第１の減算回路の出力信号に対してデエンファシス処理
を施す第２の適応フィルタ回路と， 上記第２の適応フィルタ回路の出力信号から上記第２の
信号発生回路で発生された上記既知雑音信号を減算する
第２の減算回路と を有する請求項１に記載の信号処理システム。 - 【請求項３】上記既知雑音信号がＭ系列雑音信号であ
り， 上記パイロット信号が正弦波信号であり， 上記第１の適応フィルタ回路における第１の適応フィル
タリング処理及び上記デエンファシス回路における第２
の適応フィルタリング処理が，最小２乗法適応フィルタ
リング処理である 請求項１又は２に記載の信号処理システム。 - 【請求項４】上記信号送出装置から送出される信号が記
録媒体に記録され， 上記記録媒体から読み出された信号が再生信号として上
記信号再生装置に供給される 請求項1,2又は３に記載の信号処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02164194A JP3141090B2 (ja) | 1990-06-25 | 1990-06-25 | 信号処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02164194A JP3141090B2 (ja) | 1990-06-25 | 1990-06-25 | 信号処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0454733A JPH0454733A (ja) | 1992-02-21 |
| JP3141090B2 true JP3141090B2 (ja) | 2001-03-05 |
Family
ID=15788469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02164194A Expired - Fee Related JP3141090B2 (ja) | 1990-06-25 | 1990-06-25 | 信号処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3141090B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003204291A (ja) | 2002-01-07 | 2003-07-18 | Nec Corp | 通信システム |
-
1990
- 1990-06-25 JP JP02164194A patent/JP3141090B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0454733A (ja) | 1992-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1186445A (ja) | 同期／非同期データ検出装置 | |
| JPH03205939A (ja) | 搬送波再生方式およびディジタル位相復調装置 | |
| US5504633A (en) | Apparatus, having a variable equalizer, for reproducing a digital signal from a record carrier | |
| KR100278536B1 (ko) | 자동 등화 시스템과, 잡음 감소 회로와, 위상 동기 제어 회로 | |
| EP0887797B1 (en) | Method, equipment and recording device for suppressing pulsed interference in analogue audio and/or video signals | |
| GB2164827A (en) | Method of cancelling echoes in full-duplex data transmission system | |
| JP3141090B2 (ja) | 信号処理システム | |
| JP2781137B2 (ja) | ディジタル非線形プリエンファシス／ディエンファシス装置 | |
| JPH0578225B2 (ja) | ||
| JPH0991887A (ja) | ディジタル信号処理方法及び装置 | |
| JP2014123948A (ja) | Ａｍ放送信号における振幅変調（ａｍ）ノイズを低減するための方法及びシステム | |
| US5774478A (en) | Interpolation circuit for interpolating error data block generated in Σ modulated data stream | |
| KR100669276B1 (ko) | 인터폴레이터, 인터폴레이트 방법 및 신호 처리 회로 | |
| JPH08223240A (ja) | 周波数オフセット補償回路 | |
| JP3104333B2 (ja) | 磁気再生装置 | |
| JPH08329626A (ja) | ディジタルデータの補間装置、再生装置、記録装置及び補間方法 | |
| JP3507248B2 (ja) | ノイズ白色化装置 | |
| JP4025378B2 (ja) | キャリア再生回路及び該キャリア再生回路を用いた復調回路 | |
| JP2564968B2 (ja) | 交差偏波干渉補償器 | |
| JP3116460B2 (ja) | 等化回路 | |
| JP2000174828A (ja) | 情報処理装置および方法、並びに提供媒体 | |
| JP3087342B2 (ja) | 適応型フィルタ | |
| JPH0740676B2 (ja) | デイジタル伝送信号の再生装置 | |
| KR100662601B1 (ko) | 위상차 보정 장치 및 데이터 선두 검출 장치를 갖는 데이터재생 장치 | |
| JPH03296904A (ja) | 自動利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |