KR100663977B1 - 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 노아 플래시 메모리 어레이 및 그 동작방법 - Google Patents

복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 노아 플래시 메모리 어레이 및 그 동작방법 Download PDF

Info

Publication number
KR100663977B1
KR100663977B1 KR1020050009846A KR20050009846A KR100663977B1 KR 100663977 B1 KR100663977 B1 KR 100663977B1 KR 1020050009846 A KR1020050009846 A KR 1020050009846A KR 20050009846 A KR20050009846 A KR 20050009846A KR 100663977 B1 KR100663977 B1 KR 100663977B1
Authority
KR
South Korea
Prior art keywords
charge trap
memory cell
layer
trap memory
tunneling
Prior art date
Application number
KR1020050009846A
Other languages
English (en)
Other versions
KR20060089262A (ko
Inventor
심재성
박병국
이종덕
김정우
Original Assignee
재단법인서울대학교산학협력재단
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단, 삼성전자주식회사 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020050009846A priority Critical patent/KR100663977B1/ko
Priority to CN200610004708XA priority patent/CN1832202B/zh
Priority to JP2006027613A priority patent/JP5164053B2/ja
Priority to US11/346,659 priority patent/US7615821B2/en
Publication of KR20060089262A publication Critical patent/KR20060089262A/ko
Application granted granted Critical
Publication of KR100663977B1 publication Critical patent/KR100663977B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 액티브 영역에 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 노아(NOR) 플래시 메모리 어레이 및 그 동작방법에 관한 것이다.
종래 전하트랩 메모리 셀의 구조와 달리 본 발명에서 사용되는 메모리 셀은 액티브 영역에 복수개의 도핑층을 적절히 형성함으로써, 소스/드레인 영역과 PN 접합을 이루는 부분에서 전자가 밴드간 터널링이 되도록 유도하고, 상기 전자를 소정의 역 바이어스 상태에서 가속시켜 애벌런치 현상을 유도하여 이때 생성된 홀을 각 전하트랩 메모리 셀의 전하트랩층으로 주입시키는 방식으로 프로그램하고, 이레이즈시에는 F-N 터널링으로 채널에 있는 전자를 상기 각 셀의 전하트랩층으로 주입시키는 방식으로 노아 플래시 메모리 어레이를 동작하는 방법을 제공한다.
전하트랩, 플래시 메모리, 터널링, 애벌런치, NOR

Description

복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 노아 플래시 메모리 어레이 및 그 동작방법{NOR Flash Memory Array and Operating Method of the same Using Charge Trap Memory Cell with Multi-Doped Layers}
도 1은 종래의 플로팅 게이트 형태의 플래시 메모리 셀(FLOTOX : Floating-Gate-Tunneling-Oxide)의 구조를 나타내는 단면도이다.
도 2는 종래의 소노스(SONOS : Silicon-Oxide-Nitride-Oxide-Silicon) 형태의 전하트랩 플래시 메모리 셀의 구조를 나타내는 단면도이다.
도 3은 종래 전하트랩 메모리 셀의 이레이즈시 게이트에서 전자가 터널링되어 질화막쪽으로 넘어오는 백-터널링(Back-tunneling) 효과를 설명하는 에너지 밴드도이다.
도 4는 종래 전하트랩 메모리 셀의 구조에서 게이트에 의하여 유도된 핫 홀(hot hole)이 주입되는 메카니즘(mechanism)을 보여주는 설명도이다.
도 5는 본 발명에 사용되는 3개의 도핑층을 갖는 전하트랩 메모리 셀의 구조를 나타내는 단면도이다.
도 6은 본 발명에 사용되는 전하트랩 메모리 셀에서 소정의 역 바이어스가 인가될 경우 깊은 공핍(deep depletion) 영역이 형성되고 그 속에서 터널링된 전자에 의하여 애벌런치 현상을 일으키고, 이때 생성된 홀이 전하트랩층인 질화물층으로 주입되는 것을 보여주는 설명도이다.
도 7은 본 발명에 사용되는 메모리 셀에서 애벌런치발생유도층의 N형 불순물 농도가 일정수준에 못 미쳐 애벌런치 현상이 일어나지 않을 경우의 프로그램 상태를 보여주는 전기적 특성도이다.
도 8은 본 발명에 사용되는 메모리 셀에서 애벌런치발생유도층의 N형 불순물 농도가 일정수준 이상되어 애벌런치 현상이 일어날 경우의 프로그램 상태를 보여주는 전기적 특성도이다.
도 9는 본 발명에 사용되는 메모리 셀에서 3개의 도핑층을 구현한 다음 SIMS 분석한 결과도이다.
도 10은 본 발명에 사용되는 N형 웰(well) 내부에 3개의 도핑층을 갖는 전하트랩 메모리 셀의 구조를 나타내는 단면도이다.
도 11은 본 발명에 사용되는 N형 웰(well) 내부에 2개의 도핑층을 갖는 전하트랩 메모리 셀의 구조를 나타내는 단면도이다.
도 12는 본 발명의 NOR 플래시 메모리 어레이를 간략히 그린 구조도이다.
도 13은 본 발명에 사용되는 메모리 셀의 내구성을 보여주는 전기적 특성도이다.
도 14는 본 발명에 사용되는 메모리 셀의 인젝션 효율(Injection Efficiency)을 보여주는 전기적 특성도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 반도체 기판 12 : N형 웰(well)
20 : 3개의 도핑층 20' : 2개의 도핑층
22 : 문턱전압조절층 24 : 터널링발생유도층
26 : 애벌런치발생유도층 30 : 소스 또는 드레인
40 : 유전층 42 : 제 1 산화물층
44 : 질화물층 46 : 제 2 산화물층
50 : 게이트
삭제
삭제
삭제
삭제
삭제
삭제
본 발명은 노아(NOR) 플래시 메모리 어레이 및 그 동작방법에 관한 것으로, 보다 상세하게는 액티브 영역에 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 노아 플래시 메모리 어레이 및 그 동작방법에 관한 것이다.
디지털 컴퓨터 메모리 분야는 보다 강력한 컴퓨팅 환경의 요구로 나날이 발전을 거듭하고 있다. 그 중에 플래시 메모리 분야는 1990년대 후반부터 모바일과 멀티미디어 환경에서 그 금광을 찾게 되었는데, 최근 휴대폰, PDA, MP3 플레이어, USB 드라이브 등 현대 모바일 및 멀티미디어 컴퓨팅 환경의 확장과 보다 많은 정보를 휴대하기 좋은 저장장치의 필요성으로 인해 그 중요성이 점점 더 커져가고 있다. 따라서, 플래시 메모리에 대한 수요도 급증하면서 그에 따른 셀 사이즈의 축소화와 저전력, 고속 동작 등이 계속 요구되고 있다.
상용되고 있는 플래시 메모리는 단위 셀의 배열(array) 형태에 따라 NOR 형과 NAND 형으로 분류되고 있다. 즉, 플래시 메모리에는 비트 라인(bit line)과 소스 라인(source line)에 셀이 병렬로 연결된 NOR 형과 직렬로 연결된 NAND 형이 있다. NOR 형 플래시 메모리는 마이크로 프로세서나 마이크로 컨트롤러를 실행시키기 위한 프로그램이나 오퍼레이팅 시스템(operating system)을 저장하기 위한 코드 저장(code storage)용으로 주로 사용되고, NAND 형 플래시 메모리는 이미지, 음악, 기타 음성 자료 파일을 저장하기 위한 데이터 저장(data storage)용으로 주로 사용된다.
고용량, 저전력 및 고속 플래시 메모리를 구현하기 위해서는 핵심이 되는 메모리 셀의 개발이 필수적으로 요구되어 왔다.
그러나, 도 1과 같은 종래의 플로팅 게이트 형태의 플래시 메모리 셀(FLOTOX : Floating-Gate-Tunneling-Oxide)은 구조상의 한계로 인하여 나노미터 영역으로 갈수록 소자 축소화에 어려움을 겪고 있다. 이것은 셀 사이의 간격이 줄어듦에 따라 플로팅게이트의 커플링에 따른 상호간의 간섭현상이 심화되는 데에 따른 결과이다.
따라서, 최근에는 제조공정을 단순화시키고 커플링의 영향을 거의 받지 않는 구조로, 도 2와 같은 MOSFET 구조에서 게이트 산화막 대신 전하트랩층(charge trap layer)을 포함하는 하나 이상의 유전층을 삽입한 형태의 전하트랩 메모리 소자가 차세대 플래시 메모리 셀로 부상하고 있다. 그 대표적인 것으로 SONOS (Silicon-Oxide-Nitride-Oxide-Silicon), MONOS (Metal-Oxide-Nitride-Oxide-Silicon), MNOS (Metal-Nitride-Oxide-Silicon) 등이 있는데, 이는 모두 질화막을 전하트랩층으로 사용하여 질화막 내에 존재하는 다량의 딥 레벨 트랩(deep level trap) 들을 이용하고 있다.
그런데, 종래의 전하트랩 메모리 소자는 상기 플로팅 게이트 메모리 셀(FLOTOX 셀)과 마찬가지로, 일반적으로 NMOS 형태로 제작되어 왔다. 그래서, 프로그램을 위해 전하트랩층인 질화막 내로 전자를 주입시키는 수단으로 채널의 핫 일렉트론 주입 방식(CHE : Channel Hot-Electron 주입 방식)이나 F-N(Fowler-Nordheim) 터널링 방식이 이용되었다.
삭제
삭제
상기 CHE 주입 방식으로 프로그램을 할 경우 질화막층의 격리된 트랩 특성으로 인해 주입된 전자가 질화막 내에서 수평적으로 거의 이동하지 않고 전자가 주입된 드레인 또는 소스 상단 근처에 집중적으로 분포되어 그 상태를 유지하게 되는 데, 이 특성을 이용하여 하나의 셀 내에 두 개의 비트를 저장하는 수단으로도 이용되었다. 이러한 예로 NOR 플래시 메모리로 분류되는 NROMTM 또는 MirrorBitTM라는 이름의 버츄얼 그라운드 어레이(Virtual Ground Array)에서 성공적으로 사용된 바 있다.
그러나, 상기 CHE 주입 방식은 프로그램을 위해 채널에 큰 값의 수평적 전계를 필요로 하므로 소스와 드레인에 각각 다른 전압을 자유롭게 인가할 수 있어야 하며(IEEE Elec. Dev. Lett., vol. 21, pp. 543-545, 2000), 채널 스케일 다운시 트랩된 전자간의 간섭과 전자들의 이웃 트랩 영역으로 이동 등으로 스켈링 다운에 일정한 한계가 있고, 또한 인젝션 효율이 떨어져 전력소모가 크다는 문제점 등이 제기되어 왔다(Trans. Electron Dev., vol. 49, no. 11, pp. 1939-1946, 2002).
그리고, 종래 전하트랩 메모리 셀은 플로팅 게이트가 필요 없고 MOSFET 구조에서 유전막의 구성만을 바꾸면 되는 구조적인 단순함으로 인해 제조 공정상의 큰 이점이 있지만, 프로그램 동작을 통해 주입된 전자를 소거하는 데는 큰 어려움이 따른다는 결정적인 단점이 존재한다. 즉, 질화막 내에 존재하는 깊은 트랩은 일단 주입된 전자가 빠져나가지 못하도록 막는 역할을 함으로써, 전하 보유(retention) 특성은 개선되는 효과를 가져오지만 이레이즈에 있어서는 동작 전압을 크게 상승시키는 결과를 초래한다.
그런데, 강한 네거티브 바이어스 조건이 게이트에 가해질 경우 질화막의 깊은 트랩 내 전자는 잘 방출되지 않음으로 인해 채널에서 홀이 F-N 터널링을 통해 주입되어 이미 프로그램된 전자와 재결합함으로써 이레이즈 동작이 이루어진다는 메커니즘이 일반적으로 받아들여지고 있다. 그러나 동일한 조건에서 홀의 F-N 터널링 전류는 전자에 비해 그 값이 훨씬 작다. 그리고 유전체를 전하저장소로 이용하는 전하트랩 메모리는 도체 개념의 플로팅 게이트를 사용하는 FLOTOX 셀에 비해 커플링 비율(coupling ratio)이 매우 작으므로 인가된 게이트 전압을 터널링 산화막에 집중시키는데 근본적인 한계가 있다. 따라서 이러한 두 가지 요인(낮은 홀 터널링 전류와 커플링 비율) 때문에 강한 네거티브 게이트 전압에서는 오히려 게이트로부터 도 3과 같이 전자가 터널링되어 넘어오게 되는 백-터널링(Back-tunneling) 효과가 발생하게 되어, 이레이즈 속도는 크게 저하되고 문턱전압 원상태로의 복구는 일정 수준에서 멈춰지는 결과를 가져오게 되는 문제점이 있었다.
결국, 전하트랩 메모리의 진정한 상업화를 위해서는 상기와 같은 불완전한 이레이즈 문제를 반드시 극복해야 한다.
현재, 그 방법의 하나로, 상기 셀 당 2비트 저장 방식인 NROMTM 전하트랩 메모리에서는 핫 홀(hot-hole) 주입 방법을 통해 이레이즈 문제를 해결하고 있다. 이 방법은 도 4와 같이 NMOS 구조에서 소스 또는 드레인과 바디 사이에 역 바이어스로 강한 음 전압을 인가했을 경우, 게이트 아래 소스 또는 드레인의 N+ 영역은 표면에서 반전(inversion)되어 홀이 유도되는 효과를 가져 온다. 이때 부분적으로 형성된 N+-P+ 접합영역에는 큰 전계가 걸리게 되고, 이로부터 밴드간 터널링(Band-to-Band Tunneling)현상이 일어난다. 이 후 채널 쪽으로 빠져나오는 홀은 소스 또는 드레인과 바디 사이에 걸린 전압으로 인하여 더욱 가속되고, 이중 충분한 운동량을 가진 핫 홀은 게이트 전압의 도움을 받아 질화막층으로 보다 쉽게 주입하게 된다. 이러한 방식의 핫 홀은 F-N 터널링된 홀보다 훨씬 큰 에너지를 가지게 되어 홀의 무거운 질량과 터널링 장벽에도 불구하고 효과적으로 질화막으로 주입이 가능하게 된다.
그러나, 상기와 같은 핫 홀 주입 방식으로 이레이즈 동작을 일으키기 위해서는 게이트, 바디 전압 뿐만 아니라 소스와 드레인 바이어스도 일정한 값으로 잡아 줄 수 있어야 한다. 그리고, 밴드간 터널링된 홀이 기판과 수평방향의 전계에 의하여 가속되고 수직방향의 전계에 의해 질화막층으로 주입되므로 보다 큰 바이어스 전압이 요구되고, 홀 인젝션 효율이 떨어져 전력소모 또한 크다는 문제점이 있어 왔다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점 들을 해결하기 위하여 새로운 구조의 PMOS형 전하트랩 메모리 셀을 제안하고, 상기 새로운 구조의 전하트랩 메모리 셀을 이용한 NOR 형 플래시 메모리 어레이 및 그 동작방법을 제공하는 데 그 목적이 있다.
즉, 종래 전하트랩 메모리 셀의 구조에서 액티브 영역에 복수개의 도핑층을 적절히 형성함으로써, 소스/드레인 영역과 PN 접합을 이루는 부분에서 전자가 밴드-투-밴드(band-to-band) 터널링되도록 유도하고, 상기 전자를 소정의 역 바이어스 상태에서 가속시켜 애벌런치 현상을 유도하여 이때 생성된 홀을 전하트랩 메모리 셀의 전하트랩층으로 주입시키는 방식으로 프로그램하고, 이레이즈시에는 F-N 터널링으로 채널에 있는 전자를 상기 전하트랩층으로 주입시키는 방식을 이용하여 NOR 형 플래시 메모리 어레이를 구동하는 방법을 제공한다.
본 발명에 따른 노아형 플래시 메모리 어레이는 하나 이상의 비트 라인(bit line)과, 상기 각 비트 라인에 다수의 전하트랩 메모리 셀들의 드레인들이 전기적으로 연결되고, 상기 다수의 전하트랩 메모리 셀들의 게이트들은 상기 비트 라인과 교차되도록 배열된 다수의 워드 라인(word line)들에 각각 전기적으로 연결되고, 상기 다수의 전하트랩 메모리 셀들의 소스들은 상기 비트 라인과 교차되도록 배열된 다수의 소스 라인 들에 각각 전기적으로 연결된 플래시 메모리 어레이로서,
상기 전하트랩 메모리 셀은 반도체 기판과; 상기 기판에 N형 불순물로 도핑되어 형성된 터널링발생유도층을 포함하는 복수개의 도핑층으로 형성된 액티브 영역과; 상기 액티브 영역 상에 형성된 게이트와; 상기 게이트에 인접하고 서로 이격되어 상기 액티브 영역에 P형 불순물로 상기 터널링발생유도층과 PN 접합을 이루도록 형성된 소스/드레인 영역과; 상기 게이트와 상기 액티브 영역 사이에 전하트랩층을 가지는 하나 이상의 유전층을 구비한 전하트랩 메모리 셀인 것으로 이를 이용한 플래시 메모리 어레이임에 그 특징이 있다.
삭제
상기 본 발명의 노아형 플래시 메모리 어레이의 전하트랩 메모리 셀의 구조에 관한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
[구조에 관한 제 1 실시예]
우선, 도 5와 같이, 종래 전하트랩 메모리 셀 구조에서, 반도체 기판(10)은 N형 기판을 사용하고 상기 기판에 3개의 도핑층(20)을 형성하여 액티브 영역으로 만들고, 소스/드레인 영역(30)은 P형 불순물을 도핑한 PMOS 구조이다.
여기서, 3개의 도핑층(20)은 기판 상부로부터 문턱전압조절층(22), 터널링발생유도층(24) 및 애벌런치발생유도층(26)으로 구성된다.
이때 문턱전압조절층(22)은 P형 불순물로 기판 상단에 얇게 도핑하여 형성시킨 층으로, 본 발명을 구현하는데 필수적으로 있어야 하는 것은 아니나, 다른 두 층 즉, 터널링발생유도층(24)과 애벌런치발생유도층(26)의 형성으로 채널이 형성될 부분에 높은 농도의 N형 불순물이 주입되어 셀의 문턱전압을 높이는 결과를 초래하여 셀을 구동(프로그램, 이레이즈 및 리드)시 문제를 발생시킬 수 있으므로 이를 방지하고 적절한 초기 문턱전압을 유지하기 위하여 보충적으로 형성시키는 도핑층이다.
그리고, 애벌런치발생유도층(26)은 N형 불순물로 상기 소스/드레인 영역(30) 이하로 깊고 넓게 도핑하여 형성시킨 층으로, 도 6과 같이, 소정의 역 바이어스가 인가될 경우 소스/드레인 영역(30)에서 점선까지 깊은 공핍(deep depletion) 영역을 형성하여 소스/드레인 영역(30)과 터널링발생유도층(24)의 접합 즉, PN 접합 부분에서 밴드-투-밴드(band-to-band) 터널링된 전자를 가속시켜 애벌런치 현상을 발생시키고, 애벌런치 현상으로부터 생성된 홀을 다시 반대 방향으로 가속시키는 층이므로, 본 발명을 구현하는데 필수적으로 있어야 하는 도핑층이다. 여기서 상기와 같이 애벌런치 현상을 발생시키고 홀을 적절히 가속시키기 위해 상기 N형 불순물의 피크 도핑농도를 조절하여야 되는데, 5×1017/cm3 이상으로 하는 것이 바람직하다. 애벌런치발생유도층(26)의 N형 불순물 농도가 일정수준에 못 미쳤을 경우(도 7)와 N형 불순물 농도가 일정수준 이상 되었을 경우(도 8)는 셀의 프로그램 구동시 결정적으로 영향을 준다.
그리고, 터널링발생유도층(24)은 상기 문턱전압조절층(22)과 애벌런치발생유도층(26) 사이에 형성되어 있는 도핑층으로, 상기 애벌런치발생유도층(26)의 불순물과 같거나 보다 무거운 N형 불순물로 상기 소스/드레인 영역(30)과 PN접합을 이루도록 도핑되어 형성된 층이다. 이 터널링발생유도층(24) 또한 상기 PN 접합 부분에서 전자를 밴드-투-밴드(band-to-band) 터널링시키기 위한 층이어서, 본 발명을 구현하는데 필수적으로 있어야 하는 도핑층이다. 여기에서도 상기와 같은 밴드-투-밴드 터널링이 일어나게 하기 위해선 상기 N형 불순물의 피크 도핑농도는 1×1018/cm3 이상으로 하는 것이 바람직하다.
상기 3개의 도핑층(20)을 구현함에 있어, 문턱전압조절층(22)의 P형 불순물은 붕소(B) 또는 인듐(In)으로 하고, 애벌런치발생유도층(26)의 N형 불순물은 인(P) 또는 비소(As)로 하며, 터널링발생유도층(24)의 N형 불순물은 상기 애벌런치발생유도층의 불순물이 인(P)일 경우에는 비소(As) 또는 안티몬(Sb)으로, 상기 애벌런치발생유도층의 불순물이 비소(As)일 경우에는 안티몬(Sb)으로 각각 할 수 있다.
보다 구체적으로 문턱전압조절층(22)의 P형 불순물은 붕소(B)로, 애벌런치발생유도층(26)의 N형 불순물은 비소(As)로, 터널링발생유도층(24)의 N형 불순물은 안티몬(Sb)으로 각각 하여 상기 3개의 도핑층(20)을 구현한 다음 SIMS 분석한 결과는 도 9와 같다.
그리고, 상기 게이트는 TaN 등 금속으로 형성될 수도 있으나, 통상의 CMOS 공정을 그대로 따르기 위해서는 불순물이 도핑된 폴리실리콘으로 하는 것이 바람직하다. 특히, 메모리 셀의 제조공정을 고려하면 소스/드레인 영역(30)의 형성과 게이트의 불순물 도핑이 동시에 이루어지게 하는 것이 공정단가를 낮추게 되므로, 폴리실리콘으로 된 게이트에 도핑되는 불순물은 P형으로 하는 것이 보다 바람직하다.
나아가, 상기 전하트랩층은 통상과 같이 질화물층(44)으로 형성됨이 바람직하나, 반드시 이에 한정되지 아니하고 전하를 보유할 수 있는 것이라면 어떤 것도 가능하다.
[구조에 관한 제 2 실시예]
다음은, 도 10과 같이, 종래 전하트랩 메모리 셀 구조에서, 반도체 기판(10)에 N형 웰(well)(12)을 형성하고, 상기 N형 웰(well) 내부에 3개의 도핑층(20)을 형성하여 액티브 영역으로 만들고, 소스/드레인 영역(30)은 P형 불순물을 도핑한 PMOS 구조이다.
여기서도 3개의 도핑층(20)은 기판 상부로부터 문턱전압조절층(22), 터널링발생유도층(24) 및 애벌런치발생유도층(26)으로 구성되고, 각 층에 대한 설명 및 게이트에 대한 설명은 상기 구조에 관한 제 1 실시예와 같다.
그리고, 상기 반도체 기판(10)은 P형 기판이 사용되었으나 이에 한정되지는 않는다.
[구조에 관한 제 3 실시예]
전하트랩 메모리 셀 구조에 관한 또 다른 실시예는, 도 11과 같이, 종래 전하트랩 메모리 셀 구조에서, 반도체 기판(10)에 N형 웰(well)(12)을 형성하고, 상기 N형 웰(well) 내부에 2개의 도핑층(20')을 형성하여 액티브 영역으로 만들고, 소스/드레인 영역(30)은 P형 불순물을 도핑한 PMOS 구조이다.
여기서 2개의 도핑층(20')은 기판 상부로부터 문턱전압조절층(22), 터널링발생유도층(24)으로 구성되고, 각 층에 대한 설명 및 게이트에 대한 설명은 상기 구조에 관한 제 1 실시예와 같다.
상기 N형 웰(well)(12)에 소정의 역 바이어스가 인가될 경우에도 상기 구조에 관한 제 1, 2 실시예와 마찬가지로, 도 6과 같이, 상기 N형 웰(well)(12)에 깊은 공핍(deep depletion) 영역이 형성되어, 본 실시예에서는 결국 상기 N형 웰(well)(12)이 상기 실시예들에서의 애벌런치발생유도층(26)의 기능을 하게 된다.
따라서, 상기 N형 웰(well) 불순물의 피크 도핑농도는 애벌런치발생유도층의 기능을 하도록 5×1017/cm3 이상으로 하는 것이 바람직하다.
그리고, 상기 반도체 기판(10)도 P형 기판이 사용되었으나 이에 한정되지는 않는다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 또 다른 형태는 본 발명의 일 형태인 상기 노아형 플래시 메모리 어레이를 동작시키는 방법에 관한 것으로, 도 12와 같이, 상기 각 비트 라인(BL1, BL2), 다수의 워드 라인들(WL1, WL2), 다수의 소스 라인들(SL1, SL2) 및 다수의 전하트랩 메모리 셀들(셀1, 셀2, 셀3 등)의 액티브 영역(도면에는 미도시) 각각에 소정의 바이어스(bias) 전압을 인가함으로써,
상기 다수의 전하트랩 메모리 셀들 중 특정 셀(셀2)만 선택하고, 상기 선택된 특정 전하트랩 메모리 셀(셀2)의 터널링발생유도층으로부터 밴드-투-밴드(band-to-band)로 터널링된 전자를 상기 애벌런치발생유도층 또는 상기 N형 웰(well)에 형성된 깊은 공핍(deep depletion) 영역에서 가속하여 애벌런치 현상을 발생하게 하고, 상기 애벌런치 현상에서 생성된 홀(hole)을 다시 상기 깊은 공핍 영역으로부터 기판 표면 방향으로 가속시켜 핫 홀(hot hole)로 만들고, 상기 핫 홀을 게이트 전계의 도움을 받아(gate field enhanced) 상기 전하트랩층으로 주입시키는 방식으로 프로그램하며,
상기 바이어스(bias) 전압 조건을 바꾸어 파울러-노드하임 터널링(Fowler-Nordheim tunneling)으로 상기 액티브 영역의 채널로부터 전자를 상기 전하트랩층으로 주입시키는 방식으로 특정 블록의 전하트랩 메모리 셀들을 한번에 이레이즈하는 것을 특징으로 한다.
삭제
도 12는 노아형 플래시 메모리 어레이를 간략히 나타낸 것에 불과하여, 실제로는 각 비트 라인에 16개 혹은 32개의 워드 라인들이 지나갈 수 있다.
[프로그램 방법에 관한 실시예]
상기 노아형 플래시 메모리 어레이에 소정의 바이어스(bias) 전압을 인가함으로써, 상기 선택된 특정 전하트랩 메모리 셀(셀2)에 상기 터널링발생유도층으로부터 밴드-투-밴드(band-to-band)로 터널링된 전자를 상기 애벌런치발생유도층 또는 상기 N형 웰(well)에 형성된 깊은 공핍(deep depletion) 영역에서 가속하여 애벌런치 현상을 발생하게 하고, 상기 애벌런치 현상에서 생성된 홀(hole)을 다시 상기 깊은 공핍 영역으로부터 기판 표면 방향으로 가속시켜 핫 홀(hot hole)로 상기 전하트랩층으로 주입시키는 방식으로 프로그램하기 위하여,
상기 선택된 특정 전하트랩 메모리 셀(셀2)이 포함된 블록의 액티브 바디 영역에는 일정 전압 VB를 인가하며, 상기 선택된 특정 전하트랩 메모리 셀(셀2)의 드레인이 전기적으로 연결된 비트 라인(BL1)에는 밴드-투-밴드 터널링과 애벌런치 현상이 일어나도록 상기 VB보다 낮은 전압 VSEL을 인가하고, 그 밖의 비트 라인(BL2)에는 밴드-투-밴드 터널링과 애벌런치 현상이 일어나지 않도록 상기 VSEL보다는 높고 상기 VB보다는 낮거나 같은 전압 VUNS를 인가하며, 상기 선택된 특정 전하트랩 메모리 셀(셀2)의 게이트가 전기적으로 연결된 워드 라인(WL2)에는 액티브 영역에서 생성된 핫 홀을 전하트랩층으로 충분히 주입시키기 위해 상기 VSEL보다 낮은 전압 VPGM을 인가하고, 그 밖의 워드 라인(WL1)은 연결된 셀(셀1)에 핫 홀 주입이 일어나지 않도록 상기 VPGM보다는 높고 상기 VSEL보다는 낮은 전압 VPASS를 인가하며, 상기 선택된 특정 전하트랩 메모리 셀(셀2)의 소스가 전기적으로 연결된 소스 라인(SL2)은 플로팅(floating)시킨다.
삭제
보다 구체적으로, 상기 VB는 2 내지 10 V로 하고, 상기 VSEL은 0 V(접지)로, 상기 VUNS는 상기 VB와 동일한 값으로 하고, 상기 VPASS는 -2 내지 -10 V로 , 상기 VPGM은 -11 내지 -18 V로 하여, 상기 선택된 특정 전하트랩 메모리 셀(셀2)을 프로그램할 수 있다.
[이레이즈 방법에 관한 실시예]
상기 노아형 플래시 메모리 어레이에 소정의 바이어스(bias) 전압을 인가함으로써, 상기 특정 블록의 전하트랩 메모리 셀들을 한번에 파울러-노드하임 터널링(Fowler-Nordheim tunneling)으로 상기 각 액티브 영역의 채널로부터 전자를 상기 각 셀의 전하트랩층으로 주입시키는 방식으로 이레이즈하기 위하여,
상기 특정 전하트랩 메모리 셀이 포함된 블록의 액티브 영역 콘택 단자에는 일정 전압 VB를 인가하며, 상기 블록의 모든 워드 라인에는 전기적으로 연결되어 있는 전하트랩 메모리 셀들에 상기 파울러-노드하임 터널링(Fowler-Nordheim tunneling)이 일어나도록 상기 VB보다 높은 전압 VERS를 인가한다.
보다 구체적으로, 상기 각 비트 라인 및 소스 라인들은 모두 상기 VB와 동일한 전압을 인가하거나 플로팅(floating)시키고, 상기 VERS는 상기 VB보다 16 내지 21 V 더 높은 것으로 하여 상기 블록의 전하트랩 메모리 셀들을 한번에 이레이즈할 수 있다.
본 발명의 노아형 플래시 메모리 어레이에 사용되는 전하트랩 메모리 셀의 내구성(Endurance Characteristics) 조사를 위하여,
애벌런치발생유도층(26)을 As+ 이온을 1.6×1013/cm2 의 도즈량으로 60keV의 에너지로 이온주입하는 단계와; 상기와 동일한 이온을 동일한 도즈량으로 120keV의 에너지로 이온주입하는 단계와; 상기와 동일한 이온을 동일한 도즈량으로 180keV의 에너지로 이온주입하는 단계로 형성시키고, 그 상부에 Sb+ 이온을 1.5×1013/cm2 의 도즈량으로 20keV의 에너지로 이온주입하여 터널링발생유도층(24)을 형성시킨 다음, 터널링발생유도층(24) 상부에 BF2+ 이온을 2.5×1013/cm2 의 도즈량으로 5keV의 에너지로 이온주입하여 문턱전압조절층(22)을 형성하여 구현한 전하트랩 메모리 셀에 대하여,
프로그램 조건은 VG=-10 V, VB=4 V, VS=VD=0 V(이때 프로그램되는 시간 TPGM=100μsec)로 하고, 이레이즈 조건은 VG=18 V, VB=VS=V D=0 V(이때 이레이즈되는 시간 TERS=1msec)로 하여 10,000여번 프로그램과 이레이즈를 반복 실시한 결과, 도 13과 같이, 불과 2 V 이하의 문턱전압 변화만 초래하는 우수한 내구성을 보여주었다.
또한, 본 발명의 노아형 플래시 메모리 어레이에 사용되는 전하트랩 메모리 셀의 구동시 전력소모 정도를 알아보기 위해,
상기 내구성 조사시 사용되었던 동일한 셀에 대하여 VS=VD=0 V 상태에서 VG를 0 내지 -6 V로 분류하여 VB 인가에 따른 캐리어 인젝션 효율(Carrier Injection Efficiency)을 조사한 결과는 도 14와 같다.
캐리어 인젝션 효율 γ는 다음과 같이 프로그램시 액티브 바디 영역의 전류(IB)에 대한 전하트랩층인 질화물층으로 주입되는 핫 홀에 의한 게이트 전류(IG)의 비로 정의되는 것으로서, 프로그램의 효율 나아가 메모리 셀의 전력소모를 알아볼 수 있는 물리량이다.
γ = ｜IG｜/｜IB｜= ｜IG｜/｜IS+ID｜
도 14를 살펴보면, 게이트 전압의 절대값이 커질수록 인젝션 효율이 높아지는 것을 알 수 있는데, VG가 -6 V일 경우 인젝션 효율은 10-4 내지 10-3가 되어 종래 CHE의 경우(10-6 정도)보다 훨씬 높다는 것을 확인할 수 있다.
본 발명의 노아형 플래시 메모리 어레이에 사용되는 전하트랩 메모리 셀은 종래 셀과 달리 액티브 영역에 복수개의 도핑층을 형성함으로써, 소스와 드레인 중 어느 한 곳에만 액티브 바디에 대하여 역 바이어스를 가하는 것으로도 밴드-투-밴드 터널링과 애벌런치 현상을 일으킬 수 있다. 이러한 특성을 이용하여 본 발명에서는 프로그램시 소스 라인을 오픈(floating)시키고 비트 라인에 연결된 드레인에만 역 바이어스를 걸어 바디 쪽으로부터 게이트 방향으로 핫 홀을 주입하게 되므로 종래기술의 큰 문제점이었던 채널 핫 캐리어 주입으로 인한 소자 축소화의 한계는 사라지게 되었다.
그리고, 종래 핫 캐리어 발생 방식은 채널에서 수평적으로 캐리어를 가속하여 충돌시킨 후 이 중에 에너지와 운동방향이 적절한 캐리어 만을 수직적으로 주입하는 방식이어서 그 인젝션 효율이 현저히 낮은데 비하여, 본 발명에 사용되는 전하트랩 메모리 셀은 수직방향으로 터널링된 전자를 가속시켜 애벌런치 현상을 발생시키고, 상기 애벌런치 현상으로 생성된 홀을 다시 수직방향으로 가속시켜 핫 홀 상태로 전하트랩층인 질화물층에 주입시키므로 인젝션 효율을 크게 높여 셀 구동시 전력소모를 획기적으로 낮출 수 있는 효과가 있다.
나아가, 본 발명에 사용되는 전하트랩 메모리 셀은 PMOSFET 구조를 사용함으로써, 프로그램은 핫 홀 주입으로, 이레이즈는 F-N 터널링에 의한 전자의 주입으로 하여 종래보다 프로그램과 이레이즈 속도를 모두 획기적으로 향상시킬 수 있고, 특히 현재까지 큰 문제점으로 지적되어 왔던 불완전한 이레이즈 속도 문제를 완벽하게 해결할 수 있게 되었다.

Claims (19)

  1. 하나 이상의 비트 라인(bit line)과,
    상기 각 비트 라인에 다수의 전하트랩 메모리 셀들의 드레인들이 전기적으로 연결되고,
    상기 다수의 전하트랩 메모리 셀들의 게이트들은 상기 비트 라인과 교차되도록 배열된 다수의 워드 라인(word line)들에 각각 전기적으로 연결되고,
    상기 다수의 전하트랩 메모리 셀들의 소스들은 상기 비트 라인과 교차되도록 배열된 다수의 소스 라인 들에 각각 전기적으로 연결된 노아(NOR)형 플래시 메모리 어레이에 있어서,
    상기 전하트랩 메모리 셀은
    반도체 기판과;
    상기 기판에 N형 불순물로 도핑되어 형성된 터널링발생유도층을 포함하는 복수개의 도핑층으로 형성된 액티브 영역과;
    상기 액티브 영역 상에 형성된 게이트와;
    상기 게이트에 인접하고 서로 이격되어 상기 액티브 영역에 P형 불순물로 상기 터널링발생유도층과 PN 접합을 이루도록 형성된 소스/드레인 영역과;
    상기 게이트와 상기 액티브 영역 사이에 전하트랩층을 가지는 하나 이상의 유전층을 구비한 전하트랩 메모리 셀인 것을 특징으로 하는 노아(NOR)형 플래시 메모리 어레이.
  2. 제 1 항에 있어서,
    상기 전하트랩 메모리 셀의 상기 복수개의 도핑층은
    상기 터널링발생유도층 위의 상기 기판 상단에 P형 불순물로 도핑되어 형성된 문턱전압조절층과;
    상기 터널링발생유도층 하단 및 상기 소스/드레인 영역 아래에 N형 불순물로 도핑되어 형성된 애벌런치발생유도층을 더 포함한 3개의 도핑층인 것을 특징으로 하는 노아(NOR)형 플래시 메모리 어레이.
  3. 제 2 항에 있어서,
    상기 전하트랩 메모리 셀의 상기 3개의 도핑층은 반도체 기판에 형성된 N형 웰(well) 내부에 형성된 것을 특징으로 하는 노아(NOR)형 플래시 메모리 어레이.
  4. 제 1 항에 있어서,
    상기 전하트랩 메모리 셀의 상기 복수개의 도핑층은
    반도체 기판에 형성된 N형 웰(well) 내부에 형성되고,
    상기 터널링발생유도층 위의 상기 기판 상단에 P형 불순물로 도핑되어 형성된 문턱전압조절층을 더 포함한 2개의 도핑층인 것을 특징으로 하는 노아(NOR)형 플래시 메모리 어레이.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제 2 항 또는 제 3 항에 있어서,
    상기 전하트랩 메모리 셀의 상기 문턱전압조절층의 P형 불순물은 붕소(B) 또는 인듐(In)으로 하고,
    상기 전하트랩 메모리 셀의 상기 애벌런치발생유도층의 N형 불순물은 인(P) 또는 비소(As)로 하며,
    상기 전하트랩 메모리 셀의 상기 터널링발생유도층의 N형 불순물은 상기 애벌런치발생유도층의 불순물이 인(P)일 경우에는 비소(As) 또는 안티몬(Sb)으로, 상기 애벌런치발생유도층의 불순물이 비소(As)일 경우에는 안티몬(Sb)으로 한 것을 특징으로 하는 노아(NOR)형 플래시 메모리 어레이.
  11. 제 4 항에 있어서,
    상기 전하트랩 메모리 셀의 상기 문턱전압조절층의 P형 불순물은 붕소(B) 또는 인듐(In)으로 하고,
    상기 전하트랩 메모리 셀의 상기 터널링발생유도층의 N형 불순물은 상기 N형 웰(well)의 불순물이 인(P)일 경우에는 비소(As) 또는 안티몬(Sb)으로, 상기 N형 웰(well)의 불순물이 비소(As)일 경우에는 안티몬(Sb)으로 한 것을 특징으로 하는 노아(NOR)형 플래시 메모리 어레이.
  12. 제 10 항에 있어서,
    상기 전하트랩 메모리 셀의 상기 애벌런치발생유도층의 N형 불순물의 피크 도핑농도는 5×1017/cm3 이상이고,
    상기 전하트랩 메모리 셀의 상기 터널링발생유도층의 N형 불순물의 피크 도핑농도는 1×1018/cm3 이상인 것을 특징으로 하는 노아(NOR)형 플래시 메모리 어레이.
  13. 제 11 항에 있어서,
    상기 전하트랩 메모리 셀의 상기 N형 웰(well) 불순물의 피크 도핑농도는 5×1017/cm3 이상이고,
    상기 전하트랩 메모리 셀의 상기 터널링발생유도층의 N형 불순물의 피크 도핑농도는 1×1018/cm3 이상인 것을 특징으로 하는 노아(NOR)형 플래시 메모리 어레이.
  14. 제 2 항 또는 제 4 항의 노아(NOR)형 플래시 메모리 어레이에 대하여,
    상기 각 비트 라인, 다수의 워드 라인들, 다수의 소스 라인들 및 다수의 전하트랩 메모리 셀들의 액티브 영역 각각에 소정의 바이어스(bias) 전압을 인가함으로써,
    상기 다수의 전하트랩 메모리 셀들 중 특정 셀만 선택하고,
    상기 선택된 특정 전하트랩 메모리 셀의 터널링발생유도층으로부터 밴드-투-밴드(band-to-band)로 터널링된 전자를 상기 애벌런치발생유도층 또는 상기 N형 웰(well)에 형성된 깊은 공핍(deep depletion) 영역에서 가속하여 애벌런치 현상을 발생하게 하고,
    상기 애벌런치 현상에서 생성된 홀(hole)을 다시 상기 깊은 공핍 영역으로부터 기판 표면 방향으로 가속시켜 핫 홀(hot hole)로 만들고,
    상기 핫 홀을 게이트 전계의 도움을 받아(gate field enhanced) 상기 전하트랩층으로 주입시키는 방식으로 프로그램하며,
    상기 바이어스(bias) 전압 조건을 바꾸어 파울러-노드하임 터널링(Fowler-Nordheim tunneling)으로 상기 액티브 영역의 채널로부터 전자를 상기 전하트랩층으로 주입시키는 방식으로 이레이즈하는 것을 특징으로 하는 노아(NOR)형 플래시 메모리 어레이의 동작 방법.
  15. 제 14 항에 있어서,
    상기 선택된 특정 전하트랩 메모리 셀이 포함된 블록의 액티브 영역에는 일정 전압 VB를 인가하며,
    상기 선택된 특정 전하트랩 메모리 셀의 드레인이 전기적으로 연결된 비트 라인에는 밴드-투-밴드 터널링과 애벌런치 현상이 일어나도록 상기 VB보다 낮은 전압 VSEL를 인가하고, 그 밖의 비트 라인에는 밴드-투-밴드 터널링과 애벌런치 현상이 일어나지 않도록 상기 VSEL보다는 높고 상기 VB보다는 낮거나 같은 전압 VUNS를 인가하며,
    상기 선택된 특정 전하트랩 메모리 셀의 게이트가 전기적으로 연결된 워드 라인에는 액티브 영역에서 생성된 핫 홀을 전하트랩층으로 충분히 주입시키기 위해 상기 VSEL보다 낮은 전압 VPGM을 인가하고, 그 밖의 워드 라인은 연결된 셀에 핫 홀 주입이 일어나지 않도록 상기 VPGM보다는 높고 상기 VSEL보다는 낮은 전압 VPASS를 인가하며,
    상기 선택된 특정 전하트랩 메모리 셀의 소스가 전기적으로 연결된 소스 라인은 플로팅(floating)시켜,
    상기 선택된 특정 전하트랩 메모리 셀을 프로그램하는 것을 특징으로 하는 노아(NOR)형 플래시 메모리 어레이의 동작 방법.
  16. 제 15 항에 있어서,
    상기 VB는 2 내지 10 V로 하고,
    상기 VSEL은 0 V(접지)로, 상기 VUNS는 상기 VB와 동일한 값으로 하고,
    상기 VPASS는 -2 내지 -10 V로, 상기 VPGM는 -11 내지 -18 V로 하여,
    상기 선택된 특정 전하트랩 메모리 셀을 프로그램하는 것을 특징으로 하는 노아(NOR)형 플래시 메모리 어레이의 동작 방법.
  17. 제 14 항에 있어서,
    상기 특정 전하트랩 메모리 셀이 포함된 블록의 액티브 영역에는 일정 전압 VB를 인가하며,
    상기 블록의 모든 워드 라인에는 전기적으로 연결되어 있는 전하트랩 메모리 셀들에 상기 파울러-노드하임 터널링(Fowler-Nordheim tunneling)이 일어나도록 상기 VB보다 높은 전압 VERS를 인가하여,
    상기 블록의 전하트랩 메모리 셀들을 한번에 이레이즈하는 것을 특징으로 하는 노아(NOR)형 플래시 메모리 어레이의 동작 방법.
  18. 제 17 항에 있어서,
    상기 각 비트 라인 및 소스 라인들은 모두 상기 VB와 동일한 전압을 인가하거나 플로팅(floating)시켜,
    상기 블록의 전하트랩 메모리 셀들을 한번에 이레이즈하는 것을 특징으로 하는 노아(NOR)형 플래시 메모리 어레이의 동작 방법.
  19. 제 17 항에 있어서,
    상기 VERS는 상기 VB보다 16 내지 21 V 더 높은 것으로 하여,
    상기 블록의 전하트랩전하트랩 셀들을 한번에 이레이즈하는 것을 특징으로 하는 노아(NOR)형 플래시 메모리 어레이의 동작 방법.
KR1020050009846A 2005-02-03 2005-02-03 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 노아 플래시 메모리 어레이 및 그 동작방법 KR100663977B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050009846A KR100663977B1 (ko) 2005-02-03 2005-02-03 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 노아 플래시 메모리 어레이 및 그 동작방법
CN200610004708XA CN1832202B (zh) 2005-02-03 2006-01-27 存储单元、闪存阵列及其操作方法
JP2006027613A JP5164053B2 (ja) 2005-02-03 2006-02-03 複数層のドーピング層を有する電荷トラップメモリセルとこれを利用したメモリアレイ及びその動作方法
US11/346,659 US7615821B2 (en) 2005-02-03 2006-02-03 Charge trap memory with avalanche generation inducing layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050009846A KR100663977B1 (ko) 2005-02-03 2005-02-03 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 노아 플래시 메모리 어레이 및 그 동작방법

Publications (2)

Publication Number Publication Date
KR20060089262A KR20060089262A (ko) 2006-08-09
KR100663977B1 true KR100663977B1 (ko) 2007-01-02

Family

ID=37177365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050009846A KR100663977B1 (ko) 2005-02-03 2005-02-03 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 노아 플래시 메모리 어레이 및 그 동작방법

Country Status (1)

Country Link
KR (1) KR100663977B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100784930B1 (ko) * 2006-09-25 2007-12-11 재단법인서울대학교산학협력재단 수직채널 이중 게이트 구조를 갖는 메모리 셀
KR100811272B1 (ko) * 2006-09-29 2008-03-07 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR20120121139A (ko) * 2011-04-26 2012-11-05 송복남 비휘발성 메모리 소자의 구동 방법

Also Published As

Publication number Publication date
KR20060089262A (ko) 2006-08-09

Similar Documents

Publication Publication Date Title
JP5164053B2 (ja) 複数層のドーピング層を有する電荷トラップメモリセルとこれを利用したメモリアレイ及びその動作方法
Eitan et al. NROM: A novel localized trapping, 2-bit nonvolatile memory cell
US7589387B2 (en) SONOS type two-bit FinFET flash memory cell
US7057931B2 (en) Flash memory programming using gate induced junction leakage current
US6211011B1 (en) Method for fabricating asymmetric virtual ground P-channel flash cell
KR101056797B1 (ko) 불휘발성 반도체 기억장치
US6894924B2 (en) Operating a non-volatile memory device
US6671209B2 (en) Erasing method for p-channel NROM
US7471564B2 (en) Trapping storage flash memory cell structure with inversion source and drain regions
WO2002099893A1 (fr) Memoire remanente a semi-conducteurs
WO2002061759A2 (en) Flash memory device and method of erasing
KR20090006158A (ko) 메모리 디바이스들을 소거 및 프로그래밍하는 방법
US6963107B2 (en) Nonvolatile semiconductor memory apparatus and the operation method
US7184316B2 (en) Non-volatile memory cell array having common drain lines and method of operating the same
US6801456B1 (en) Method for programming, erasing and reading a flash memory cell
US7652320B2 (en) Non-volatile memory device having improved band-to-band tunneling induced hot electron injection efficiency and manufacturing method thereof
US8320192B2 (en) Memory cell, a memory array and a method of programming a memory cell
KR100663976B1 (ko) 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 낸드 플래시 메모리 어레이 및 그 동작방법
KR100663977B1 (ko) 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 노아 플래시 메모리 어레이 및 그 동작방법
Breuil et al. A new scalable self-aligned dual-bit split-gate charge-trapping memory device
US20070087503A1 (en) Improving NROM device characteristics using adjusted gate work function
KR20090041764A (ko) 비휘발성 메모리 소자의 동작 방법
Shappir et al. The two-bit NROM reliability
KR100663974B1 (ko) 복수개의 도핑층을 갖는 전하트랩 메모리 셀의 구조 및 그 제조방법과 동작방법
Chen et al. Source/Drain dopant concentration induced reliability issues in charge trapping NAND flash cells

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8