KR100662550B1 - 듀플렉서 또는 다이플렉서를 이용한 듀얼 대역 통과 여파기및 대역 저지 여파기 - Google Patents

듀플렉서 또는 다이플렉서를 이용한 듀얼 대역 통과 여파기및 대역 저지 여파기 Download PDF

Info

Publication number
KR100662550B1
KR100662550B1 KR1020050088525A KR20050088525A KR100662550B1 KR 100662550 B1 KR100662550 B1 KR 100662550B1 KR 1020050088525 A KR1020050088525 A KR 1020050088525A KR 20050088525 A KR20050088525 A KR 20050088525A KR 100662550 B1 KR100662550 B1 KR 100662550B1
Authority
KR
South Korea
Prior art keywords
duplexer
diplexer
output terminal
pass filter
input
Prior art date
Application number
KR1020050088525A
Other languages
English (en)
Inventor
김덕현
이선희
정명숙
Original Assignee
(주)파트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)파트론 filed Critical (주)파트론
Priority to KR1020050088525A priority Critical patent/KR100662550B1/ko
Application granted granted Critical
Publication of KR100662550B1 publication Critical patent/KR100662550B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/2039—Galvanic coupling between Input/Output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/207—Hollow waveguide filters
    • H01P1/208—Cascaded cavities; Cascaded resonators inside a hollow waveguide structure
    • H01P1/2082—Cascaded cavities; Cascaded resonators inside a hollow waveguide structure with multimode resonators

Abstract

본 발명은 듀플렉서 또는 다이플렉서를 이용한 듀얼 대역 통과 여파기 및 대역 저지 여파기에 관한 것이다. 상기 듀얼 대역 통과 여파기는, 외부로부터 신호가 입력되는 입력단자와, 상기 입력단자와 연결되어 상기 입력단자로부터 신호가 수신되며, 두 개의 통과 대역을 갖는 듀플렉서와, 상기 듀플렉서의 제1 출력단자와 연결되는 제1 매칭 회로와, 상기 듀플렉서의 제2 출력단자와 연결되는 제2 매칭 회로, 및 상기 제1 매칭 회로의 출력단자와 상기 제2 매칭 회로의 출력단자를 연결하고, 연결된 상기 제1 및 제2 매칭 회로의 출력단자들로부터의 신호를 출력하는 출력단자를 구비한다.
본 발명에 의하여 듀플렉서나 다이플렉서를 이용하여 듀얼 대역 통과 여파기를 구현함으로써, 스컷 특성이 우수하면서도 전체 크기가 작은 듀얼 대역 통과 여파기를 간단하게 구성할 수 있게 된다.
듀플렉서, 다이플렉서, 듀얼 대역통과여파기, 대역저지여파기

Description

듀플렉서 또는 다이플렉서를 이용한 듀얼 대역 통과 여파기 및 대역 저지 여파기{DUAL BAND PASS FILTER AND BAND STOP FILTER USING DUPLEXER OR DIPLEXER}
도 1의 (a) 내지 (d)는 종래의 기술에 따른 듀얼 대역 통과 여파기의 구성을 개략적으로 도시한 블록도 및 그 통과 특성 그래프들이다.
도 2의 (a) 내지 (c)는 본 발명의 제1 실시예에 따른 듀얼 대역 통과 여파기의 구성을 개략적으로 도시한 블록도 및 그 통과 특성 그래프들이다.
도 3의 (a) 내지 (d)는 본 발명의 제2 실시예에 따른 듀얼 대역 통과 여파기의 구성을 개략적으로 도시한 블록도 및 그 통과 특성 그래프들이다.
도 4는 본 발명의 제3 실시예에 따른 듀얼 대역 통과 여파기의 구성을 개략적으로 도시한 블록도이다.
도 5의 (a) 내지 (c)는 본 발명의 제4 실시예에 따른 듀얼 대역 통과 여파기의 구성을 개략적으로 도시한 블록도 및 그 통과 특성 그래프들이다.
도 6의 (a) 내지 (d)는 본 발명의 제5 실시예에 따른 듀얼 대역 통과 여파기의 구성을 개략적으로 도시한 블록도 및 그 통과 특성 그래프들이다.
도 7은 본 발명의 제6 실시예에 따른 듀얼 대역 통과 여파기의 구성을 개략적으로 도시한 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 20, 30, 40, 50, 60, 70 : 듀얼 대역 통과 여파기
200 : 듀플렉서
210, 410, 510, 710 : 제1 매칭 회로
220, 420, 520, 720 : 제2 매칭 회로
300, 400 : 제1 듀플렉서
330, 430 : 제2 듀플렉서
500 : 다이플렉서
600, 700 : 제1 다이플렉서
630, 730 : 제2 다이플렉서
본 발명은 듀플렉서를 이용한 듀얼 대역 통과 여파기 및 대역 저지 여파기에 관한 것으로서, 더욱 구체적으로는 듀플렉서(Duplexer) 또는 다이플렉서(Diplexer)를 이용하여 구현되어 스컷(Skirt) 특성이 우수하면서도 소형의 크기를 갖는 듀얼 대역 통과 여파기 및 대역 저지 여파기에 관한 것이다.
도 1의 (a)는 종래의 듀얼 대역 통과 여파기(Dual Band Pass Filter)의 구성을 개략적으로 블록도이다. 도 1의 (a)를 참조하면, 종래의 듀얼 대역 통과 여파기(10)는 제1 통과 대역을 갖는 제1 대역 통과 여파기(100) 및 제2 통과 대역을 갖는 제2 대역 통과 여파기(110)가 제1 매칭회로(120) 및 제2 매칭 회로(122)를 통해 입 력 단자(IN)와 연결되며, 제3 매칭 회로(130) 및 제4 매칭 회로(132)를 통해 출력 단자(OUT)와 연결된다.
도 1의 (b)는 상기 제1 대역 통과 여파기(100)의 제1 통과 대역을 도시한 그래프이며, 도 1의 (c)는 상기 제2 대역 통과 여파기(110)의 제2 통과 대역을 도시한 그래프이며, 도 1의 (d)는 상기 제1 및 제2 대역 통과 여파기로 구현된 듀얼 대역 통과 여파기(10)의 출력 특성을 도시한 그래프이다. 도 1의 (d)에 도시된 바와 같이, 종래의 듀얼 대역 통과 여파기(10)는 제1 통과 대역과 제2 통과 대역을 갖는 여파기로서 동작하게 된다.
그런데, 전술한 구성을 갖는 종래의 듀얼 대역 통과 여파기는 제1 및 제2 대역 통과 여파기의 신호 손실을 감소시키고 신호 특성을 유지시키기 위하여 매칭 회로(Matching Circuit)을 사용하여 입력 단자와 출력 단자로 엮어주게 된다. 이때, 두 개의 통과 대역이 근접하게 되는 경우, 기술적으로 매칭 회로를 구현하기가 어려워지는 문제점이 발생한다.
전술한 문제점을 해결하기 위한 본 발명의 목적은 듀플렉서를 이용한 듀얼 대역 통과 여파기를 제공하는 것이다.
본 발명의 다른 목적은 듀플렉서를 이용한 대역 저지 여파기를 제공하는 것이다.
본 발명의 또 다른 목적은 다이플렉서를 이용한 듀얼 대역 통과 여파기를 제공하는 것이다.
본 발명의 또 다른 목적은 다이플렉서를 이용한 대역 저지 여파기를 제공하는 것이다.
전술한 기술적 과제를 달성하기 위한 본 발명의 특징은 듀플렉서를 이용한 듀얼 대역 통과 여파기에 관한 것으로서, 상기 듀얼 대역 통과 여파기는,
외부로부터 신호가 입력되는 입력단자와,
상기 입력단자와 연결되어 상기 입력단자로부터 신호가 수신되며, 두 개의 통과 대역을 갖는 듀플렉서와,
상기 듀플렉서의 제1 출력단자와 연결되는 제1 매칭 회로와,
상기 듀플렉서의 제2 출력단자와 연결되는 제2 매칭 회로, 및
상기 제1 매칭 회로의 출력단자와 상기 제2 매칭 회로의 출력단자를 연결하고, 상기 제1 및 제2 매칭 회로의 출력단자들로부터의 신호를 출력하는 출력 단자를 구비한다.
본 발명의 다른 특징에 따른 듀얼 대역 통과 여파기는,
외부로부터 신호가 입력되는 입력단자와,
상기 입력단자와 연결되어 상기 입력 단자로부터 신호가 수신되며, 두 개의 통과 대역을 갖는 제1 듀플렉서와,
제1 및 제2 입력 단자를 구비하고, 상기 제1 및 제2 입력 단자는 상기 제1 듀플렉서의 제1 및 제2 출력단자와 각각 연결되어 상기 제1 듀플렉서로부터 신호가 수신되며, 상기 제1 듀플렉서와 동일한 두 개의 통과 대역을 갖는 제2 듀플렉서와,
상기 제2 듀플렉서의 제3 출력단자와 연결되어 상기 제2 듀플렉서로부터의 신호를 출력하는 출력 단자를 구비한다.
전술한 특징을 갖는 듀얼 대역 통과 여파기에 있어서, 상기 제1 듀플렉서의 제1 및 제2 출력단자와 상기 제2 듀플렉서의 제1 및 제2 입력 단자사이에 제1 매칭 회로 및 제2 매칭 회로 또는 제1 아이솔레이터 및 제2 아이솔레이터를 각각 더 구비하는 것이 바람직한다.
본 발명의 또 다른 특징에 따른 듀얼 대역 통과 여파기는,
외부로부터 신호가 입력되는 입력단자와,
상기 입력단자와 연결되어 상기 입력단자로부터 신호가 수신되며, 두 개의 통과 대역을 갖는 듀플렉서와,
상기 듀플렉서의 제1 출력단자와 연결되는 제1 아이솔레이터와,
상기 듀플렉서의 제2 출력단자와 연결되는 제2 아이솔레이터, 및
상기 제1 아이솔레이터의 출력단자와 상기 제2 아이솔레이터의 출력단자를 연결하고, 상기 제1 및 제2 아이솔레이터의 출력단자들로부터의 신호를 출력하는 출력 단자를 구비한다.
본 발명의 또 다른 특징에 따른 듀얼 대역 통과 여파기는,
외부로부터 신호가 입력되는 입력단자와,
상기 입력단자와 연결되어 상기 입력단자로부터 신호가 수신되며, 저대역 통과 필터와 고대역 통과 필터로 이루어지는 다이플렉서와,
상기 다이플렉서의 제1 출력단자와 연결되는 제1 매칭 회로와,
상기 다이플렉서의 제2 출력단자와 연결되는 제2 매칭 회로, 및
상기 제1 매칭 회로의 출력단자와 상기 제2 매칭 회로의 출력단자를 연결하고, 상기 제1 및 제2 매칭 회로의 출력단자들로부터의 신호를 출력하는 출력 단자를 구비한다.
본 발명의 또 다른 특징에 따른 듀얼 대역 통과 여파기는,
외부로부터 신호가 입력되는 입력단자와,
상기 입력단자와 연결되어 상기 입력 단자로부터 신호가 수신되며, 저대역 통과 필터와 고대역 통과 필터로 이루어지는 제1 다이플렉서와,
제1 및 제2 입력 단자를 구비하고, 상기 제1 및 제2 입력 단자는 상기 제1 다이플렉서의 제1 및 제2 출력단자와 각각 연결되어 상기 제1 다이플렉서로부터 신호가 수신되며, 상기 제1 다이플렉서와 동일한 두 개의 통과 대역을 갖는 제2 다이플렉서와,
상기 제2 다이플렉서의 제3 출력단자와 연결되어 상기 제2 다이플렉서로부터의 신호를 출력하는 출력 단자를 구비한다.
전술한 특징을 갖는 듀얼 대역 통과 여파기에 있어서, 상기 제1 다이플렉서의 제1 및 제2 출력단자와 상기 제2 다이플렉서의 제1 및 제2 입력 단자사이에 제1 매칭 회로 및 제2 매칭 회로, 또는 제1 아이솔레이터 및 제2 아이솔레이터를 각각 더 구비하는 것이 바람직하다.
본 발명의 또 다른 특징에 따른 듀얼 대역 통과 여파기는,
외부로부터 신호가 입력되는 입력단자와,
상기 입력단자와 연결되어 상기 입력단자로부터 신호가 수신되며, 저대역 통과 필터와 고대역 통과 필터로 이루어지는 다이플렉서와,
상기 다이플렉서의 제1 출력단자와 연결되는 제1 아이솔레이터와,
상기 다이플렉서의 제2 출력단자와 연결되는 제2 아이솔레이터, 및
상기 제1 아이솔레이터의 출력단자와 상기 제2 아이솔레이터의 출력단자를 연결하고, 상기 제1 및 제2 아이솔레이터의 출력단자들로부터의 신호를 출력하는 출력 단자를 구비한다.
한편, 전술한 특징들을 갖는 상기 듀얼 대역 통과 여파기들은 제1 통과 대역과 제2 통과 대역 사이에 형성되는 저지 대역을 이용함으로써, 대역 저지 여파기로도 사용될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 제1 실시예에 따른 듀플렉서를 이용한 듀얼 대역 통과 여파기의 구성 및 동작을 구체적으로 설명한다.
도 2의 (a)는 제1 실시예에 따른 듀얼 대역 통과 여파기(20)를 개략적으로 도시한 블록도이다. 도 2의 (a)를 참조하면, 본 실시예에 따른 듀얼 대역 통과 여파기(20)는 입력단자(IN), 듀플렉서(200), 제1 매칭 회로(210) 및 제2 매칭 회로(220) 및 출력단자(OUT)를 구비한다.
상기 듀플렉서(200)는 두 개의 통과 대역을 구비하는 필터로서, 도 2의 (b)에 도시된 바와 같은 대역 통과 특성을 갖는다. 상기 듀플렉서(200)는 입력 단자(IN)와 연결되어 입력 단자(IN)로부터 수신되는 신호를 필터링하여, 제1 통과 대역의 신호는 제1 출력 단자(ⓐ)로, 제2 통과 대역의 신호는 제2 출력 단자(ⓑ)로 각 각 출력한다. 본 실시예에서의 상기 듀플렉서는 유전체 듀플렉서, SAW 듀플렉서, 적층형 듀플렉서, FBAR 듀플렉서 등이 사용될 수 있다.
상기 제1 매칭 회로(210) 및 상기 제2 매칭 회로(220)는 상기 듀플렉서(200)의 제1 출력단자 및 제2 출력단자와 각각 연결되어, 제1 통과 대역 및 제2 통과 대역의 신호가 각각 입력된다.
그리고, 상기 제1 매칭 회로(210)와 제2 매칭 회로(220)로부터 각각 출력되는 제1 통과 대역의 신호와 제2 통과 대역의 신호는 합해져서 출력단자(OUT)로 출력되며, 상기 출력단자(OUT)로 출력되는 신호는 도 2의 (c)에 도시된 바와 같은 대역 통과 특성을 갖는다.
한편, 전술한 특징을 갖는 듀얼 대역 통과 여파기의 다른 실시 형태에 있어서, 상기 듀플렉서(200)의 입, 출력 단자들이 양방향성이 아닌 경우에는 제1 및 제2 매칭 회로를 대신하여 제1 및 제2 아이솔레이터(Isolator)를 사용할 수도 있다.
또한, 전술한 특징을 갖는 듀얼 대역 통과 여파기는 제1 통과 대역과 제2 통과 대역 사이에 형성되는 저지 대역을 이용하여 대역 저지 여파기로서 사용될 수도 있다.
이하, 본 발명의 제2 실시예에 따른 듀플렉서를 이용한 대역 저지 여파기의 구성 및 동작을 구체적으로 설명한다.
도 3의 (a)는 제2 실시예에 따른 듀얼 대역 통과 여파기(30)를 개략적으로 도시한 블록도이다. 도 3의 (a)를 참조하면, 본 실시예에 따른 듀얼 대역 통과 여파기(30)는 입력단자(IN), 제1 듀플렉서(300), 제2 듀플렉서(330) 및 출력단자 (OUT)를 구비한다.
상기 제1 듀플렉서(300) 및 제2 듀플렉서(330)는 서로 동일한 두 개의 통과 대역을 구비하는 필터들로서, 각각 도 3의 (b)와 (c)에 도시된 바와 같은 대역 통과 특성을 갖는다. 상기 제1 듀플렉서(300)는 입력 단자(IN)와 연결되어 입력 단자(IN)로부터 수신되는 신호를 필터링하여, 제1 통과 대역의 신호는 제1 출력 단자(ⓐ)로, 제2 통과 대역의 신호는 제2 출력 단자(ⓑ)로 각각 출력한다.
상기 제2 듀플렉서(330)는 제1 및 제2 입력단자를 구비하며, 상기 제1 듀플렉서와 동일한 두 개의 통과 대역을 구비한다. 상기 제2 듀플렉서(330)의 상기 제1 및 제2 입력 단자는 상기 제1 듀플렉서(300)의 제1 및 제2 출력단자와 각각 연결되어, 상기 제1 듀플렉서로부터 제1 통과 대역 및 제2 통과 대역의 신호를 각각 수신한다.
본 실시예에서의 상기 제1 및 제2 듀플렉서는 유전체 듀플렉서, SAW 듀플렉서, 적층형 듀플렉서, FBAR 듀플렉서 등이 사용될 수 있다. 또한, 제1 듀플렉서 및 제2 듀플렉서가 자체적으로 50Ω으로 매칭(matching)되어 있기 때문에 별도의 매칭 회로를 사용하지 않아도 된다.
상기 제2 듀플렉서(330)는 상기 제1 듀플렉서(300)로부터의 신호들을 하나의 출력단자(OUT)로 출력하며, 상기 제2 듀플렉서(330)에 의해 출력단자(OUT)로 출력되는 신호는 도 3의 (d)에 도시된 바와 같은 대역 통과 특성을 갖는다.
한편, 전술한 특징을 갖는 듀얼 대역 통과 여파기는, 도 3의 (d)에 도시된 바와 같이 제1 통과 대역과 제2 통과 대역 사이에 형성되는 저지 대역을 이용함으 로써 대역 저지 여파기로 사용될 수도 있다.
이하, 본 발명의 제3 실시예에 따른 듀플렉서를 이용한 듀얼 대역 통과 여파기의 구성 및 동작을 구체적으로 설명한다.
도 4는 제3 실시예에 따른 듀얼 대역 통과 여파기(40)를 개략적으로 도시한 블록도이다. 도 4를 참조하면, 본 실시예에 따른 듀얼 대역 통과 여파기(40)는 입력단자(IN), 제1 듀플렉서(400), 제1 매칭 회로(410), 제2 매칭 회로(420), 제2 듀플렉서(430) 및 출력단자(OUT)를 구비한다.
상기 제1 및 제2 듀플렉서(400, 430)는 서로 동일한 두 개의 통과 대역을 구비하는 필터들로서, 그 구성이나 동작은 제2실시예에서 설명된 그것과 동일하므로 중복되는 설명은 생략한다.
상기 제1 듀플렉서(400)는 입력 단자(IN)와 연결되어 입력 단자(IN)로부터 수신되는 신호를 필터링하여, 제1 통과 대역의 신호는 제1 출력 단자(ⓐ)로, 제2 통과 대역의 신호는 제2 출력 단자(ⓑ)로 각각 출력한다.
상기 제1 매칭 회로(410) 및 상기 제2 매칭 회로(420)의 입력 단자들은 상기 제1 듀플렉서(400)의 제1 출력단자 및 제2 출력단자와 각각 연결되어, 제1 통과 대역 및 제2 통과 대역의 신호가 각각 입력된다.
그리고, 상기 제1 매칭 회로(410)와 제2 매칭 회로(420)로부터 각각 출력되는 제1 통과 대역의 신호와 제2 통과 대역의 신호는 제2 듀플렉서(430)의 제1 입력단자(ⓒ)와 제2 입력단자(ⓓ)로 전송된다.
상기 제2 듀플렉서(430)의 제1 및 제2 입력단자로 각각 수신되는 제1 통과 대역의 신호와 제2 통과 대역의 신호는 제2 듀플렉서(430)를 통해 출력단자(OUT)로 출력된다.
한편, 전술한 특징을 갖는 듀얼 대역 통과 여파기의 다른 실시 형태에 있어서, 상기 제1 및 제2 듀플렉서의 입, 출력 단자들이 양방향성이 아닌 경우에는 제1 및 제2 매칭 회로를 대신하여 제1 및 제2 아이솔레이터(Isolator)를 사용할 수도 있다.
또한, 전술한 특징을 갖는 듀얼 대역 통과 여파기는 제1 통과 대역과 제2 통과 대역 사이에 형성되는 저지 대역을 이용하여 대역 저지 여파기로서 사용될 수도 있다.
이하, 본 발명의 제4 실시예에 따른 다이플렉서를 이용한 듀얼 대역 통과 여파기의 구성 및 동작을 구체적으로 설명한다.
도 5의 (a)는 제4 실시예에 따른 듀얼 대역 통과 여파기(50)를 개략적으로 도시한 블록도이다. 도 5의 (a)를 참조하면, 본 실시예에 따른 듀얼 대역 통과 여파기(50)는 입력단자(IN), 다이플렉서(500), 제1 매칭 회로(510) 및 제2 매칭 회로(520) 및 출력단자(OUT)를 구비한다.
상기 다이플렉서(500)는 저대역 통과 여파기(LOW PASS FILTER) 및 고대역 통과 여파기(HIGH PASS FILTER)로 이루어지는 필터로서, 도 5의 (b)에 도시된 바와 같은 대역 통과 특성을 갖는다. 상기 다이플렉서(500)는 입력 단자(IN)와 연결되어 입력 단자(IN)로부터 수신되는 신호를 필터링하여, 저대역 신호는 제1 출력 단자(ⓐ)로, 고대역 신호는 제2 출력 단자(ⓑ)로 각각 출력한다.
상기 제1 매칭 회로(510) 및 상기 제2 매칭 회로(520)는 상기 다이플렉서(500)의 제1 출력단자 및 제2 출력단자와 각각 연결되어, 저대역 및 고대역의 신호가 각각 입력된다.
그리고, 상기 제1 매칭 회로(510)와 제2 매칭 회로(520)로부터 각각 출력되는 저대역 신호와 고대역 신호는 합해져서 출력단자(OUT)로 출력되며, 상기 출력단자(OUT)로 출력되는 신호는 도 5의 (c)에 도시된 바와 같은 대역 통과 특성을 갖는다.
한편, 전술한 특징을 갖는 듀얼 대역 통과 여파기의 다른 실시 형태에 있어서, 상기 다이플렉서(500)의 입, 출력 단자들이 양방향성이 아닌 경우에는 제1 및 제2 매칭 회로를 대신하여 제1 및 제2 아이솔레이터(Isolator)를 사용할 수도 있다.
또한, 전술한 특징을 갖는 듀얼 대역 통과 여파기는, 도 5의 (c)에 도시된 같이 제1 통과 대역과 제2 통과 대역 사이에 형성되는 저지 대역을 이용하여 대역 저지 여파기로서 사용될 수도 있다.
이하, 본 발명의 제5 실시예에 따른 다이플렉서를 이용한 대역 저지 여파기의 구성 및 동작을 구체적으로 설명한다.
도 6의 (a)는 제5 실시예에 따른 듀얼 대역 통과 여파기(60)를 개략적으로 도시한 블록도이다. 도 6의 (a)를 참조하면, 본 실시예에 따른 듀얼 대역 통과 여파기(60)는 입력단자(IN), 제1 다이플렉서(600), 제2 다이플렉서(630) 및 출력단자(OUT)를 구비한다.
상기 제1 다이플렉서(600) 및 제2 다이플렉서(630)는 서로 동일한 통과 대역을 갖는 저대역 여파기와 고대역 여파기를 구비하는 필터들로서, 각각 도 6의 (b)와 (c)에 도시된 바와 같은 대역 통과 특성을 갖는다. 상기 제1 다이플렉서(600)는 입력 단자(IN)와 연결되어 입력 단자(IN)로부터 수신되는 신호를 필터링하여, 제1 통과 대역의 신호는 제1 출력 단자(ⓐ)로, 제2 통과 대역의 신호는 제2 출력 단자(ⓑ)로 각각 출력한다.
상기 제2 다이플렉서(630)는 제1 및 제2 입력단자를 구비하며, 상기 제1 다이플렉서와 동일한 두 개의 통과 대역을 구비한다. 상기 제2 다이플렉서(630)의 상기 제1 및 제2 입력 단자는 상기 제1 다이플렉서(600)의 제1 및 제2 출력단자와 각각 연결되어, 상기 제1 다이플렉서로부터 제1 통과 대역 및 제2 통과 대역의 신호를 각각 수신한다.
상기 제2 다이플렉서(630)는 상기 제1 다이플렉서(600)로부터의 신호들을 하나의 출력단자(OUT)로 출력하며, 상기 제2 다이플렉서(630)에 의해 출력단자(OUT)로 출력되는 신호는 도 6의 (d)에 도시된 바와 같은 대역 통과 특성을 갖는다.
한편, 전술한 특징을 갖는 듀얼 대역 통과 여파기는, 도 6의 (d)에 도시된 바와 같이 제1 통과 대역과 제2 통과 대역 사이에 형성되는 저지 대역을 이용함으로써 대역 저지 여파기로 사용될 수도 있다.
이하, 본 발명의 제6 실시예에 따른 듀플렉서를 이용한 듀얼 대역 통과 여파기의 구성 및 동작을 구체적으로 설명한다.
도 7은 제6 실시예에 따른 듀얼 대역 통과 여파기(70)를 개략적으로 도시한 블록도이다. 도 7을 참조하면, 본 실시예에 따른 듀얼 대역 통과 여파기(70)는 입력단자(IN), 제1 다이플렉서(700), 제1 매칭 회로(710), 제2 매칭 회로(720), 제2 다이플렉서(730) 및 출력단자(OUT)를 구비한다.
상기 제1 및 제2 다이플렉서(700, 730)는 서로 동일한 통과대역을 갖는 저대역 여파기와 고대역 여파기로 이루어지며, 그 구성이나 동작은 제5 실시예에서 설명된 그것과 동일하므로 중복되는 설명은 생략한다.
상기 제1 다이플렉서(700)는 입력 단자(IN)와 연결되어 입력 단자(IN)로부터 수신되는 신호를 필터링하여, 제1 통과 대역의 신호는 제1 출력 단자(ⓐ)로, 제2 통과 대역의 신호는 제2 출력 단자(ⓑ)로 각각 출력한다.
상기 제1 매칭 회로(710) 및 상기 제2 매칭 회로(720)의 입력 단자들은 상기 제1 다이플렉서(700)의 제1 출력단자 및 제2 출력단자와 각각 연결되어, 제1 통과 대역 및 제2 통과 대역의 신호가 각각 입력된다.
그리고, 상기 제1 매칭 회로(710)와 제2 매칭 회로(720)로부터 각각 출력되는 제1 통과 대역의 신호와 제2 통과 대역의 신호는 제2 다이플렉서(730)의 제1 입력단자(ⓒ)와 제2 입력단자(ⓓ)로 전송된다.
상기 제2 다이플렉서(730)의 제1 및 제2 입력단자로 각각 수신되는 제1 통과 대역의 신호와 제2 통과 대역의 신호는 제2 다이플렉서(730)를 통해 출력단자(OUT)로 출력된다.
한편, 전술한 특징을 갖는 듀얼 대역 통과 여파기의 다른 실시 형태에 있어서, 상기 제1 및 제2 다이플렉서의 입, 출력 단자들이 양방향성이 아닌 경우에는 제1 및 제2 매칭 회로를 대신하여 제1 및 제2 아이솔레이터(Isolator)를 사용할 수도 있다.
또한, 전술한 특징을 갖는 듀얼 대역 통과 여파기는 제1 통과 대역과 제2 통과 대역 사이에 형성되는 저지 대역을 이용하여 대역 저지 여파기로서 사용될 수도 있다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 그리고, 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 의하여, 듀플렉서 또는 다이플렉서를 이용하여 듀얼 대역 통과 여파기를 구현함으로써, 매칭 회로를 사용하지 않거나 매칭 회로를 적게 사용하게 되어, 듀얼 대역 통과 여파기를 간단하게 구현할 수 있게 된다.
또한, 본 발명에 의하여 듀플렉서 또는 다이플렉서를 이용함하여 듀얼 대역 통과 여파기 및 대역 저지 여파기를 구현함으로써, 종래의 듀얼 대역 통과 여파기에 비해 매칭 회로의 갯수를 줄일 수 있게 되어, 스컷(Skirt) 특성이 우수한 듀얼 대역 통과 여파기 및 대역 저지 여파기를 구현할 수 있게 된다.
또한, 본 발명에 의하여 매칭 회로를 적게 사용하거나 사용하지 않음으로써, 듀얼 대역 통과 여파기의 전체 크기를 감소시킬 수 있으며, 신호의 손실도 감소시킬 수 있게 된다.

Claims (11)

  1. 외부로부터 신호가 입력되는 입력단자;
    상기 입력단자와 연결되어 상기 입력단자로부터 신호가 수신되며, 두 개의 통과 대역을 갖는 듀플렉서;
    상기 듀플렉서의 제1 출력단자와 연결되는 제1 매칭 회로;
    상기 듀플렉서의 제2 출력단자와 연결되는 제2 매칭 회로; 및
    상기 제1 매칭 회로의 출력단자와 상기 제2 매칭 회로의 출력단자를 연결하고, 상기 제1 및 제2 매칭 회로의 출력단자들로부터의 신호를 출력하는 출력 단자
    를 구비하는 듀얼 대역 통과 여파기.
  2. 외부로부터 신호가 입력되는 입력단자;
    상기 입력단자와 연결되어 상기 입력 단자로부터 신호가 수신되며, 두 개의 통과 대역을 갖는 제1 듀플렉서;
    제1 및 제2 입력 단자를 구비하고, 상기 제1 및 제2 입력 단자는 상기 제1 듀플렉서의 제1 및 제2 출력단자와 각각 연결되어 상기 제1 듀플렉서로부터 신호가 수신되며, 상기 제1 듀플렉서와 동일한 두 개의 통과 대역을 갖는 제2 듀플렉서;
    상기 제2 듀플렉서의 제3 출력단자와 연결되어 상기 제2 듀플렉서로부터의 신호를 출력하는 출력 단자
    를 구비하는 듀얼 대역 통과 여파기.
  3. 제2항에 있어서, 상기 제1 듀플렉서의 제1 및 제2 출력단자와 상기 제2 듀플렉서의 제1 및 제2 입력 단자사이에 제1 매칭 회로 및 제2 매칭 회로를 각각 더 구비하는 것을 특징으로 하는 듀얼 대역 통과 여파기.
  4. 제2항에 있어서, 상기 제1 듀플렉서의 제1 및 제2 출력단자와 상기 제2 듀플렉서의 제1 및 제2 입력 단자사이에 제1 아이솔레이터 및 제2 아이솔레이터를 각각 더 구비하는 것을 특징으로 하는 듀얼 대역 통과 여파기.
  5. 외부로부터 신호가 입력되는 입력단자;
    상기 입력단자와 연결되어 상기 입력단자로부터 신호가 수신되며, 두 개의 통과 대역을 갖는 듀플렉서;
    상기 듀플렉서의 제1 출력단자와 연결되는 제1 아이솔레이터;
    상기 듀플렉서의 제2 출력단자와 연결되는 제2 아이솔레이터; 및
    상기 제1 아이솔레이터의 출력단자와 상기 제2 아이솔레이터의 출력단자를 연결하고, 상기 제1 및 제2 아이솔레이터의 출력단자들로부터의 신호를 출력하는 출력 단자
    를 구비하는 듀얼 대역 통과 여파기.
  6. 외부로부터 신호가 입력되는 입력단자;
    상기 입력단자와 연결되어 상기 입력단자로부터 신호가 수신되며, 저대역 통과 필터와 고대역 통과 필터로 이루어지는 다이플렉서;
    상기 다이플렉서의 제1 출력단자와 연결되는 제1 매칭 회로;
    상기 다이플렉서의 제2 출력단자와 연결되는 제2 매칭 회로; 및
    상기 제1 매칭 회로의 출력단자와 상기 제2 매칭 회로의 출력단자를 연결하고, 상기 제1 및 제2 매칭 회로의 출력단자들로부터의 신호를 출력하는 출력 단자
    를 구비하는 듀얼 대역 통과 여파기.
  7. 외부로부터 신호가 입력되는 입력단자;
    상기 입력단자와 연결되어 상기 입력 단자로부터 신호가 수신되며, 저대역 통과 필터와 고대역 통과 필터로 이루어지는 제1 다이플렉서;
    제1 및 제2 입력 단자를 구비하고, 상기 제1 및 제2 입력 단자는 상기 제1 다이플렉서의 제1 및 제2 출력단자와 각각 연결되어 상기 제1 다이플렉서로부터 신호가 수신되며, 상기 제1 다이플렉서와 동일한 두 개의 통과 대역을 갖는 제2 다이플렉서;
    상기 제2 다이플렉서의 제3 출력단자와 연결되어 상기 제2 다이플렉서로부터의 신호를 출력하는 출력 단자
    를 구비하는 듀얼 대역 통과 여파기.
  8. 제7항에 있어서, 상기 제1 다이플렉서의 제1 및 제2 출력단자와 상기 제2 다이플렉서의 제1 및 제2 입력 단자사이에 제1 매칭 회로 및 제2 매칭 회로를 각각 더 구비하는 것을 특징으로 하는 듀얼 대역 통과 여파기.
  9. 제7항에 있어서, 상기 제1 다이플렉서의 제1 및 제2 출력단자와 상기 제2 다이플렉서의 제1 및 제2 입력 단자사이에 제1 아이솔레이터 및 제2 아이솔레이터를 각각 더 구비하는 것을 특징으로 하는 듀얼 대역 통과 여파기.
  10. 외부로부터 신호가 입력되는 입력단자;
    상기 입력단자와 연결되어 상기 입력단자로부터 신호가 수신되며, 저대역 통과 필터와 고대역 통과 필터로 이루어지는 다이플렉서;
    상기 다이플렉서의 제1 출력단자와 연결되는 제1 아이솔레이터;
    상기 다이플렉서의 제2 출력단자와 연결되는 제2 아이솔레이터; 및
    상기 제1 아이솔레이터의 출력단자와 상기 제2 아이솔레이터의 출력단자를 연결하고, 상기 제1 및 제2 아이솔레이터의 출력단자들로부터의 신호를 출력하는 출력 단자
    를 구비하는 듀얼 대역 통과 여파기.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 듀얼 대역 통과 여파기는 대역 저지 여파기로도 사용되는 것을 특징으로 하는 듀얼 대역 통과 여파기.
KR1020050088525A 2005-09-23 2005-09-23 듀플렉서 또는 다이플렉서를 이용한 듀얼 대역 통과 여파기및 대역 저지 여파기 KR100662550B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050088525A KR100662550B1 (ko) 2005-09-23 2005-09-23 듀플렉서 또는 다이플렉서를 이용한 듀얼 대역 통과 여파기및 대역 저지 여파기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050088525A KR100662550B1 (ko) 2005-09-23 2005-09-23 듀플렉서 또는 다이플렉서를 이용한 듀얼 대역 통과 여파기및 대역 저지 여파기

Publications (1)

Publication Number Publication Date
KR100662550B1 true KR100662550B1 (ko) 2006-12-28

Family

ID=37815833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050088525A KR100662550B1 (ko) 2005-09-23 2005-09-23 듀플렉서 또는 다이플렉서를 이용한 듀얼 대역 통과 여파기및 대역 저지 여파기

Country Status (1)

Country Link
KR (1) KR100662550B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270619A (ja) * 1996-04-02 1997-10-14 Yokowo Co Ltd デュープレクサ付きアンテナ装置
JP2001274723A (ja) * 2000-03-23 2001-10-05 Murata Mfg Co Ltd 移動体通信装置及びそれに用いる高周波複合部品
KR20050023641A (ko) * 2003-09-01 2005-03-10 엘지이노텍 주식회사 듀얼 밴드 듀플렉서 회로
KR20050053831A (ko) * 2003-12-03 2005-06-10 엘지이노텍 주식회사 듀플렉서 및 듀플렉서 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270619A (ja) * 1996-04-02 1997-10-14 Yokowo Co Ltd デュープレクサ付きアンテナ装置
JP2001274723A (ja) * 2000-03-23 2001-10-05 Murata Mfg Co Ltd 移動体通信装置及びそれに用いる高周波複合部品
KR20050023641A (ko) * 2003-09-01 2005-03-10 엘지이노텍 주식회사 듀얼 밴드 듀플렉서 회로
KR20050053831A (ko) * 2003-12-03 2005-06-10 엘지이노텍 주식회사 듀플렉서 및 듀플렉서 패키지

Similar Documents

Publication Publication Date Title
CN108604890B (zh) 高频前端电路以及通信装置
KR101756116B1 (ko) 무선 주파수 필터
JP4335922B2 (ja) 挿入損が低減されている回路および該回路を有する構成素子
CN109155639A (zh) 高频前端电路以及通信装置
KR101572534B1 (ko) Ｒｆ 프론트 앤드 모듈 및 이를 이용한 멀티밴드 통신 모듈
US10193527B2 (en) Branching filter
WO2015001828A1 (ja) フロントエンド回路
US9577691B2 (en) Front end circuit
US11838003B2 (en) Composite filter device
JP2015154434A (ja) 分波器
KR20180121075A (ko) 멀티플렉서
US20180138890A1 (en) Multiplexer
JP2013243600A (ja) トリプレクサ
JP2020014104A (ja) フィルタおよびマルチプレクサ
KR100662550B1 (ko) 듀플렉서 또는 다이플렉서를 이용한 듀얼 대역 통과 여파기및 대역 저지 여파기
WO2018118490A1 (en) Rf front-end circuit
KR100631636B1 (ko) 이동 통신 단말기의 트리플렉서 회로
WO2019131077A1 (ja) スイッチモジュールおよび通信装置
CN109560832A (zh) 一种用于5g通信的射频电路及终端
JP2013046078A (ja) 高周波フロントエンドモジュール
WO2022001194A1 (zh) 一种基于对消技术的微型声波谐振器的滤波器、双工器
JP2020028013A (ja) フィルタおよびマルチプレクサ
JP2001160766A (ja) デュプレクサ及び通信機装置
CN209250633U (zh) 一种用于5g通信的射频电路及终端
KR102309055B1 (ko) 필터 및 멀티플렉서

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee