KR100659509B1 - 인쇄회로기판의 단자 - Google Patents
인쇄회로기판의 단자 Download PDFInfo
- Publication number
- KR100659509B1 KR100659509B1 KR1020060003595A KR20060003595A KR100659509B1 KR 100659509 B1 KR100659509 B1 KR 100659509B1 KR 1020060003595 A KR1020060003595 A KR 1020060003595A KR 20060003595 A KR20060003595 A KR 20060003595A KR 100659509 B1 KR100659509 B1 KR 100659509B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- solder resist
- printed circuit
- circuit board
- opening
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
인쇄회로기판의 단자가 개시된다. 표면에 회로패턴이 형성되고 회로패턴의 표면에 솔더 레지스트가 도포되는 인쇄회로기판에 전자소자를 실장하기 위해 형성하는 단자에 있어서, 회로패턴과 전기적으로 연결되는 금속층과, 금속층의 위치에 대응하여 솔더 레지스트의 일부가 제거되어 형성되는 개구부를 포함하되, 개구부는 인쇄회로기판의 두께방향의 단면상 솔더 레지스트의 표면으로부터 금속층의 방향으로 개구부의 폭이 좁아지는 경사부와, 경사부의 말단으로부터 금속층의 표면까지 개구부의 폭이 일정하게 유지되거나 넓어지는 언더컷부를 포함하는 인쇄회로기판의 단자는, 솔더 레지스트 말단으로부터 발생하는 응력으로부터 솔더결합의 신뢰성을 보장한다.
인쇄회로기판, 단자, 솔더 레지스트, 언더 컷(under cut)
Description
도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 단자의 단면도.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판의 단자의 단면도.
<도면의 주요부분에 대한 부호의 설명>
1: 금속층 2: 절연재
3: 솔더 레지스트 4: 개구부
5: 솔더결합계면 6: 언더컷부
7: 솔더 레지스트 말단
본 발명은 인쇄회로기판에 관한 것으로서, 더욱 상세하게는 인쇄회로기판의 단자에 관한 것이다.
무전해 니켈/금도금(ENIG, Electroless Nickel Immersion Gold) 공정은 현재 인쇄회로기판등 전자부품의 표면처리(surface finish)로서 널리 쓰이는 방법 중 하나이다. 이후 인쇄회로기판 등의 부품은 표면처리된 단자부를 솔더링을 하여 기계 적/전기적인 연결을 하게 되는 데 이때 무전해 니켈/금도금면과 솔더결합계면은 매우 취성이 강하여 최근 많은 문제점들이 보고되고 있다.
이러한 이유로 Cu OSP (Organic Solderability Preservatives) 혹은 Immersion Sn 등의 표면처리가 도입되고 있다. 이러한 표면처리는 니켈층의 확산방지층을 생략하여 구리와 솔더간의 직접적인 결합을 하는 방법으로서 무전해 니켈/금도금의 경우에 비하여 솔더결합의 신뢰성이 매우 향상된다.
그러나, Cu OSP와 Immersion Sn의 표면처리 방법은 솔더결합계면과 솔더 레지스트 말단과의 거리가 가깝기 때문에 솔더 레지스트 말단의 응력이 솔더결합계면으로 쉽게 전달되어 솔더결합의 취성이 작아지는 문제점이 발생하고 있다.
본 발명은 솔더 레지스트 말단으로부터 발생하는 응력으로부터 솔더결합의 신뢰성을 보장하는 인쇄회로기판의 단자를 제공하는 것이다.
본 발명의 일측면에 따르면, 표면에 회로패턴이 형성되고 회로패턴의 표면에 솔더 레지스트가 도포되는 인쇄회로기판에 전자소자를 실장하기 위해 형성하는 단자에 있어서, 회로패턴과 전기적으로 연결되는 금속층과, 금속층의 위치에 대응하여 솔더 레지스트의 일부가 제거되어 형성되는 개구부를 포함하되, 개구부는 인쇄회로기판의 두께방향의 단면상 솔더 레지스트의 표면으로부터 금속층의 방향으로 개구부의 폭이 좁아지는 경사부와, 경사부의 말단으로부터 금속층의 표면까지 개구부의 폭이 일정하게 유지되거나 넓어지는 언더컷부를 포함하는 인쇄회로기판의 단자가 제공된다.
언더컷부는 인쇄회로기판의 표면과 실질적으로 수직을 이루는 것이 바람직하다. 솔더결합계면과 응력집중부를 일정한 거리로 이격시키기 위함이다.
이하, 본 발명에 따른 인쇄회로기판의 단자의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 단자부의 단면도이다. 도 1을 참조하면, 금속층(1), 절연재(2), 솔더 레지스트(3), 개구부(4), 솔더결합계면(5), 언더컷부(6), 솔더 레지스트 말단(7)이 도시되어 있다.
금속층(1)은 회로와 연결된 부분임과 동시에 외부 소자와 연결되는 부분이다. 금속층(1)은 일반적으로 회로 형성시 동시에 형성이 되며, 표면처리가 되어 있다. 본 실시예의 금속층(1)은 Cu OSP와 Immersion Sn의 표면처리 방법으로 되어 있어, 무전해 니켈/ 금도금과 같이 소정의 두께를 형성하지 않는다. 따라서, 솔더결합계면(5)은 처음 형성된 금속층(1)의 높이와 거의 동일하게 된다.
이러한 금속층(1)은 절연재(2) 상면에 형성되어 있다. 절연재(2)는 프리프레 그(Prepreg)를 일반적으로 사용한다.
솔더 레지스트(3)는 회로, 금속층(1), 절연재(2) 상면에 도포되며, 인쇄회로기판 표면을 보호하는 역할을 한다. 그러나 외부 소자와 접속하기 위해서는 금속층(1) 상면에서 소정의 크기로 개구부(4)를 형성한다.
개구부(4)는 노광 및 현상 공정에 의해서 형성되므로 일반적으로 상부에서 하부 방향으로 일정한 경사를 이루며 그 크기가 작아지는 형태이다. 따라서, 금속층(1)과 접촉하는 부위에서 말단을 형성하며, 이 부분에서 응력이 최대로 발생하게 된다.
본 실시예에서는 일정한 경사를 이루는 개구부의 하단부를 언더 컷(under cut)을 하여 언더컷부(6)를 형성한다. 이로서 응력집중부는 솔더 레지스트 말단(7)이 되며, 상대적으로 솔더결합계면(5)으로부터 일정한 이격거리를 이루게 된다.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판의 단자부의 단면도이다. 도 2를 참조하면, 금속층(1), 절연재(2), 솔더 레지스트(3), 개구부(4), 솔더결합계면(5), 언더컷부(6)이 도시되어 있다.
본 실시예는 개구부(4)의 경사면을 수직으로 절단한 형태의 언더컷부(6)가 형성된다. 결과적으로, 개구부(4)의 상단부의 단면과 하단부의 단면이 동일한 면적을 이룬다. 이러한 형태는 기계적인 방법인 레이져를 이용할 경우 쉽게 형성할 수 있는 방법이다. 이러한 형태의 개구부(4)에서는 응력이 개구부(4) 내주면에 전체적으로 작용하므로 솔더결합계면(5)에서 솔더결합력의 신뢰성을 증가하게 된다.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이와 같은 구성을 갖는 본 발명에 의하면, 솔더 레지스트로부터 솔더결합계면으로 전달되는 응력을 감소시킴으로써 솔더결합의 신뢰성이 증가되는 장점이 있다.
Claims (2)
- 표면에 회로패턴이 형성되고 상기 회로패턴의 표면에 솔더 레지스트가 도포되는 인쇄회로기판에 전자소자를 실장하기 위해 형성하는 단자에 있어서,상기 회로패턴과 전기적으로 연결되는 금속층과;상기 금속층의 위치에 대응하여 상기 솔더 레지스트의 일부가 제거되어 형성되는 개구부를 포함하되,상기 개구부는 상기 인쇄회로기판의 두께방향의 단면상 상기 솔더 레지스트의 표면으로부터 상기 금속층의 방향으로 상기 개구부의 폭이 좁아지는 경사부와, 상기 경사부의 말단으로부터 상기 금속층의 표면까지 상기 개구부의 폭이 일정하게 유지되거나 넓어지는 언더컷부를 포함하는 인쇄회로기판의 단자.
- 제1항에 있어서,상기 언더컷부는 상기 인쇄회로기판의 표면과 수직을 이루는 인쇄회로기판의 단자.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060003595A KR100659509B1 (ko) | 2006-01-12 | 2006-01-12 | 인쇄회로기판의 단자 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060003595A KR100659509B1 (ko) | 2006-01-12 | 2006-01-12 | 인쇄회로기판의 단자 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100659509B1 true KR100659509B1 (ko) | 2006-12-20 |
Family
ID=37814938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060003595A KR100659509B1 (ko) | 2006-01-12 | 2006-01-12 | 인쇄회로기판의 단자 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100659509B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015147848A1 (en) * | 2014-03-28 | 2015-10-01 | Intel Corporation | Anchored interconnect |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09331144A (ja) * | 1996-05-20 | 1997-12-22 | Fujitsu I Network Syst Ltd | プリント基板 |
JPH1197809A (ja) | 1997-09-19 | 1999-04-09 | Fujitsu General Ltd | 立体回路基板 |
JPH11243267A (ja) | 1998-02-25 | 1999-09-07 | Kyocera Corp | 配線基板 |
JP2002141626A (ja) | 2000-10-30 | 2002-05-17 | Kyocera Corp | 配線基板 |
JP2003347700A (ja) | 2002-05-29 | 2003-12-05 | Nec Kansai Ltd | 配線基板 |
-
2006
- 2006-01-12 KR KR1020060003595A patent/KR100659509B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09331144A (ja) * | 1996-05-20 | 1997-12-22 | Fujitsu I Network Syst Ltd | プリント基板 |
JPH1197809A (ja) | 1997-09-19 | 1999-04-09 | Fujitsu General Ltd | 立体回路基板 |
JPH11243267A (ja) | 1998-02-25 | 1999-09-07 | Kyocera Corp | 配線基板 |
JP2002141626A (ja) | 2000-10-30 | 2002-05-17 | Kyocera Corp | 配線基板 |
JP2003347700A (ja) | 2002-05-29 | 2003-12-05 | Nec Kansai Ltd | 配線基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015147848A1 (en) * | 2014-03-28 | 2015-10-01 | Intel Corporation | Anchored interconnect |
US9818710B2 (en) | 2014-03-28 | 2017-11-14 | Intel Corporation | Anchored interconnect |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1775767A2 (en) | Method of fabricating a vertically montable IC package | |
KR100890217B1 (ko) | 기판 제조방법 | |
KR20160126290A (ko) | 인쇄회로기판, 반도체 패키지 및 그 제조방법 | |
KR102340053B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
JP4650948B2 (ja) | スルーホールのはんだ付け構造 | |
JPWO2005034597A1 (ja) | 配線基板のパッド構造及び配線基板 | |
KR102040605B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR102464950B1 (ko) | 회로기판 | |
JP2001168393A (ja) | チップ型半導体発光装置 | |
KR102473416B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
KR100659509B1 (ko) | 인쇄회로기판의 단자 | |
US7615873B2 (en) | Solder flow stops for semiconductor die substrates | |
KR20080061311A (ko) | 크랙을 잘 발생시키지 않는 땜납 접합부, 그 땜납 접합부를구비하는 회로 기판 등의 전자 부품, 반도체 장치, 및전자 부품의 제조 방법 | |
US7807034B2 (en) | Manufacturing method of non-etched circuit board | |
KR0139071B1 (ko) | 표면 장착용 전자부품 | |
KR100648970B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
WO2023209902A1 (ja) | 部品実装基板 | |
JP5333835B2 (ja) | プリント配線板および電子機器 | |
JP2002016330A (ja) | 部品実装用基板およびその製造方法 | |
JP2022071652A (ja) | フレキシブル基板及び半導体装置 | |
JP2020155694A (ja) | 両面配線基板 | |
US20190198475A1 (en) | Laser ablation for wire bonding on organic solderability preservative surface | |
KR101600202B1 (ko) | 회로기판의 구조 | |
KR20200049748A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2005332988A (ja) | プリント配線板およびこれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |