KR100654269B1 - 적응 등화기 - Google Patents

적응 등화기 Download PDF

Info

Publication number
KR100654269B1
KR100654269B1 KR1020040087066A KR20040087066A KR100654269B1 KR 100654269 B1 KR100654269 B1 KR 100654269B1 KR 1020040087066 A KR1020040087066 A KR 1020040087066A KR 20040087066 A KR20040087066 A KR 20040087066A KR 100654269 B1 KR100654269 B1 KR 100654269B1
Authority
KR
South Korea
Prior art keywords
filter
signal
unit
variable filter
filter coefficients
Prior art date
Application number
KR1020040087066A
Other languages
English (en)
Other versions
KR20050041946A (ko
Inventor
세리자와오리미쯔
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20050041946A publication Critical patent/KR20050041946A/ko
Application granted granted Critical
Publication of KR100654269B1 publication Critical patent/KR100654269B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027—Analogue recording
    • G11B5/035—Equalising

Abstract

가변 필터의 필터 계수가 발산한 경우에도, 필터 계수의 수속이 가능하게 되는 적응 등화기를 제공한다. 입력 신호는, 가변 필터(61)에 의해 파형 등화된다. 가변 필터(61)의 필터 계수는, 적응 제어부(62)에 의해 적응적으로 갱신된다. 계수 결정부(64)는, 등화 신호의 오류 정정 횟수가 최소로 되었을 때의 필터 계수를 정상 동작 시의 필터 계수로서 유지한다. 계수 리세트부(63)는, 헤드의 전환 타이밍에 동기하여, 가변 필터(61)의 필터 계수를 정상 동작 시의 필터 계수로 리세트한다.
가변 필터, 필터 계수, 파형 등화, 자기 헤드, 등화 알고리즘

Description

적응 등화기{ADAPTIVE EQUALIZER}
도 1은 디지털 신호 재생 장치의 구성을 도시하는 블록도.
도 2는 적응 등화기(60)의 구성을 도시하는 블록도.
도 3은 가변 필터(61) 및 적응 제어부(62)의 구성을 도시하는 블록도.
도 4는 적응 등화기(60)의 동작을 설명하기 위한 타이밍차트.
<도면의 주요 부분에 대한 부호의 설명>
11a, 11b : 자기 헤드
12 : 헤드 전환 스위치
13 : 헤드 증폭기
14 : 헤드 전환 제어부
20 : A/D 변환기
30 : 인터폴레이터
40 : 필터군
50 : AGC 회로
60 : 적응 등화기
61 : 가변 필터
61a, 61b, 61c, 61d : 지연 소자
61e, 61f, 61g, 61h, 61i : 계수 승산기
61j : 가산기
62 : 적응 제어부
62a : 가판정부
62b : 가산기
62c : 필터 계수 갱신부
63 : 계수 리세트부
64 : 계수 결정부
70 : 타이밍 컨트롤부
80 : 신호 처리 회로
100 : 디지털 신호 재생 회로
본 발명은, 기록 매체에 기록된 데이터의 재생 신호 등을 파형 등화하는 적응 등화기에 관한 것으로, 특히, 등화에 이용되는 가변 필터의 필터 계수의 제어에 관한 것이다.
자기 기록 매체에 기록된 자기 데이터를 재생하는 자기 재생 장치에서는, 자기 헤드로부터의 재생 신호의 진폭 왜곡이나 위상 왜곡 등을 보상하기 위해, 적응 등화기가 이용되고 있다(예를 들면, 특허 문헌1 참조).
이 적응 등화기에서는, 입력 신호에 대하여, FIR(유한 임펄스 응답) 필터에 의해 등화 처리가 실시된다. FIR 필터의 출력은, 복호 회로에 공급되어, 레벨 비교 등에 의한 "1", "0"의 판별이 이루어져 데이터 계열의 복호가 행해진다. 그리고, 복호 회로로부터의 출력과 FIR 필터로부터의 출력의 오차가 산출되며, 이 오차가 적응 제어부로 보내어진다. 적응 제어부는, 오차의 신호 파워가 최소로 되도록 FIR 필터의 필터 계수를 적응적으로 갱신한다.
[특허 문헌1]
일본 특개평5-40907호 공보
그러나, 상기한 바와 같은 판정 귀환의 적응 등화에서는, 자기 테이프에 손상이 있는 경우와 같이, 입력 신호가 현저하게 등화 목표의 특성으로부터 벗어난 상태가 계속된 경우, 필터 계수가 발산하게 되어, 목표로 하는 등화 특성으로 수속할 수 없게 된다. 이 결과, 영상 데이터나 음성 데이터가 정확하게 복원되지 않게 된다.
본 발명은, 필터 계수가 발산한 경우에도 수속이 가능하게 되는 적응 등화기를 제공한다.
본 발명은, 시계열순으로 입력되는 디지털의 입력 신호를 적응 등화하는 적응 등화기로서, 상기 입력 신호를 등화하는 가변 필터부와, 해당 가변 필터부의 출력 신호와 상기 입력 신호에 기초하여, 등화 알고리즘에 따라 상기 가변 필터부의 필터 계수를 갱신하는 적응 제어부와, 상기 가변 필터부의 필터 계수를 소정의 타이밍에서 리세트하는 필터 계수 리세트부를 갖는 것을 특징으로 한다.
상기 입력 신호가, 전환하여 사용되는 복수의 자기 헤드에 의해 자기 기록 매체에 기록된 디지털 데이터가 재생된 신호인 경우, 상기 필터 계수 리세트부는, 상기 자기 헤드의 전환의 타이밍에 따라 리세트를 행하는 것이 바람직하다.
상기 필터 계수 리세트부는, 정상 동작 시의 필터 계수로 리세트하는 것이 바람직하다.
상기 입력 신호가, 기록 매체에 기록된 디지털 데이터가 재생된 재생 신호인 경우, 상기 적응 제어부는, 상기 재생 신호의 비트 타이밍 동기가 얻어진 후에, 상기 필터 계수의 갱신을 개시하는 것이 바람직하다.
또한, 본 발명은, 기록 매체에 기록된 디지털 데이터를 재생하는 디지털 신호 재생 장치로서, 상기 디지털 데이터의 재생 신호를 등화하는 적응 등화부를 구비하고, 해당 적응 등화부는, 시계열순으로 입력되는 디지털의 상기 재생 신호를 등화하는 가변 필터부와, 해당 가변 필터부의 출력 신호와 상기 재생 신호에 기초하여, 등화 알고리즘에 따라 상기 가변 필터부의 필터 계수를 갱신하는 적응 제어부와, 상기 가변 필터부의 필터 계수를 소정의 타이밍에서 리세트하는 필터 계수 리세트부를 갖는 것을 특징으로 한다.
또한, 본 발명은, 기록 매체에 기록된 디지털 데이터를 재생하는 디지털 신호 재생 장치로서, 상기 디지털 데이터의 재생 신호를 샘플링하는 A/D 변환부와, 해당 A/D 변환부에 의해 얻어진 신호에 기초하여 상기 디지털 데이터의 데이터 존 재점의 데이터값을 추정 보간하는 보간부와, 해당 보간부에 의해 얻어진 신호를 입력 신호로서 등화하고, 등화 후의 신호를 상기 추정 보간을 위해 상기 보간부에 피드백하는 적응 등화부를 구비하며, 해당 적응 등화부는, 시계열순으로 입력되는 디지털의 상기 입력 신호를 등화하는 가변 필터부와, 해당 가변 필터부의 출력 신호와 상기 입력 신호에 기초하여, 등화 알고리즘에 따라 상기 가변 필터부의 필터 계수를 갱신하는 적응 제어부와, 상기 가변 필터부의 필터 계수를 소정의 타이밍에서 리세트하는 필터 계수 리세트부를 갖고, 상기 적응 제어부는, 상기 보간부에 의한 추정 보간의 위치가 상기 디지털 데이터의 데이터 존재점과 대략 일치한 후에, 상기 필터 계수의 갱신을 개시하는 것을 특징으로 한다.
또한, 본 발명은, 시계열순으로 입력되는 디지털의 입력 신호를 적응 등화하기 위해 컴퓨터를, 상기 입력 신호를 등화하는 가변 필터부, 해당 가변 필터부의 출력 신호와 상기 입력 신호에 기초하여, 등화 알고리즘에 따라 상기 가변 필터부의 필터 계수를 갱신하는 적응 제어부, 상기 가변 필터부의 필터 계수를 소정의 타이밍에서 리세트하는 필터 계수 리세트부로서 기능시키는 것을 특징으로 하는 적응 등화 프로그램이다.
또한, 본 발명은, 시계열순으로 입력되는 디지털의 입력 신호를 적응 등화하는 적응 등화 방법으로서, 상기 입력 신호를 가변 필터부에 의해 등화하는 등화 단계와, 해당 등화 단계에서 얻어진 신호와 상기 입력 신호에 기초하여, 등화 알고리즘에 따라 상기 가변 필터부의 필터 계수를 갱신하는 적응 제어 단계와, 상기 가변 필터부의 필터 계수를 소정의 타이밍에서 리세트하는 필터 계수 리세트 단계를 갖 는 것을 특징으로 하는 적응 등화 방법이다.
<실시예>
이하, 본 발명의 실시예를 도면에 따라 설명한다.
도 1은 본 실시예에 따른 디지털 신호 재생 장치의 구성을 도시하는 블록도이다. 이 디지털 신호 재생 장치는, 본 실시예에서는, 디지털 비디오 카메라의 자기 재생 장치이다. 이 디지털 비디오 카메라는, 비디오 신호를 디지털 신호로 변환하고, 소위 파셜 리스폰스 방식을 이용하여 자기 테이프에 기록 재생한다. 파셜 리스폰스 방식이란, 전송로(혹은 기록 매체)의 전달 특성에 의한 부호간 간섭을 적극적으로 이용하여, 부호의 스펙트럼을 정형하는 방식의 것으로, 예를 들면, 파셜 리스폰스 Ⅳ가 있다.
도 1에서, 자기 테이프(도시 생략)에 기록된 자기 신호는, 2개의 자기 헤드(11a, 11b)에 의해 전기 신호로 변환된다. 2개의 자기 헤드(11a, 11b)의 재생 신호는, 헤드 전환 스위치(12)에 의해 교대로 헤드 증폭기(13)에 공급된다. 헤드 전환 스위치(12)는, 헤드 전환 제어부(14)로부터 공급되는 헤드 전환 신호에 따라 동작한다. 이에 의해, 2개의 자기 헤드(11a, 11b)는, 자기 테이프의 1트랙씩을 교대로 재생하게 된다.
헤드 증폭기(13)는, 헤드 전환 스위치(12)로부터 공급된 신호를 증폭하여, 디지털 신호 재생 회로(100)에 출력한다. 이 디지털 신호 재생 회로(100)는, 헤드 증폭기(13)로부터의 테이프 재생 신호에 대하여, 비트 클럭 동기 및 PR4(파셜 리스폰스 클래스 Ⅳ) 파형으로의 파형 등화를 행하는 LSI(Large Scale Integrated circuit)이다. 헤드 증폭기(13)로부터의 아날로그 신호는 A/D 변환되며, 디지털 신호 재생 회로(100)에서의 처리는, 모두 디지털 신호 처리에 의해 행해진다.
디지털 신호 재생 회로(100)에서, A/D 변환기(20)는, 헤드 증폭기(13)로부터 공급된 아날로그 신호를 소정의 주기로 오버 샘플링한다. 인터폴레이터(보간기라고도 함)(30)는, A/D 변환기(20)에 의해 비동기 샘플링된 디지털 신호에 기초하여, 자기 테이프에 기록되어 있었던 디지털 데이터의 데이터 존재점(비트점이라고도 함)의 데이터값을 추정 보간한다. 여기서, 인터폴레이터(30)는, 추정 보간의 위치가 비트 위치와 일치하도록, 타이밍 컨트롤부(70)에 의해 제어된다. 그리고, 추정 보간의 위치와 비트 위치가 대략 일치함으로써, 비트 타이밍 동기가 확립된다.
인터폴레이터(30)의 추정 보간에 의해 얻어진 신호는, 전처리용의 필터군(40) 및 AGC(Automatic Gain Control) 회로(50)에 의해 어느 정도의 파형 정형이 실시된 후, 적응 등화기(60)에서 파형 등화된다. 적응 등화기(60)에 의해 얻어진 등화 신호는, 타이밍 컨트롤부(70)를 통해 인터폴레이터(30)에 피드백됨과 함께, LSI 외부의 신호 처리 회로(80)로 보내어진다. 이 신호 처리 회로(80)에서는, 디지털 신호값의 판정이나 오류 정정 등이 행해져, 최종적으로 영상 데이터나 음성 데이터가 복원된다.
도 2는 본 실시예에 따른 적응 등화기(60)의 구성을 도시하는 블록도이다. 이 적응 등화기(60)에는, AGC 회로(50)의 출력 신호(이하, 입력 신호 x라고 함)가 공급된다. 입력 신호 x는, 가변 필터(61)에 의해 파형 등화된다. 이 가변 필터(61)의 필터 계수(탭 계수라고도 함)는, 적응 제어부(62)에 의해 적응적으로 갱신 된다.
이 필터 계수의 갱신은, 비트 타이밍 동기 확립 후에 개시된다. 이것은, 동기 확립 전에 갱신을 행하면, 입력 신호 x가 등화 목표의 특성으로부터 크게 벗어나 있기 때문에, 필터 계수가 발산하게 될 가능성이 있기 때문이다. 또한, 타이밍 제어 동작과 간섭하게 되어, 인터폴레이트(30) 및 적응 등화기(60)의 양방이 올바른 동작을 하지 않게 되기 때문이다.
또한, 본 실시예에서는, 필터 계수는 계수 리세트부(63)에 의해 소정의 타이밍에서 리세트된다. 이에 의해, 자기 테이프의 손상 등에 의해 필터 계수가 발산한 경우에도, 리세트 후에 수속하는 것이 가능하게 된다.
본 실시예에서는, 필터 계수의 리세트는, 1트랙의 연속 데이터 재생 중에서의 리세트를 피하기 위해, 자기 헤드(11a, 11b)의 전환 타이밍에 따라 행해진다. 또한, 리세트에 의해 설정되는 필터 계수는, 수속 시간을 짧게 하기 위해, 정상 동작 시의 계수로 되어 있다. 여기서, 정상 동작 시의 필터 계수란, 어느 정도 수속된 상태에서의 필터 계수로서, 어떠한 방법으로 구해져도 된다. 구체적으로는, 계수 리세트부(63)는, 헤드 전환 제어부(14)로부터 공급되는 헤드 전환 신호에 기초하여, 헤드의 전환 타이밍을 검출한다. 그리고, 헤드의 전환이 검출되었을 때에, 가변 필터(61)의 필터 계수를 정상 동작 시의 필터 계수로 리세트한다. 여기서, 정상 동작 시의 필터 계수는, 계수 결정부(64)에 의해 결정되어 유지되고 있는데, 이것에 대해서는 후에 자세히 설명한다.
또한, 리세트의 타이밍은 상기에 한정되지 않는다. 예를 들면, 화상의 1프 레임마다 출력되는 프레임 펄스에 동기하여 리세트해도 되고, 타이머(도시 생략)에 의한 계측 시간이 소정 시간 경과할 때마다 리세트해도 된다. 또한, 리세트에 의해 설정되는 필터 계수도 상기의 것에 한정되지 않고, 사전에 설정된 필터 계수 등의 다른 것이어도 된다. 사전에 설정된 필터 계수로서는, 예를 들면 주파 특성이 없는 플랫한 특성을 갖는 것을 들 수 있다.
도 3은 가변 필터(61) 및 적응 제어부(62)의 구성을 도시하는 블록도이다. 이하, 도 3을 참조하여, 가변 필터(61) 및 적응 제어부(62)에 대하여, 보다 구체적으로 설명한다.
가변 필터(61)는, 입력 신호 x를 파형 등화하는 필터이다. 본 실시예에서는, 가변 필터(61)는, 도 3에 도시한 바와 같이, 5탭의 FIR(유한 임펄스 응답) 필터이다. 입력 단자 Pi로부터 입력된 입력 신호 x는, 탭수에 따른 지연 소자, 여기서는 4개의 지연 소자(61a, 61b, 61c, 61d)의 직렬 회로로 보내어진다. 입력 단자 Pi로부터의 입력 신호 x0 및 각 지연 소자(61a, 61b, 61c, 61d)로부터의 각 출력 x-1, x-2, x-3, x-4는, 각각 계수 승산기(61e, 61f, 61g, 61h, 61i)로 보내어져, 각각 필터 계수 w0, w1, w2, w3, w4와 승산된 후, 가산기(61j)에 의해 가산된다. 산출된 값은, 등화 신호 y로서, 출력 단자 P0를 통해 타이밍 컨트롤부(70) 및 신호 처리 회로(80)에 출력된다. 여기서,
y=w0·x0+w1·x-1+w2·x-2+w3 ·x-3+w4·x-4
이다. 각 필터 계수 w0, w1, w2, w3, w4는, 적응 제어부(62)에 의해 갱신되도록 되어 있다.
적응 제어부(62)는, 입력 신호 x와 가변 필터(61)로부터 출력되는 등화 신호 y에 기초하여, 적응 알고리즘에 따라 가변 필터(61)의 필터 계수를 적응적으로 갱신한다. 본 실시예에서는, 적응 제어부(62)는, 가판정부(62a)와, 가산기(62b)와, 필터 계수 갱신부(62c)를 갖는다. 가판정부(62a)는, 등화 신호 y에 대하여, 소정의 임계값과의 레벨 비교를 행하여, 디지털 신호값 "-1", "0", "1"의 판정을 행한다. 가산기(62b)는, 등화 신호 y로부터 가판정부(62a)의 판정 결과를 감산하여, 등화 오차 e를 산출한다. 예를 들면, 등화 신호 y가 「0.8」인 경우에, "1"로 판정되었을 때, 등화 오차 e는 「-0.2」로 된다. 필터 계수 갱신부(62c)는, 입력 신호 x와 가산기(62b)에 의해 산출된 등화 오차 e에 기초하여, 적응 알고리즘에 따라 갱신되어야 할 필터 계수를 연산한다. 그리고, 필터 계수 갱신부(62c)는, 가변 필터(61)의 필터 계수를 연산한 후의 필터 계수로 치환한다. 여기서, 적응 알고리즘으로서는, LMS(Least Mean Square법, RLS(Recursive Least Square)법, 최급강하법 등을 들 수 있지만, 등화 오차 e의 신호 파워가 최소로 되도록 필터 계수를 갱신할 수 있는 것이면 된다.
계속해서, 도 4의 타이밍차트에 따라, 적응 등화기(60)의 동작에 대하여 설명한다. 도 4에서, 시각 t1에서는, 헤드 전환 신호는 플러스이며, 자기 헤드(11a)가 사용되고 있다. 또한, 비트 타이밍 동기는 취해져 있으며, 적응 제어부(62)에 의한 필터 계수의 갱신이 행해져 있다.
시각 t2에서, 헤드 전환 신호가 플러스로부터 마이너스로 전환되면, 사용되는 자기 헤드가 자기 헤드(11a)로부터 자기 헤드(11b)로 전환된다. 이에 의해, 비트 타이밍 동기가 어긋나서, 비트 타이밍 오차가 발생한다. 이 상태에서 적응 제어부(62)에 의한 필터 계수의 갱신을 속행하면, 타이밍 컨트롤 동작과 간섭하게 되어, 비트 타이밍 동기와 적응 등화의 양방이 올바르게 행해지지 않게 된다. 따라서, 적응 제어부(62)는, 헤드 전환 제어부(14)의 헤드 전환 신호를 모니터하여, 헤드 전환 신호의 하강 또는 상승이 있었을 때에, 필터 계수의 갱신을 정지한다. 한편, 계수 리세트부(63)는, 헤드 전환 제어부(14)의 헤드 전환 신호를 모니터하여, 헤드 전환 신호의 하강 또는 상승이 있었을 때에, 가변 필터(61)의 필터 계수를 정상 동작 시의 계수로 리세트한다. 여기서, 정상 동작 시의 필터 계수는, 계수 결정부(64)로부터 판독된다. 또한, 필터 계수는 필터 계수 갱신부(62c)에서의 연산에도 이용되기 때문에, 계수 리세트부(63)는, 리세트에 의해 설정되는 필터 계수를 적응 제어부(62)에도 공급한다. 또한, 계수 리세트부(63)에 의한 리세트는, 헤드 전환 신호의 하강이나 상승으로부터 소정 시간 경과 후에 실행되어도 된다.
자기 헤드(11a, 11b)가 전환되고 나서 비트 타이밍 동기가 확립되기까지의 시간은 어느 정도 일정하다. 따라서, 본 실시예에서는, 사전에 설정된 시간 Δt 경과 후의 시각 t3에, 비트 타이밍 동기가 확립된 것으로 하여, 필터 계수의 갱신을 개시한다. 구체적으로는, 적응 제어부(62)는, 타이머(도시 생략)에 의해 시각 t2로부터의 경과 시간을 계측하고, 경과 시간이 Δt로 된 시점에서 필터 계수의 갱 신을 개시한다. 이 후, 도 4에서 시각 t4에, 필터 계수는 대략 수속한다. 또한, 적응 제어부(62)에 의한 필터 계수의 갱신은, 비트 타이밍 동기 확립 후에 개시되면 되고, 예를 들면, 비트 타이밍 오차가 소정값 이하로 된 경우에 개시되어도 된다.
여기서, 가변 필터(61)를 통과하는 신호는, 시각 t2부터 t3의 구간에서 프리앰블 신호이며, 시각 t3 이후에서 사용자 데이터 신호인 것이 바람직하다. 또한, 시각 t2부터 t4의 구간에서 프리앰블 신호이고, 시각 t4 이후에서 사용자 데이터 신호인 것이 보다 바람직하다.
다음으로, 정상 동작 시의 필터 계수의 결정 방법에 대하여 설명한다. 신호 처리 회로(80)에서의 등화 신호에 대한 오류 정정 횟수(오류 검출수라고도 할 수 있음)가 적을수록, 파형 등화가 양호하게 행해진 것으로 생각된다. 따라서, 오류 정정 횟수가 최소로 되었을 때의 필터 계수를 정상 동작 시의 필터 계수로 한다. 따라서, 계수 결정부(64)는, 등화 신호의 오류 정정 횟수와 해당 등화 신호가 얻어졌을 때의 필터 계수에 기초하여, 정상 동작 시의 필터 계수를 결정한다. 구체적으로는, 계수 결정부(64)는, 가변 필터(61)의 필터 계수와 신호 처리 회로(80)에서의 등화 신호의 오류 정정 횟수를 모니터하고 있다. 그리고, 계수 결정부(64)는, 오류 정정 횟수가 과거 최소였을 때에, 해당 오류 정정 횟수에 대응하는 등화 신호가 얻어졌을 때의 필터 계수를 정상 동작 시의 필터 계수로서 유지한다. 따라서, 정상 동작 시의 필터 계수는, 오류 정정 횟수가 과거 최소로 될 때마다 갱신된다.
또한, 정상 동작 시의 필터 계수는, 어느 정도 수속한 상태에서의 필터 계수 가 얻어지면, 다른 방법에 의해 결정되어도 된다. 예를 들면, 리세트 직전의 필터 계수(도 4에서는, 시각 t2 직전의 필터 계수나 시각 t5 직전의 필터 계수)의 평균값을 정상 동작 시의 필터 계수로 할 수 있다.
이상과 같이, 본 실시예에 따르면, 적응 등화기(60)에서, 가변 필터(61)의 필터 계수를 소정의 타이밍에서 리세트하기 때문에, 필터 계수가 발산한 경우라도 리세트 후에 수속 가능하게 할 수 있다. 이에 의해, 장기간에 걸쳐 필터 계수의 발산 상태가 계속되는 것을 회피할 수 있다. 또한, 적응 등화는 단시간에서 수속이 가능하게 때문에, 빈번하게 리세트를 행해도 실용상 문제가 되지 않는다.
또한, 자기 헤드(11a, 11b)의 전환 타이밍에 따라 필터 계수의 리세트를 행하기 때문에, 1트랙의 연속 데이터의 재생 중에는 리세트가 행해지지 않는다. 이에 의해, 연속 데이터를 연속적으로 처리할 수 있다.
또한, 정상 동작 시의 필터 계수로 리세트하기 때문에, 리세트로부터 단시간에서의 수속이 가능하게 된다.
또한, 적응 제어부(62)는, 비트 타이밍 동기가 확립된 후에 필터 계수의 갱신을 개시하기 때문에, 비트 타이밍 동기 확립 전의 필터 계수의 갱신에 의한 필터 계수의 발산을 방지할 수 있다. 또한, 비트 타이밍 제어와 적응 등화와의 간섭을 피할 수 있다.
이상, 본 발명의 실시예에 대하여 설명하였지만, 본 발명이 상기의 실시예에 한정되지 않는 것은 물론이다. 예를 들면, 디지털 신호 재생 장치는, 자기 재생 장치에 한정되지 않고, CD나 DVD 등의 광 디스크 재생 장치나 디지털 수신기 등과 같이, 디지털 데이터를 재생하는 것이면 된다.
또한, 가변 필터부나 적응 제어부의 구체적 구성은, 상기의 것에 한정되지 않는다. 예를 들면, 적응 제어부에서는, 가판정부(62a)의 판정 결과 대신에, 신호 처리 회로(80)에 의해 얻어진 오류 정정 결과를 이용하는 것도 가능하다.
또한, 디지털 신호 재생 장치를 구성하는 각 부분은, 전용의 하드웨어 회로에 한정되지 않고, ROM 등의 기억 매체에 기억된 프로그램이 CPU 및 RAM에 의해 실행됨으로써 실현되어도 된다.
본 발명에 따르면, 적응적으로 갱신되는 가변 필터의 필터 계수를, 소정의 타이밍에서 리세트하기 때문에, 필터 계수가 발산한 경우라도, 리세트 후에 수속이 가능하게 된다.

Claims (8)

  1. 삭제
  2. 시계열순으로 입력되는 디지털의 입력 신호를 적응 등화하는 적응 등화기로서,
    상기 입력 신호를 등화하는 가변 필터부와,
    상기 가변 필터부의 출력 신호와 상기 입력 신호에 기초하여, 등화 알고리즘에 따라 상기 가변 필터부의 필터 계수를 갱신하는 적응 제어부와,
    상기 가변 필터부의 필터 계수를 소정의 타이밍에서 리세트하는 필터 계수 리세트부를 갖고,
    상기 입력 신호는, 전환하여 사용되는 복수의 자기 헤드에 의해 자기 기록 매체에 기록된 디지털 데이터가 재생된 신호이고,
    상기 필터 계수 리세트부는 상기 자기 헤드의 전환의 타이밍에 따라 리세트를 행하는 것을 특징으로 하는 적응 등화기.
  3. 제2항에 있어서,
    상기 필터 계수 리세트부는 정상 동작 시의 필터 계수로 리세트하는 것을 특징으로 하는 적응 등화기.
  4. 제2항에 있어서,
    상기 입력 신호는, 기록 매체에 기록된 디지털 데이터가 재생된 재생 신호이며,
    상기 적응 제어부는, 상기 재생 신호의 비트 타이밍 동기가 얻어진 후에, 상기 필터 계수의 갱신을 개시하는 것을 특징으로 하는 적응 등화기.
  5. 기록 매체에 기록된 디지털 데이터를 재생하는 디지털 신호 재생 장치로서,
    상기 디지털 데이터의 재생 신호를 등화하는 적응 등화부를 구비하며,
    상기 적응 등화부는,
    시계열순으로 입력되는 디지털의 상기 재생 신호를 등화하는 가변 필터부와,
    상기 가변 필터부의 출력 신호와 상기 재생 신호에 기초하여, 등화 알고리즘에 따라 상기 가변 필터부의 필터 계수를 갱신하는 적응 제어부와,
    상기 가변 필터부의 필터 계수를 소정의 타이밍에서 리세트하는 필터 계수 리세트부
    를 갖고,
    상기 입력 신호는, 전환하여 사용되는 복수의 자기 헤드에 의해 자기 기록 매체에 기록된 디지털 데이터가 재생된 신호이고,
    상기 필터 계수 리세트부는 상기 자기 헤드의 전환의 타이밍에 따라 리세트를 행하는 것을 특징으로 하는 디지털 신호 재생 장치.
  6. 기록 매체에 기록된 디지털 데이터를 재생하는 디지털 신호 재생 장치로서,
    상기 디지털 데이터의 재생 신호를 샘플링하는 A/D 변환부와,
    상기 A/D 변환부에 의해 얻어진 신호에 기초하여 상기 디지털 데이터의 데이 터 존재점의 데이터값을 추정 보간하는 보간부와,
    상기 보간부에 의해 얻어진 신호를 입력 신호로서 등화하고, 등화 후의 신호를 상기 추정 보간을 위해 상기 보간부에 피드백하는 적응 등화부를 구비하며,
    상기 적응 등화부는,
    시계열순으로 입력되는 디지털의 상기 입력 신호를 등화하는 가변 필터부와,
    상기 가변 필터부의 출력 신호와 상기 입력 신호에 기초하여, 등화 알고리즘에 따라 상기 가변 필터부의 필터 계수를 갱신하는 적응 제어부와,
    상기 가변 필터부의 필터 계수를 소정의 타이밍에서 리세트하는 필터 계수 리세트부를 갖고,
    상기 적응 제어부는, 상기 보간부에 의한 추정 보간의 위치가 상기 디지털 데이터의 데이터 존재점과 대략 일치한 후에, 상기 필터 계수의 갱신을 개시하는 것을 특징으로 하는 디지털 신호 재생 장치.
  7. 시계열순으로 입력되는 디지털의 입력 신호를 적응 등화하기 위해 컴퓨터를,
    상기 입력 신호를 등화하는 가변 필터부,
    상기 가변 필터부의 출력 신호와 상기 입력 신호에 기초하여, 등화 알고리즘에 따라 상기 가변 필터부의 필터 계수를 갱신하는 적응 제어부,
    상기 가변 필터부의 필터 계수를 소정의 타이밍에서 리세트하는 필터 계수 리세트부
    로서 기능시키고,
    상기 입력 신호는, 전환하여 사용되는 복수의 자기 헤드에 의해 자기 기록 매체에 기록된 디지털 데이터가 재생된 신호이고,
    상기 필터 계수 리세트부는 상기 자기 헤드의 전환의 타이밍에 따라 리세트를 행하는 것을 특징으로 하는 적응 등화 프로그램을 포함하는 기록 매체.
  8. 시계열순으로 입력되는 디지털의 입력 신호를 적응 등화하는 적응 등화 방법으로서,
    상기 입력 신호를 가변 필터부에 의해 등화하는 등화 단계와,
    상기 등화 단계에서 얻어진 신호와 상기 입력 신호에 기초하여, 등화 알고리즘에 따라 상기 가변 필터부의 필터 계수를 갱신하는 적응 제어 단계와,
    상기 가변 필터부의 필터 계수를 소정의 타이밍에서 리세트하는 필터 계수 리세트 단계
    를 갖고,
    상기 입력 신호는, 전환하여 사용되는 복수의 자기 헤드에 의해 자기 기록 매체에 기록된 디지털 데이터가 재생된 신호이고,
    상기 필터 계수 리세트 단계는 상기 자기 헤드의 전환의 타이밍에 따라 리세트를 행하는 것을 특징으로 하는 적응 등화 방법.
KR1020040087066A 2003-10-31 2004-10-29 적응 등화기 KR100654269B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00373606 2003-10-31
JP2003373606A JP2005135563A (ja) 2003-10-31 2003-10-31 適応等化器

Publications (2)

Publication Number Publication Date
KR20050041946A KR20050041946A (ko) 2005-05-04
KR100654269B1 true KR100654269B1 (ko) 2006-12-08

Family

ID=34616069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087066A KR100654269B1 (ko) 2003-10-31 2004-10-29 적응 등화기

Country Status (5)

Country Link
US (1) US7256954B2 (ko)
JP (1) JP2005135563A (ko)
KR (1) KR100654269B1 (ko)
CN (1) CN1294732C (ko)
TW (1) TWI291286B (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050213748A1 (en) * 2004-02-11 2005-09-29 Rtx Telecom A/S Line extender for high speed modem data transfer
US7511910B1 (en) 2004-10-27 2009-03-31 Marvell International Ltd. Asymmetry correction in read signal
US7298570B1 (en) 2004-10-27 2007-11-20 Marvell International Ltd. Asymmetry correction in read signal
US7271971B2 (en) * 2004-12-03 2007-09-18 International Business Machines Corporation Dynamically adapting a magnetic tape read channel equalizer
US7457355B2 (en) * 2005-05-25 2008-11-25 International Business Machines Corporation Method for an equalizer computation in a media system using a data set separator sequence
US7236319B2 (en) * 2005-06-08 2007-06-26 Fujifilm Corporation Reproducing method, reproducing apparatus, recording and reproducing apparatus, and magnetic recording medium
US7589927B2 (en) * 2005-08-30 2009-09-15 International Business Machines Corporation Dynamically adapting a read channel equalizer
JP2007294011A (ja) * 2006-04-25 2007-11-08 Hitachi Global Storage Technologies Netherlands Bv ディスク・ドライブ装置
US7801209B2 (en) 2006-07-14 2010-09-21 Samsung Electronics Co., Ltd. Variable tap length equalizers and related digital receivers, methods and computer program products
US7787533B2 (en) * 2007-01-03 2010-08-31 Lockheed Martin Corporation Alternative method for equalizing DDS generated waveforms
US7864477B1 (en) * 2007-08-13 2011-01-04 Marvell International Ltd. Circuits, architectures, apparatuses, systems, algorithms and methods and software for automatic gain calibration of a burst signal stream
US7924523B2 (en) * 2007-12-21 2011-04-12 Lsi Corporation Frequency domain approach for efficient computation of fixed-point equalization targets
WO2009082542A1 (en) 2007-12-21 2009-07-02 Lsi Corporation Systems and methods for adaptive equalization in recording channels
US7948703B1 (en) * 2008-01-30 2011-05-24 Marvell International Ltd. Adaptive target optimization methods and systems for noise whitening based viterbi detectors
CN101599929B (zh) * 2008-06-06 2012-11-21 富士通株式会社 自适应均衡装置和方法
US7924518B2 (en) * 2008-08-27 2011-04-12 Lsi Corporation Systems and methods for adaptive write pre-compensation
US9281908B2 (en) * 2008-10-08 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for memory efficient signal and noise estimation
US8154815B2 (en) * 2008-12-18 2012-04-10 Lsi Corporation Systems and methods for generating equalization data using shift register architecture
US7948702B2 (en) * 2008-12-18 2011-05-24 Lsi Corporation Systems and methods for controlling data equalization
US7965467B2 (en) * 2008-12-18 2011-06-21 Lsi Corporation Systems and methods for generating equalization data
US7929240B2 (en) 2008-12-18 2011-04-19 Lsi Corporation Systems and methods for adaptive MRA compensation
US7974030B2 (en) 2008-12-23 2011-07-05 Lsi Corporation Systems and methods for dibit correction
JP2010152951A (ja) * 2008-12-24 2010-07-08 Toshiba Corp 光ディスク駆動装置
US7948699B2 (en) * 2009-01-02 2011-05-24 Lsi Corporation Systems and methods for equalizer optimization in a storage access retry
CN102057429B (zh) * 2009-01-09 2015-08-05 Lsi公司 用于自适应目标搜索的系统和方法
US7957251B2 (en) 2009-02-16 2011-06-07 Agere Systems Inc. Systems and methods for reduced latency loop recovery
US7969337B2 (en) * 2009-07-27 2011-06-28 Lsi Corporation Systems and methods for two tier sampling correction in a data processing circuit
US8139305B2 (en) * 2009-09-14 2012-03-20 Lsi Corporation Systems and methods for timing and gain acquisition
US8422609B2 (en) * 2009-09-30 2013-04-16 Lsi Corporation Automatic filter-reset mechanism
US8854752B2 (en) 2011-05-03 2014-10-07 Lsi Corporation Systems and methods for track width determination
US8762440B2 (en) 2011-07-11 2014-06-24 Lsi Corporation Systems and methods for area efficient noise predictive filter calibration
US9112538B2 (en) 2013-03-13 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for loop feedback
US8848776B1 (en) 2013-03-25 2014-09-30 Lsi Corporation Systems and methods for multi-dimensional signal equalization
US8929010B1 (en) 2013-08-21 2015-01-06 Lsi Corporation Systems and methods for loop pulse estimation
US10014026B1 (en) 2017-06-20 2018-07-03 Seagate Technology Llc Head delay calibration and tracking in MSMR systems
US11016681B1 (en) 2018-07-31 2021-05-25 Seagate Technology Llc Multi-threshold parameter adaptation
US10522177B1 (en) 2018-07-31 2019-12-31 Seagate Technology Llc Disc locked clock-based servo timing
US11018842B1 (en) 2018-07-31 2021-05-25 Seagate Technology Llc Dynamic timing recovery bandwidth modulation for phase offset mitigation
US10803902B1 (en) 2018-08-19 2020-10-13 Seagate Technology Llc Hardware-based read sample averaging
US10460762B1 (en) 2018-09-04 2019-10-29 Seagate Technology Llc Cancelling adjacent track interference signal with different data rate
US10468060B1 (en) 2018-09-27 2019-11-05 Seagate Technology Llc Cancelling adjacent track interference

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0540906A (ja) * 1991-08-03 1993-02-19 Sony Corp 磁気再生装置
JPH05102793A (ja) * 1991-10-08 1993-04-23 Sony Corp 磁気再生装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707841A (en) * 1984-08-21 1987-11-17 University Of Toronto, Innovations Foundation Digital data receiver for preamble free data transmission
JPH04259111A (ja) * 1991-02-13 1992-09-14 Oki Electric Ind Co Ltd 適応等化器
EP0527017B1 (en) * 1991-08-03 1997-03-26 Sony Corporation Magnetic reproducing apparatus
JP3013536B2 (ja) 1991-08-03 2000-02-28 ソニー株式会社 磁気再生装置
US5369667A (en) * 1991-10-16 1994-11-29 Sony Corporation Apparatus and method for automatically adjusting parameters of an automatic equalizer
JP3371256B2 (ja) * 1991-10-31 2003-01-27 日本電気エンジニアリング株式会社 自動等化器
US5341249A (en) * 1992-08-27 1994-08-23 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
JPH06252699A (ja) * 1993-03-01 1994-09-09 Sony Corp 時分割多重化処理方式における自動等化器
JP3456781B2 (ja) * 1995-02-06 2003-10-14 富士通株式会社 磁気記録再生装置の復調回路
US5999355A (en) * 1996-04-30 1999-12-07 Cirrus Logic, Inc. Gain and phase constrained adaptive equalizing filter in a sampled amplitude read channel for magnetic recording
EP0831478B1 (en) * 1996-09-24 2003-11-19 Hewlett-Packard Company, A Delaware Corporation Data processing apparatus and methods
JP3335862B2 (ja) * 1997-01-28 2002-10-21 シャープ株式会社 波形等化器及びこれを備えたディジタル記録再生装置
KR100224837B1 (ko) * 1997-02-21 1999-10-15 윤종용 디지털 vcr의 적응적인 신호 처리방법 및 그 회로
KR100244767B1 (ko) * 1997-06-25 2000-02-15 전주범 디지탈 자기 기록/재생 시스템의 선택적 동기/비동기 부분 응답 채널 데이터 검출 장치
US7012772B1 (en) * 1998-09-02 2006-03-14 Cirrus Logic, Inc. Sampled amplitude read channel employing an adaptive non-linear correction circuit for correcting non-linear distortions in a read signal
JP3514638B2 (ja) * 1998-09-28 2004-03-31 株式会社日立製作所 環境変動耐力の高い磁気ディスク装置
US6449110B1 (en) * 1999-02-03 2002-09-10 Cirrus Logic, Inc. Optimizing operation of a disk storage system by increasing the gain of a non-linear transducer and correcting the non-linear distortions using a non-linear correction circuit
JP3811319B2 (ja) * 1999-08-05 2006-08-16 松下電器産業株式会社 信号再生装置
FI108265B (fi) * 2000-02-21 2001-12-14 Tellabs Oy Menetelmä ja laitteisto adaptiivisen kanavakorjauksen opetusvaiheen toteuttamiseksi digitaalisella tietoliikenneyhteydellä
JP3928332B2 (ja) * 2000-05-11 2007-06-13 株式会社日立製作所 適応等化回路
US6836456B2 (en) * 2000-07-27 2004-12-28 Victor Company Of Japan, Ltd. Information reproducing apparatus
JP2002230902A (ja) * 2001-01-29 2002-08-16 Sony Corp 適応型等化回路及びそれを用いた再生装置
US7170931B2 (en) * 2001-12-17 2007-01-30 Mysticom Ltd. Combined feed forward and blind equalizer
EP1414036A4 (en) * 2002-05-28 2008-01-16 Sony Corp SIGNAL PROCESSING APPARATUS AND METHOD, AND REPRODUCTION DEVICE FOR DIGITAL DATA
JP4261334B2 (ja) * 2003-12-26 2009-04-30 株式会社東芝 ディスク装置及びディスク再生方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0540906A (ja) * 1991-08-03 1993-02-19 Sony Corp 磁気再生装置
JPH05102793A (ja) * 1991-10-08 1993-04-23 Sony Corp 磁気再生装置

Also Published As

Publication number Publication date
CN1294732C (zh) 2007-01-10
TWI291286B (en) 2007-12-11
KR20050041946A (ko) 2005-05-04
JP2005135563A (ja) 2005-05-26
TW200515697A (en) 2005-05-01
US7256954B2 (en) 2007-08-14
CN1612215A (zh) 2005-05-04
US20050117243A1 (en) 2005-06-02

Similar Documents

Publication Publication Date Title
KR100654269B1 (ko) 적응 등화기
US6385239B1 (en) Adaptive equalizing circuit
US7421017B2 (en) Digital filter adaptively learning filter coefficient
US6201832B1 (en) Synchronous/asynchronous data detection apparatus for use in a magnetic recording/playback system
JP3638093B2 (ja) 光ディスクの復号装置
JP3428329B2 (ja) 波形等化回路
US6819724B2 (en) Viterbi decoder and Viterbi decoding method
JP2005093053A (ja) データ再生装置及び方法
US20090129229A1 (en) Method and apparatus for reproducing data
US20090219793A1 (en) Method of setting write strategy parameters, and recording and reproducing apparatus for performing the method
US8111739B1 (en) Detector for low frequency offset distortion
US20050094754A1 (en) Data regeneration apparatus
JP3039062B2 (ja) 磁気再生装置
JP4189747B2 (ja) 信号処理装置
JP3013536B2 (ja) 磁気再生装置
JP3428360B2 (ja) 波形等化回路
JP4318028B2 (ja) 信号処理装置
JPH0997476A (ja) 自動等化器及びディジタル信号再生装置
JPH05102793A (ja) 磁気再生装置
KR0147121B1 (ko) 등화회로
JP2003308655A (ja) デジタル信号再生装置及びデジタル信号再生方法
JP3277451B2 (ja) ビタビ復号装置
JP3994987B2 (ja) 再生装置
JP2003059186A (ja) 適応型等化回路および該回路を用いた再生装置
JP5212260B2 (ja) 等化器、等化方法、及びプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee