KR100653077B1 - Test-tray - Google Patents

Test-tray Download PDF

Info

Publication number
KR100653077B1
KR100653077B1 KR1020050118514A KR20050118514A KR100653077B1 KR 100653077 B1 KR100653077 B1 KR 100653077B1 KR 1020050118514 A KR1020050118514 A KR 1020050118514A KR 20050118514 A KR20050118514 A KR 20050118514A KR 100653077 B1 KR100653077 B1 KR 100653077B1
Authority
KR
South Korea
Prior art keywords
test
tray
frame
semiconductor device
loading
Prior art date
Application number
KR1020050118514A
Other languages
Korean (ko)
Inventor
전승국
정종수
윤성환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050118514A priority Critical patent/KR100653077B1/en
Application granted granted Critical
Publication of KR100653077B1 publication Critical patent/KR100653077B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G01R31/2603—Apparatus or methods therefor for curve tracing of semiconductor characteristics, e.g. on oscilloscope
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67356—Closed carriers specially adapted for containing chips, dies or ICs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

A test tray is provided to reduce the rotation time and space required when rotating a test tray by including a plurality of test substrates that are separately rotated according to a process. A frame(210) having a square type is prepared. A plurality of test substrates have at least one device loading part into which a predetermined semiconductor device is loaded. The test substrates come in contact with each other along the surface direction of the frame, supported so as to be rotated widthwise with respect to the surface direction of the frame. The test substrate includes a rotation blocking pin(221) parallel with a guide pin. A rotation blocking pin receiving part(211) is prepared in the frame to receive and support the rotation blocking pin.

Description

테스트트레이{TEST-TRAY}Test Tray {TEST-TRAY}

도 1은 본 발명에 따른 테스트트레이가 적용된 테스트장치를 나타내는 사시도,1 is a perspective view showing a test apparatus to which a test tray according to the present invention is applied;

도 2는 본 발명에 따른 테스트트레이를 나타내는 사시도,2 is a perspective view showing a test tray according to the present invention;

도 3 내지 도 5은 본 발명에 따른 테스트트레이의 이동 과정을 나타내는 설명도이다.3 to 5 are explanatory views showing a moving process of the test tray according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 테스트장치 10 : 커스터머트레이1: Test Device 10: Customer Tray

100 : 로딩부 110 : 로딩부셋플레이트100: loading section 110: loading section set plate

120 : 로딩부소자픽업부 130 : 트레이로딩스테이션120: loading unit pick-up unit 130: tray loading station

131 : 로딩부챔버셔터 133 : 로딩부기판회동장치131: loading part chamber shutter 133: loading part substrate rotating device

200 : 테스트트레이 210 : 프레임200: test tray 210: frame

211 : 회동방지핀수용부 213 : 안내핀가이드홈211: anti-rotation pin housing 213: guide pin guide groove

215 : 테스트기판수용부 220 : 테스트기판215: Test board accommodating part 220: Test board

221 : 회동방지핀 223 : 안내핀221: anti-rotation pin 223: guide pin

225 : 소자적재부 300 : 소우크챔버225: device loading part 300: the soak chamber

400 : 테스트챔버 500 : 디소우크챔버400: test chamber 500: desock chamber

600 : 언로딩부 610 : 언로딩부셋플레이트600: unloading part 610: unloading part set plate

620 : 언로딩부소자픽업부 630 : 트레이언로딩스테이션620: unloading unit element pickup unit 630: traceunloading station

631 : 언로딩부챔버셔터 633 : 언로딩부기판회동장치631: unloading part chamber shutter 633: unloading part substrate rotating device

D : 반도체소자D: semiconductor device

본 발명은, 테스트트레이(test-tray)에 관한 것으로서, 보다 상세하게는 테스트트레이가 적용되는 테스트장치의 크기를 줄이고 장치 비용을 효과적으로 절감할 수 있도록 구조를 개선한 테스트트레이에 관한 것이다.The present invention relates to a test tray, and more particularly, to a test tray having an improved structure to reduce the size of the test apparatus to which the test tray is applied and to effectively reduce the device cost.

일반적으로 반도체소자의 테스트장치는 제조 공정 마지막에 마련되어, 일련의 조립 공정을 거친 반도체소자가 최종적으로 목적한 기능의 수행이 가능한지 여부를 검사한다. 테스트장치는 일정 수량의 반도체소자를 이송하여 소정의 테스트헤드(test-head)와 도킹함으로써 검사를 수행하며, 이 결과에 따라서 반도체소자를 등급별로 분류한다.In general, a test apparatus for a semiconductor device is provided at the end of a manufacturing process to inspect whether a semiconductor device that has undergone a series of assembly processes can finally perform a desired function. The test apparatus performs inspection by transferring a predetermined number of semiconductor devices and docking them with a predetermined test head, and classifies the semiconductor devices according to the results.

테스트장치는 수평식과 수직식으로 분류되는데, 수직식의 경우 테스트헤드의 위치와 테스트헤드에 도킹하는 반도체소자의 위치가 지면으로부터 수직을 형성하며, 현재 반도체 검사 공정에서 보편적으로 사용된다.The test apparatus is classified into a horizontal type and a vertical type. In the vertical type, the position of the test head and the position of the semiconductor device docked to the test head form a vertical line from the ground, and are commonly used in the semiconductor inspection process.

종래의 테스트장치는 반도체소자가 적재되는 테스트트레이와, 상기 테스트트레이에 적재된 반도체소자를 검사하는 테스트챔버(test-chamber)를 포함한다.The conventional test apparatus includes a test tray in which a semiconductor device is loaded, and a test chamber for inspecting the semiconductor device loaded in the test tray.

이러한 구성으로, 소정의 위치에서 반도체소자를 테스트트레이에 적재 혹은 이재할 경우, 테스트트레이가 반도체소자의 적재 및 이재가 용이하도록 지면에 수평하게 회동 가능하도록 마련된다. 수평으로 회동한 상태에서 테스트트레이에 반도체소자가 적재되면, 테스트트레이가 지면에 수직하게 회동되어 테스트챔버에서 검사가 이루어진다.With this configuration, when the semiconductor device is loaded or transferred to the test tray at a predetermined position, the test tray is provided to be able to rotate horizontally on the ground to facilitate loading and transfer of the semiconductor device. When the semiconductor device is loaded in the test tray in a horizontally rotated state, the test tray is rotated perpendicularly to the ground to be inspected in the test chamber.

그런데, 이러한 종래의 테스트장치는, 테스트트레이 전체가 테스트장치 내에서 회동하여야 하므로, 상기 회동에 필요한 공간 때문에 테스트장치 전체가 커지는 문제점이 있다. 또한 테스트트레이 전체를 회동시키기 위한 별도의 회동장치가 필요하므로 장비가 복잡해지며 장치 비용이 증가한다.However, such a conventional test apparatus has a problem in that the entire test tray has to be rotated in the test apparatus, so that the entire test apparatus becomes large due to the space required for the rotation. In addition, a separate rotating device is required to rotate the entire test tray, which complicates the equipment and increases the device cost.

그리고 테스트트레이 전체의 회동으로 인한 시간의 소요 때문에 검사 공정이 지체될 수 있는 문제점이 있다.In addition, there is a problem that the inspection process may be delayed due to the time required due to the rotation of the entire test tray.

따라서, 본 발명의 목적은, 테스트트레이의 회동에 필요한 공간을 줄여서 테스트트레이가 적용되는 테스트장치의 크기를 축소하고, 장비의 구조를 간단히 할 수 있는 테스트트레이를 제공하는 것이다.Accordingly, an object of the present invention is to provide a test tray which can reduce the space required for the rotation of the test tray, reduce the size of the test apparatus to which the test tray is applied, and simplify the structure of the equipment.

상기 목적은, 본 발명에 따라, 소정의 반도체소자를 적재하는 테스트트레이에 있어서, 사각틀 형상의 프레임과; 상기 반도체소자가 적재되는 적어도 하나의 소자적재부를 가지며, 상기 프레임의 판면 방향을 따라 상호 연접하여 상기 프레임의 판면 방향에 가로 방향으로 회동 가능하도록 지지된 복수의 테스트기판을 포함 하는 것을 특징으로 하는 테스트트레이에 의해 달성된다.The above object is, according to the present invention, a test tray for loading a predetermined semiconductor element, the frame of the rectangular frame shape; And a plurality of test substrates having at least one device loading portion on which the semiconductor elements are loaded, the plurality of test substrates being connected to each other along the plate surface direction of the frame to be rotatable in the horizontal direction in the plate surface direction of the frame. Is achieved by the tray.

여기서, 상기 테스트기판은 판면의 가로축 방향으로 양측에 마련된 안내핀을 포함하며, 상기 프레임은 상기 안내핀을 안내하여 이동하도록 상기 프레임의 내측에 상기 프레임의 판면방향을 따라 긴 슬롯형상으로 마련된 안내핀가이드홈을 포함하는 것이 바람직하다.Here, the test substrate includes guide pins provided at both sides in the horizontal axis direction of the plate surface, the frame guide pins are provided in a long slot shape along the plate surface direction of the frame inside the frame to guide and move the guide pin. It is preferable to include a guide groove.

여기서, 상기 테스트기판은 상기 안내핀에 대해 평행하게 형성된 회동방지핀을 포함하며, 상기 프레임은 상기 회동방지핀을 수용 지지하도록 상기 프레임에 마련된 회동방지핀수용부를 포함하는 것이 바람직하다.Here, the test substrate includes a rotation prevention pin formed in parallel to the guide pin, the frame preferably includes a rotation prevention pin receiving portion provided in the frame to accommodate the rotation prevention pin.

이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 테스트트레이가 적용된 테스트장치(1)를 나타내는 사시도, 도 2는 본 발명에 따른 테스트트레이(200)를 나타내는 사시도이다.1 is a perspective view showing a test apparatus 1 to which a test tray according to the present invention is applied, and FIG. 2 is a perspective view showing a test tray 200 according to the present invention.

도 1에 도시된 바와 같이, 테스트장치(1)는 검사의 대상이 되는 소정의 반도체소자(D)가 공급되는 공급부(미도시)와, 검사가 끝난 반도체소자(D)가 등급별로 분류되어 출하되는 출하부(미도시)와, 공급부(미도시)로부터 반도체소자(D)를 공급받는 로딩부(100)와, 로딩부(100)에서 반도체소자(D)가 적재되는 테스트트레이(200)와, 테스트트레이(200)에 적재된 반도체소자(D)를 소정의 검사 온도로 조정하는 소우크챔버(soak-chamber)(300)와, 소우크챔버(300)에서 소정의 검사 온도로 조정된 반도체소자(D)를 검사하는 테스트챔버(400)와, 테스트챔버(400)에서 검사가 끝난 반도체소자(D)를 상온으로 조정하는 디소우크챔버(desoak-chamber)(500)와, 디소우크챔버(500)에서 상온으로 조정된 반도체소자(D)를 테스트트레이(200)로부터 등급별로 분류하여 이재하는 언로딩부(600)를 포함한다.As shown in FIG. 1, the test apparatus 1 supplies a supply unit (not shown) to which a predetermined semiconductor element D to be inspected is supplied and a semiconductor device D that has been inspected are classified and shipped by grade. A shipment unit (not shown), a loading unit (100) receiving the semiconductor device (D) from the supply unit (not shown), a test tray (200) in which the semiconductor device (D) is loaded from the loading unit (100), and And a soak-chamber 300 for adjusting the semiconductor element D loaded in the test tray 200 to a predetermined inspection temperature, and a semiconductor adjusted to the predetermined inspection temperature in the soak chamber 300. A test chamber 400 for inspecting the device D, a desoak-chamber 500 for adjusting the semiconductor device D inspected in the test chamber 400 to room temperature, and a desock The semiconductor device D adjusted to room temperature in the chamber 500 is classified into grades from the test tray 200 and includes an unloading unit 600 for transferring therefrom. All.

공급부(미도시)는 검사를 위한 반도체소자(D)가 적재된 커스터머트레이(customer-tray)(10)를 로딩부(100)로 공급한다. 출하부(미도시)는 검사가 끝난 반도체소자(D)를 등급별로 분류 적재한 커스터머트레이(10)가 출하된다. 공급부(미도시)와 출하부(미도시)는 커스터머트레이(10)를 이송하도록 커스터머트레이이송장치(미도시)를 포함할 수 있다.The supply unit (not shown) supplies a customer-tray 10 loaded with a semiconductor device D for inspection to the loading unit 100. In the shipping unit (not shown), the customer tray 10 in which the inspected semiconductor device D is classified and loaded is classified. The supply unit (not shown) and the shipping unit (not shown) may include a customer tray transfer device (not shown) to transfer the customer tray 10.

로딩부(100)는 커스터머트레이(10)가 대기하는 적어도 한 개의 로딩부셋플레이트(110)와, 후술할 테스트트레이(200)가 대기하는 트레이로딩스테이션(130)을 포함한다.The loading unit 100 includes at least one loading unit plate 110 on which the customer tray 10 waits, and a tray loading station 130 on which the test tray 200 to be described later waits.

또한, 로딩부(100)는 반도체소자(D)를 픽업하는 로딩부소자픽업부(120)를 포함할 수 있다. 로딩부소자픽업부(120)는 반도체소자(D)의 특성을 고려하여 진공흡착픽커로 마련됨이 바람직하다. 로딩부소자픽업부(120)는 커스터머트레이(10)에 적재된 반도체소자(D)를 픽업하여 트레이로딩스테이션(130)에 대기하는 후술할 테스트트레이(200)로 옮겨 적재한다.In addition, the loading unit 100 may include a loading unit device pickup unit 120 to pick up the semiconductor device (D). The loading unit device pick-up unit 120 is preferably provided as a vacuum adsorption picker in consideration of the characteristics of the semiconductor device (D). The loading unit device pick-up unit 120 picks up the semiconductor device D loaded in the customer tray 10 and transfers it to the test tray 200 to be described later waiting for the tray loading station 130.

트레이로딩스테이션(130)은 테스트트레이(200)가 소우크챔버(300)로 인입되는 로딩부챔버셔터(131)를 포함할 수 있다. 또한 트레이로딩스테이션(130)은 후술할 테스트기판(220)을 개별 회동시키는 로딩부기판회동장치(133)를 가질 수 있다.The tray loading station 130 may include a loading chamber shutter 131 through which the test tray 200 is introduced into the soak chamber 300. In addition, the tray loading station 130 may have a loading substrate rotating device 133 for rotating the test substrate 220 to be described later.

테스트트레이(200)는 테스트장치(1)에 적어도 한 개가 마련된다. 테스트트레이(200)는 트레이로딩스테이션(130)에 대기하는 동안에 로딩부소자픽업부(120)에 의해 커스터머트레이(10)로부터 반도체소자(D)를 적재한다. 반도체소자(D)가 적재 된 테스트트레이(200)는 테스트트레이이송장치(미도시)에 의해 테스트장치(1) 내를 순차적으로 이동 가능하게 마련된다. 또한 테스트트레이(200)는 트레이언로딩스테이션(630)에서 대기하는 동안에 언로딩부소자픽업부(620)에 의해 반도체소자(D)가 이재될 수 있다.At least one test tray 200 is provided in the test apparatus 1. The test tray 200 loads the semiconductor device D from the customer tray 10 by the loading unit device pickup unit 120 while waiting for the tray loading station 130. The test tray 200 in which the semiconductor device D is loaded is provided to be sequentially moved within the test apparatus 1 by a test tray transfer apparatus (not shown). In addition, while the test tray 200 is waiting at the tray loading station 630, the semiconductor device D may be transferred by the unloading unit device pickup unit 620.

도 2에 도시된 바와 같이, 테스트트레이(200)는 사각형의 틀을 형성하며 판면이 지면에 수직인 상태로 테스트장치(1) 내를 이동하는 프레임(210)과, 프레임(210)의 판면 방향을 따라 상호 연접하게 마련되며 개별적으로 분할 회동이 가능하게 프레임(210)에 지지되는 복수 개의 테스트기판(220)을 포함한다.As shown in FIG. 2, the test tray 200 forms a frame of a rectangle and the frame 210 moves in the test apparatus 1 while the plate surface is perpendicular to the ground, and the plate surface direction of the frame 210. A plurality of test substrates 220 are provided to be connected to each other and are supported by the frame 210 so as to be able to separately rotate.

프레임(210)은 테스트기판(220)을 수용하도록 프레임(210)의 판면에 관통 형성된 테스트기판수용부(215)를 포함한다.The frame 210 includes a test substrate accommodating part 215 formed through the plate surface of the frame 210 to accommodate the test substrate 220.

프레임(210)은 후술할 안내핀(223)을 지지 안내하도록, 테스트기판수용부(215)의 양측에 프레임(210)의 판면방향을 따라 긴 슬롯형상으로 마련된 안내핀가이드홈(213)을 포함한다. 안내핀가이드홈(213)은 후술할 안내핀(223)이 프레임(210)으로부터 이탈하지 않게 지지되어 용이하게 이동 가능하도록 길게 함몰 형성된다.The frame 210 includes guide pin guide grooves 213 provided in a long slot shape along the plate surface direction of the frame 210 on both sides of the test board accommodating part 215 to support and guide the guide pin 223 to be described later. do. The guide pin guide groove 213 is formed to be recessed so that the guide pin 223 which will be described later is not detached from the frame 210 so as to be easily moved.

또한 프레임(210)은 후술할 회동방지핀(221)을 수용하도록 프레임(210) 판면 일측에 함몰 형성된 회동방지핀수용부(211)를 가질 수 있다. 회동방지핀수용부(211)는 후술할 회동방지핀(221)의 형상, 크기 및 위치에 대응하여 마련됨이 바람직하다.In addition, the frame 210 may have an anti-rotation pin receiving portion 211 formed in one side of the plate surface 210 to accommodate the anti-rotation pin 221 to be described later. Anti-rotation pin receiving portion 211 is preferably provided corresponding to the shape, size and position of the anti-rotation pin 221 to be described later.

테스트기판(220)은 판면에 반도체소자(D)가 적재되도록 함몰 형성된 소자적 재부(225)를 적어도 하나 포함한다. 소자적재부(225)는 테스트트레이(200)가 테스트장치(1) 내를 이동하는 동안에 적재된 반도체소자(D)가 이탈되지 않도록 소정의 지지 수단을 포함할 수도 있다.The test substrate 220 includes at least one elemental member 225 recessed to load the semiconductor device D on the plate surface. The device loading part 225 may include a predetermined support means so that the loaded semiconductor device D is not separated while the test tray 200 moves in the test apparatus 1.

또한, 테스트기판(220)은 판면 가로축 방향으로 양측에 안내핀(223)을 가진다. 안내핀(223)은 안내핀가이드홈(213)에 지지 안내되어 이동하여, 테스트기판(220)이 반도체소자(D)의 적재 및 이재가 이루어지는 이적재위치(X)와, 테스트기판수용부(215)에 수용되어 반도체소자(D)의 검사가 이루어지는 검사위치(Y) 간을 회동 가능하게 한다.In addition, the test substrate 220 has guide pins 223 on both sides in the horizontal direction of the plate surface. The guide pin 223 is guided and moved by the guide pin guide groove 213 to move the test board 220, where the test substrate 220 is loaded and displaced with the semiconductor element D, and the test board accommodating part ( 215 can be rotated between inspection positions Y where the semiconductor element D is inspected.

그리고 테스트기판(220)은 안내핀(223)에 평행하게 테스트기판(220) 일측에 돌출 형성된 회동방지핀(221)을 가질 수 있다. 회동방지핀(221)은 테스트기판(220)이 검사위치(Y)에 있는 경우에 회동방지핀수용부(211)에 수용 지지되어, 소자적재부(225)가 마련된 테스트기판(220)의 판면이 지면을 향하여 회전하는 것을 방지한다.The test substrate 220 may have an anti-rotation pin 221 protruding from one side of the test substrate 220 in parallel with the guide pin 223. The anti-rotation pin 221 is accommodated and supported by the anti-rotation pin receiving portion 211 when the test substrate 220 is in the inspection position Y, and the plate surface of the test substrate 220 provided with the device loading portion 225. This prevents it from rotating towards the ground.

테스트기판(220)이 이적재위치(X)에 있는 경우, 회동방지핀(221)은 회동방지핀수용부(211)로부터 이탈되며, 안내핀(223)은 안내핀가이드홈(213)의 일측단 하부의 하부위치(b)에 위치한다. 이 때, 테스트기판(220)은 반도체소자(D)가 적재 및 이재되기에 적합하도록 프레임(210)의 판면에 가로방향, 즉 지면에 수평한 방향을 이루는 것이 바람직하다.When the test substrate 220 is in the transfer position (X), the anti-rotation pin 221 is separated from the anti-rotation pin receiving portion 211, the guide pin 223 is one side of the guide pin guide groove 213 It is located in the lower position (b) of the lower part. At this time, the test substrate 220 preferably forms a horizontal direction on the plate surface of the frame 210, ie, a direction horizontal to the ground, so that the semiconductor device D is suitable for being loaded and loaded.

한편, 테스트기판(220)이 검사위치(Y)에 있는 경우, 테스트기판(220)은 테스트기판수용부(215)에 수용된다. 회동방지핀(221)은 회동방지핀수용부(211)에 수용 되며, 안내핀(223)은 안내핀가이드홈(213)의 일측단 상부의 상부위치(a)에 위치한다. 이 때, 테스트기판(220)은 후술할 테스트챔버(400)에서 반도체소자(D)를 검사하기에 용이하도록 프레임(210)의 판면에 평행한 방향, 즉 지면에 수직한 방향을 이루는 것이 바람직하다.On the other hand, when the test substrate 220 is in the inspection position (Y), the test substrate 220 is accommodated in the test substrate receiving portion 215. The anti-rotation pin 221 is accommodated in the anti-rotation pin accommodating part 211, and the guide pin 223 is located at the upper position (a) of the upper end of one side of the guide pin guide groove 213. At this time, the test substrate 220 preferably forms a direction parallel to the plate surface of the frame 210, ie, a direction perpendicular to the ground, so as to facilitate the inspection of the semiconductor device D in the test chamber 400 to be described later. .

도 1에 도시된 바와 같이, 소우크챔버(300)는 로딩부챔버셔터(131)를 통해 인입된 테스트트레이(200)를 수용하여, 후술할 테스트챔버(400) 쪽으로 이동시킨다. 소우크챔버(300)는 테스트트레이(200)에 적재된 반도체소자(D)를 가열 혹은 냉각시켜서 검사에 요구되는 온도로 조정한다.As shown in FIG. 1, the soak chamber 300 receives the test tray 200 introduced through the loading chamber shutter 131 and moves to the test chamber 400 to be described later. The soak chamber 300 is heated or cooled to adjust the temperature required for the inspection by heating or cooling the semiconductor device D loaded in the test tray 200.

테스트챔버(400)는 소우크챔버(300)에서 공급되는 테스트트레이(200)를 수용하여, 소정의 검사 온도로 조정된 반도체소자(D)의 검사를 수행한다. 테스트챔버(400)는 검사위치(Y)를 유지하는 테스트기판(220)에 적재된 반도체소자(D)를 테스트헤드(미도시)와 전기적으로 도킹시켜 검사를 수행한다.The test chamber 400 receives the test tray 200 supplied from the soak chamber 300 and performs the inspection of the semiconductor device D adjusted to a predetermined inspection temperature. The test chamber 400 performs an inspection by electrically docking the semiconductor device D loaded on the test substrate 220 holding the inspection position Y with a test head (not shown).

디소우크챔버(500)는 테스트챔버(400)에서 공급되는 테스트트레이(200)를 수용하여, 후술할 언로딩부(600) 쪽으로 이동시키면서 반도체소자(D)의 온도를 상온으로 환원시킨다.The desoak chamber 500 receives the test tray 200 supplied from the test chamber 400 and reduces the temperature of the semiconductor device D to room temperature while moving toward the unloading unit 600 to be described later.

언로딩부(600)는 테스트트레이(200)가 대기하는 트레이언로딩스테이션(630)을 포함한다. 트레이언로딩스테이션(630)은 디소우크챔버(500)를 거친 테스트트레이(200)가 배출되는 언로딩부챔버셔터(631)를 포함할 수 있다. 또한 트레이언로딩스테이션(630)은 테스트기판(220)을 개별 회동시키는 언로딩부기판회동장치(633)를 가질 수 있다.The unloading unit 600 includes a tray unloading station 630 on which the test tray 200 waits. The tray unloading station 630 may include an unloading part chamber shutter 631 through which the test tray 200 passing through the desock chamber 500 is discharged. In addition, the non-loading station 630 may have an unloading sub-board rotating device 633 for rotating the test substrate 220 individually.

언로딩부(600)는 검사가 끝난 반도체소자(D)를 테스트트레이(200)로부터 픽업하여 이재하는 언로딩부소자픽업부(620)를 포함할 수 있다. 또한, 언로딩부(600)는 빈 커스터머트레이(10)가 대기하는 언로딩부셋플레이트(610)를 적어도 한 개 포함한다. 커스터머트레이(10)는 언로딩부셋플레이트(610) 상에 대기하며, 테스트트레이(200)로부터 이재된 반도체소자(D)가 등급별로 분류 적재된다. 반도체소자(D)의 적재가 끝난 커스터머트레이(10)는 출하부(미도시)로 출하된다.The unloading unit 600 may include an unloading unit device pick-up unit 620 for picking up and inspecting the inspected semiconductor device D from the test tray 200. In addition, the unloading unit 600 includes at least one unloading subset plate 610 on which the empty customer tray 10 stands. The customer tray 10 waits on the unloading reset plate 610, and the semiconductor elements D transferred from the test tray 200 are classified and stacked by grade. The customer tray 10 in which the semiconductor element D is loaded is shipped to a shipping unit (not shown).

이러한 구성에 의하여, 본 발명에 따른 테스트트레이(200)가 테스트장치(1)내에서 이동하는 과정을 도 3 내지 도 5을 참조하여 상세히 설명한다.By such a configuration, a process of the test tray 200 according to the present invention moving in the test apparatus 1 will be described in detail with reference to FIGS. 3 to 5.

도 3에 도시된 바와 같이, 반도체소자(D)가 적재된 커스터머트레이(10)는 커스터머트레이이송장치(미도시)에 의해 공급부(미도시)로부터 로딩부(100)로 이동한다. 이동한 커스터머트레이(10)는 로딩부셋플레이트(110)에 대기한다.As shown in FIG. 3, the customer tray 10 on which the semiconductor device D is loaded is moved from the supply unit (not shown) to the loading unit 100 by the customer tray transfer device (not shown). The moved customer tray 10 waits on the loading subset plate 110.

한편, 테스트트레이(200)는 트레이로딩스테이션(130)에 대기한다. 테스트트레이(200)에 마련된 모든 테스트기판(220)은 커스터머트레이(10)로부터 반도체소자(D)가 적재되도록 소자적재부(225)가 비어 있을 필요가 있다. 이 때, 테스트트레이(200) 가장 하단의 테스트기판(220)은 반도체소자(D)의 적재가 용이하도록 이적재위치(X)로 회동한 상태이며, 여타 테스트기판(220)은 검사위치(Y)를 유지한다.On the other hand, the test tray 200 is waiting for the tray loading station 130. All test substrates 220 provided in the test tray 200 need to have the device loading part 225 empty so that the semiconductor device D is loaded from the customer tray 10. At this time, the test substrate 220 at the bottom of the test tray 200 is rotated to the transfer position (X) to facilitate the loading of the semiconductor device (D), the other test substrate 220 is the inspection position (Y) Keep).

로딩부소자픽업부(120)는 커스터머트레이(10)로부터 반도체소자(D)를 픽업한다. 픽업된 반도체소자(D)는 이적재위치(X)에 위치한 테스트기판(220)에 적재된다. 반도체소자(D)가 테스트기판(220)에 모두 적재되어서 빈 커스터머트레이(10)는, 공급부(미도시)로부터 새로이 공급되는 커스터머트레이(10)와 교체될 수 있다.The loading unit device pickup unit 120 picks up the semiconductor device D from the customer tray 10. The picked-up semiconductor device D is loaded on the test substrate 220 located at the transfer position X. Since the semiconductor device D is completely loaded on the test substrate 220, the empty customer tray 10 may be replaced with the customer tray 10 newly supplied from a supply unit (not shown).

이적재위치(X)에 있는 테스트기판(220)에 반도체소자(D)의 적재가 끝나면, 로딩부기판회동장치(133)는 상기 테스트기판(220)을 검사위치(Y)로 회동한다. 이후에 테스트트레이(200)는 소정의 거리만큼 로딩부챔버셔터(131)로 인입한다. 상기 거리는 상호 인접한 두 개의 테스트기판(220)이 이적재위치(X)로 회동하였을 경우에 각 테스트기판(220) 판면간의 거리만큼이 바람직하나, 상기 거리는 테스트트레이(200)와 테스트장치(1) 등의 장비 및 기타 요인에 따라 달라질 수 있다.When loading of the semiconductor device D is completed on the test substrate 220 at the transfer position X, the loading substrate rotating apparatus 133 rotates the test substrate 220 to the test position Y. Thereafter, the test tray 200 enters the loading chamber shutter 131 by a predetermined distance. The distance is preferably as long as the distance between each test substrate 220 plate surface when the two adjacent test substrates 220 are rotated to the transfer position (X), the distance is the test tray 200 and the test apparatus (1) Equipment and other factors.

로딩부기판회동장치(133)는 로딩부챔버셔터(131)에 인입한 상기 테스트기판(220)의 바로 상단에 인접한 테스트기판(220)을 이적재위치(X)로 회동한다. 로딩부소자픽업부(120)는 이적재위치(X)에 있는 테스트기판(220)에 반도체소자(D)를 적재한다.The loading unit substrate rotating device 133 rotates the test substrate 220 adjacent to the upper end of the test substrate 220 introduced into the loading unit chamber shutter 131 to the transfer position X. The loading unit pick-up unit 120 loads the semiconductor device D on the test substrate 220 at the transfer position (X).

상기와 같은 과정을 반복하여 테스트트레이(200)에 포함된 모든 테스트기판(220)에 반도체소자(D)의 적재가 끝나면, 모든 테스트기판(220)이 검사위치로 회동한 상태에서, 테스트트레이(200)는 로딩부챔버셔터(131)로 완전히 인입하여 소우크챔버(300)로 이동한다.When the stacking of the semiconductor device D is completed on all the test boards 220 included in the test tray 200 by repeating the above process, in the state in which all the test boards 220 are rotated to the test position, the test tray ( 200 is completely drawn into the loading chamber shutter 131 and moved to the soak chamber 300.

도 4에 도시된 바와 같이, 로딩부챔버셔터(131)로 완전히 인입한 테스트트레이(200)는 소우크챔버(300) 내로 이동한다. 테스트트레이(200)는 소우크챔버(300) 내에서 테스트챔버(400) 쪽으로 이동하며, 테스트기판(220)에 적재된 반도체소자(D)는 소정의 검사 온도로 조정된다.As shown in FIG. 4, the test tray 200 completely inserted into the loading chamber shutter 131 moves into the soak chamber 300. The test tray 200 moves toward the test chamber 400 in the soak chamber 300, and the semiconductor device D mounted on the test substrate 220 is adjusted to a predetermined inspection temperature.

테스트챔버(400) 내로 테스트트레이(200)가 이동하면, 테스트챔버(400)는 반도체소자(D)를 테스트헤드(미도시)와 도킹시켜 검사를 수행한다. 검사가 수행되는 동안 테스트기판(220)은 검사위치(Y)를 유지할 필요가 있다.When the test tray 200 moves into the test chamber 400, the test chamber 400 docks the semiconductor device D with a test head (not shown) to perform an inspection. The test substrate 220 needs to maintain the inspection position Y while the inspection is performed.

테스트챔버(400)를 거친 테스트트레이(200)는 디소우크챔버(500)로 이동한다. 디소우크챔버(500) 내에서 테스트트레이(200)는 언로딩부(600) 쪽으로 이동한다. 테스트트레이(200)의 이동 중에 디소우크챔버(500)는 반도체소자(D)를 상온으로 환원시킨다. 디소우크챔버(500)를 거친 테스트트레이(200)는 언로딩부챔버셔터(631)의 바로 아래로 이동한다.The test tray 200 having passed through the test chamber 400 moves to the desock chamber 500. The test tray 200 moves toward the unloading unit 600 in the desock chamber 500. During the movement of the test tray 200, the desoak chamber 500 reduces the semiconductor device D to room temperature. The test tray 200 which has passed through the desock chamber 500 moves immediately below the unloading part chamber shutter 631.

도 5에 도시된 바와 같이, 디소우크챔버(500)를 거친 테스트트레이(200)는 언로딩부챔버셔터(631)를 통해 가장 상단의 테스트기판(220)이 회동 가능하게 소정의 거리만큼 상승 배출되어 트레이언로딩스테이션(630)에 대기한다.As shown in FIG. 5, the test tray 200 having passed through the desock chamber 500 is raised by a predetermined distance such that the uppermost test substrate 220 is rotatable through the unloading part chamber shutter 631. Ejected and waiting in the tray unloading station 630.

언로딩부기판회동장치(633)는 테스트트레이(200)의 가장 상단의 테스트기판(220)을 이적재위치(X)로 회동한다. 이적재위치(X)로 회동한 테스트기판(220)에 적재된 반도체소자(D)는 언로딩부소자픽업부(620)에 의해 이재된다. 이재된 반도체소자(D)는 테스트챔버(400)에서의 검사 결과에 따른 등급별로 분류되어, 언로딩부셋플레이트(610) 상에 대기하는 빈 커스터머트레이(10)로 적재된다.The unloading sub-board rotating apparatus 633 rotates the test board 220 at the top of the test tray 200 to the transfer position X. FIG. The semiconductor device D loaded on the test substrate 220 rotated to the transfer position X is transferred by the unloading part device pickup part 620. The transferred semiconductor device D is classified according to the grade according to the test result in the test chamber 400, and loaded into the empty customer tray 10 waiting on the unloading reset plate 610.

상기 테스트기판(220)의 모든 반도체소자(D)가 이재되면, 언로딩부기판회동장치(633)는 상기 테스트기판(220)을 검사위치(Y)로 회동한다. 테스트트레이(200)는 상기 테스트기판(220)의 바로 하단에 인접한 테스트기판(220)에서 반도체소자(D)를 이재하기 적합한 정도의 거리만큼 상승 배출된다.When all the semiconductor elements D of the test substrate 220 are transferred, the unloading unit substrate rotating device 633 rotates the test substrate 220 to the inspection position Y. The test tray 200 is discharged upward by a distance suitable for transferring the semiconductor device D from the test substrate 220 adjacent to the lower end of the test substrate 220.

언로딩부기판회동장치(633)는 반도체소자(D)가 이재된 상기 테스트기판(220)의 바로 하단에 인접한 테스트기판(220)을 이적재위치(X)로 회동한다. 언로딩부소 자픽업부(620)는 이적재위치(X)로 회동한 테스트기판(220)으로부터 반도체소자(D)를 이재한다.The unloading sub-board rotating apparatus 633 rotates the test substrate 220 adjacent to the lower end of the test substrate 220 on which the semiconductor device D is loaded to the transfer position X. FIG. The unloading part element pick-up part 620 transfers the semiconductor element D from the test substrate 220 rotated to the transfer position X. FIG.

상기와 같은 과정을 반복하여 테스트트레이(200)에 적재된 모든 반도체소자(D)가 이재되면, 테스트트레이(200)는 모든 테스트기판(220)이 검사위치(Y)로 회동한 상태로 이동하여 트레이로딩스테이션(130)에서 대기한다.When all the semiconductor devices D loaded on the test tray 200 are transferred by repeating the above process, the test tray 200 moves to the state where all the test substrates 220 are rotated to the inspection position Y. Wait in the tray loading station 130.

이상 설명한 바와 같이, 본 발명에 따른 테스트트레이는 프레임에 대해 개별적으로 회동 가능하게 마련된 복수의 테스트기판을 포함하며, 테스트장치 내의 공정에 따라서 테스트기판을 순차적으로 개별 회동시킴으로써, 테스트장치 내에서 테스트트레이의 회동에 필요한 공간과 회동에 소요되는 시간을 효과적으로 줄일 수 있다. 또한 테스트트레이 전체를 회동시킬 경우에 필요한 부가 장치들을 절감할 수도 있다.As described above, the test tray according to the present invention includes a plurality of test substrates provided to be individually rotatable with respect to the frame, and by sequentially rotating the test substrates individually according to the process in the test apparatus, the test tray in the test apparatus. The space required for meeting and the time required for meeting can be effectively reduced. In addition, additional equipment required for rotating the entire test tray can be saved.

이로써 테스트트레이가 적용되는 테스트장치의 크기를 줄이는 한편, 장비의 구조를 간단히 하며 장치 비용을 절감하는 것이 가능하다. 또한 테스트트레이의 회동에 소요되는 시간을 절감하여 전체 공정의 효율을 높일 수 있다.This makes it possible to reduce the size of the test apparatus to which the test tray is applied, simplify the structure of the equipment and reduce the device cost. In addition, the time required to rotate the test tray can be reduced to increase the efficiency of the entire process.

이상 설명한 바와 같이, 본 발명에 따르면, 공정에 따라서 개별적으로 분할 회동하는 복수의 테스트기판을 가지는 테스트트레이를 마련하여, 테스트장치에 있어서 테스트트레이의 회동에 필요한 소요 공간 및 회동 시간을 줄이고 부가 장치를 줄일 수 있다. 이로써 장비의 소형화를 실현하고 장치 비용을 절감하며 공정 효율을 높일 수 있는 테스트장치가 제공된다. As described above, according to the present invention, by providing a test tray having a plurality of test substrates to be divided and rotated individually according to the process, the test apparatus reduces the required space and rotation time required for the rotation of the test tray, and further Can be reduced. This provides a test device that can realize miniaturization of equipment, reduce equipment costs, and increase process efficiency.

Claims (3)

소정의 반도체소자를 적재하는 테스트트레이에 있어서,In a test tray for loading a predetermined semiconductor element, 사각틀 형상의 프레임과;A frame having a rectangular frame shape; 상기 반도체소자가 적재되는 적어도 하나의 소자적재부를 가지며, 상기 프레임의 판면 방향을 따라 상호 연접하여 상기 프레임의 판면 방향에 가로 방향으로 회동 가능하도록 지지된 복수의 테스트기판을 포함하는 것을 특징으로 하는 테스트트레이.And a plurality of test substrates having at least one device loading portion on which the semiconductor elements are loaded, the plurality of test substrates being connected to each other along the plate surface direction of the frame to be rotatable in a horizontal direction in the plate surface direction of the frame. tray. 제1항에 있어서,The method of claim 1, 상기 테스트기판은 판면의 가로축 방향으로 양측에 마련된 안내핀을 포함하며,The test substrate includes guide pins provided at both sides in the horizontal axis direction of the plate surface, 상기 프레임은 상기 안내핀을 안내하여 이동하도록 상기 프레임의 내측에 상기 프레임의 판면방향을 따라 긴 슬롯형상으로 마련된 안내핀가이드홈을 포함하는 것을 특징으로 하는 테스트트레이.The frame is a test tray, characterized in that it comprises a guide pin guide groove provided in the long slot shape along the plate surface direction of the frame inside the frame to guide and move the guide pin. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 테스트기판은 상기 안내핀에 대해 평행하게 형성된 회동방지핀을 포함하며,The test substrate includes a rotation preventing pin formed in parallel to the guide pin, 상기 프레임은 상기 회동방지핀을 수용 지지하도록 상기 프레임에 마련된 회 동방지핀수용부를 포함하는 것을 특징으로 하는 테스트트레이.The frame is a test tray, characterized in that it comprises a rotation preventing pin receiving portion provided in the frame to accommodate the rotation preventing pin.
KR1020050118514A 2005-12-07 2005-12-07 Test-tray KR100653077B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050118514A KR100653077B1 (en) 2005-12-07 2005-12-07 Test-tray

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050118514A KR100653077B1 (en) 2005-12-07 2005-12-07 Test-tray

Publications (1)

Publication Number Publication Date
KR100653077B1 true KR100653077B1 (en) 2006-12-04

Family

ID=37731819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050118514A KR100653077B1 (en) 2005-12-07 2005-12-07 Test-tray

Country Status (1)

Country Link
KR (1) KR100653077B1 (en)

Similar Documents

Publication Publication Date Title
US10823779B2 (en) Apparatus and method for manufacturing substrates
US7876089B2 (en) Test handler, method for loading and manufacturing packaged chips, and method for transferring test trays
KR101334766B1 (en) Handling System for Semiconductor device
KR100301750B1 (en) Apparatus for removing and storing semiconductor device trays
TWI424521B (en) Apparatus for transferring packaged chips and test handler
KR101767663B1 (en) Facility and method for manufacturing substrates
KR101334765B1 (en) Handling System for Semiconductor device
TWI382489B (en) Carrier for carrying a packaged chip and handler equipped with the carrier
KR101508516B1 (en) In-line Test Handler
KR20090030742A (en) Handler, method of manufacturing semiconductor using the same, and method of transferring test-tray
KR100957561B1 (en) Unit for transferring customer trays and test handler having the unit for transferring customer trays
KR100901977B1 (en) Handler, Method of Manufacturing Semiconductor using the same, and Method of Transferring Test-tray
KR100653077B1 (en) Test-tray
KR100946335B1 (en) Unit for transferring customer trays, method of transferring customer trays, and test handler having the unit for transferring customer trays
KR100904750B1 (en) A Solid State Disk Test Handler
KR101448527B1 (en) Buffer Apparatus for Test tray and In-line Test Handler having the same
JP5628372B2 (en) Semiconductor element handling system
KR100928633B1 (en) Test tray transfer device, a handler comprising the same, a semiconductor device manufacturing method using the same, and a test tray transfer method
KR100910727B1 (en) Semiconductor Rotating Apparatus, Handler include the same, and Method of Manufacturing Semiconductor using the same
JP5961286B2 (en) Electronic component transfer device, electronic component handling device, and electronic component testing device
KR101029064B1 (en) Apparatus for Transferring Semiconductor chips and Test Handler having the same
KR102098791B1 (en) Stocker
JP2003149282A (en) Environment tester
KR101262115B1 (en) Loading apparatus for test handler
KR100865155B1 (en) Semiconductor Device Handler System

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee