KR100649847B1 - 플라즈마 디스플레이 패널, 그의 제조 방법 및 그의보호층용 재료 - Google Patents

플라즈마 디스플레이 패널, 그의 제조 방법 및 그의보호층용 재료 Download PDF

Info

Publication number
KR100649847B1
KR100649847B1 KR1020047020193A KR20047020193A KR100649847B1 KR 100649847 B1 KR100649847 B1 KR 100649847B1 KR 1020047020193 A KR1020047020193 A KR 1020047020193A KR 20047020193 A KR20047020193 A KR 20047020193A KR 100649847 B1 KR100649847 B1 KR 100649847B1
Authority
KR
South Korea
Prior art keywords
protective layer
discharge
ppm
display panel
silicon
Prior art date
Application number
KR1020047020193A
Other languages
English (en)
Other versions
KR20050004918A (ko
Inventor
하세가와가즈유키
오에요시나오
가도히로유키
미조카미가나메
나카우에히로카즈
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20050004918A publication Critical patent/KR20050004918A/ko
Application granted granted Critical
Publication of KR100649847B1 publication Critical patent/KR100649847B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

방전 지연 시간을 줄여 전압 인가에 대한 방전 발생이 우수한 응답성을 갖는 동시에, 그 방전 지연 시간의 온도에 대한 변화를 억제한 플라즈마 디스플레이 패널이다. 전면 기판(4)상에 형성된 주사 전극(5) 및 유지 전극(6)을 덮도록 유전체층(9)을 형성하고, 그 유전체층(9)상에 보호층(10)을 형성한 플라즈마 디스플레이 패널로서, 보호층(10)이 탄소 및 규소를 포함한다. 또한, 보호층(10)이 원자수가 5 × 1018개/cm3 내지 2 × 1021개/cm3인 규소 및 원자수가 1 × 1018개/cm3 내지 2 × 1021개/cm3인 탄소를 포함하는 산화마그네슘이다.

Description

플라즈마 디스플레이 패널, 그의 제조 방법 및 그의 보호층용 재료{PLASMA DISPLAY PANEL, ITS MANUFACTURING METHOD, AND ITS PROTECTIVE LAYER MATERIAL}
본 발명은, 화상 표시 디바이스 등에 이용하는 플라즈마 디스플레이 패널(이하, PDP라고 한다)과 제조 방법 및 그의 보호층용 재료에 관한 것이다.
교류면 방전형 PDP는, 주사 전극 및 유지 전극으로 이루어지는 복수의 표시 전극을 형성한 전면 기판과, 그 표시 전극에 직교하도록 복수의 어드레스 전극을 형성한 배면 기판을, 기판 사이에 방전 공간을 형성하도록 대향 배치하여 그의 주위를 봉착하고, 방전 공간에 네온 및 제논 등의 방전 가스를 봉입하여 구성한다. 표시 전극은 유전체층으로 덮고, 유전체층상에는 보호층이 형성된다. 보호층은 일반적으로 산화마그네슘(MgO)과 같은 내스퍼터링성이 높은 물질을 이용하여 형성하고, 방전으로 생기는 이온 충격으로부터 유전체층을 보호한다. 또한, 각 표시 전극은 하나의 라인을 구성하고, 표시 전극과 어드레스 전극이 교차하는 부분에 방전 셀이 형성된다.
이러한 PDP에서는, 휘도의 가중치를 부여하는 복수의 서브 필드에 의해 영상 신호의 1필드(1/60초)를 구성하고, 각 서브 필드는 1라인씩 순차적으로 주사하면서 점등시켜야 하는 방전 셀에 있어서 기입 방전을 발생시켜 데이타를 기입하는 어드레스 기간 및 어드레스 기간에서 데이타가 기입한 방전 셀에 있어서 휘도의 가중치 부여에 대응한 회수만큼 방전을 일으켜 방전 셀을 점등시키는 서스테인(sustain) 기간을 갖는다.
텔레비전 영상을 표시하는 경우에는, 1필드 내에서 각 서브 필드의 모든 동작을 종료시킬 필요가 있기 때문에, 방전 셀의 고세밀화에 따라 라인의 수(주사선 수)가 증가하면, 각 라인에서의 기입 방전을 보다 단시간에 실시해야 한다. 즉, 어드레스 기간에서 기입 방전을 발생시키기 위해서 주사 전극 및 어드레스 전극에 인가하는 펄스의 폭을 좁게 하여 고속 구동을 해야 한다. 그러나 펄스의 상승으로 인해 임의의 시간만큼 지연되어 방전이 발생하는「방전 지연」이 존재하기 때문에, 상기와 같은 고속 구동을 실시하고자 하면, 펄스가 인가되는 동안에 방전이 종료될 확률이 낮아져, 원래 점등해야 할 방전 셀에 데이터의 기입이 불가능한 채로 점등 불량이 생겨 표시 품질이 나빠지는 경우가 있었다.
상기 방전 지연이 발생하는 주요 요인으로서는 방전이 시작될 때 트리거가 되는 초기 전자가 보호층으로부터 방전 공간 중에 방출되기 어렵게 되는 것을 들 수 있다. 그래서 보호층에 대하여 검토함으로써 표시 품질을 개선할 수 있을 것으로 기대된다.
이러한 보호층으로부터의 전자 방출의 개선 방법으로서, MgO로 이루어지는 보호층에 규소(Si)를 포함시킴으로써, 2차 전자의 방출량이 증대하여 표시 품질을 높일 수 있다는 것이, 예컨대 일본 특허공개공보 제 1998-334809호에 개시되어 있다.
그런데, MgO로 이루어지는 보호층에 Si를 포함시킨 경우에는, 보호층의 온도에 의해서 전자 방출 능력이 크게 변동하기 때문에 방전 지연 시간이 크게 변동하여, 실제로 PDP를 사용할 때의 환경 온도에 의해서 화상 표시 품위가 변화되는 문제가 있었다.
본 발명은 이러한 문제를 해결하기 위해서 이루어진 것으로, 방전 지연 시간을 줄여 전압 인가에 대한 방전 발생이 우수한 응답성을 실현하는 동시에, 그 방전 지연 시간의 온도에 대한 변화를 억제하는 것을 목적으로 한다.
발명의 요약
상기 목적을 달성하기 위한 본 발명의 PDP는, 기판상에 형성된 주사 전극 및 유지 전극을 덮도록 유전체층을 형성하고, 유전체층상에 보호층을 형성한 플라즈마 디스플레이 패널로서, 보호층이 탄소(C) 및 규소(Si)를 포함하는 것을 특징으로 한다.
이러한 구성에 의해, PDP의 온도에 영향을 받지 않고 방전 지연 시간이 작고 고속 응답성이 우수하여 고품질의 화상 표시를 실현하는 PDP를 실현할 수 있다.
도 1은 본 발명의 제 1 실시 양태에서의 PDP의 일부를 나타내는 사시도이다.
도 2는 도 1의 PDP를 이용한 화상 표시 장치의 일례를 나타내는 블록도이다.
도 3은 도 1의 PDP의 구동 파형을 나타내는 타임 챠트이다.
도 4는 본 발명의 제 2 실시 양태에서의 PDP의 활성화 에너지값을 나타내는 특성도이다.
도면의 부호에 대한 설명
1: 전면 패널 2: 배면 패널
4: 전면 기판 5: 주사 전극
6: 유지 전극 9: 유전체층
10: 보호층
이하, 본 발명의 실시 양태에 대하여 도면을 이용하여 설명한다.
<제 1 실시 양태>
도 1은, 본 발명의 제 1 실시 양태에 있어서의 교류면 방전형 PDP의 일부를 나타낸 사시도이다. 이 PDP는 전면 패널(1)과 배면 패널(2)을 대향 배치하고 그것들 사이에 방전 공간(3)을 형성하여, 방전 공간(3)에 네온 및 제논 등으로 이루어지는 방전 가스를 봉입함으로써 구성된다.
전면 패널(1)은 다음과 같은 구성이다. 즉, 유리로 제조된 기판인 전면 기판(4)상에 스트라이프상의 주사 전극(5)과 스트라이프상의 유지 전극(6)으로 이루 어지는 표시 전극(7)을 복수 개 형성하고, 인접하는 표시 전극(7) 사이에 차광층(8)을 형성한다. 그리고 표시 전극(7) 및 차광층(8)을 덮도록 유전체층(9)을 형성하고, 유전체층(9) 상에는 그 표면을 덮도록 탄소(C) 및 규소(Si)를 포함하는 산화마그네슘(MgO)으로 이루어지는 보호층(10)을 형성한다.
또한, 배면 패널(2)은 다음과 같은 구성이다. 즉, 유리로 제조된 기판인 배면 기판(11)상에 주사 전극(5) 및 유지 전극(6)과 직교하도록 스트라이프상의 어드레스 전극(12)을 복수 개 형성하고, 어드레스 전극(12)을 덮도록 전극 보호층(13)을 형성한다. 그리고 이 전극 보호층(13)상에, 어드레스 전극(12) 사이에 위치하도록 어드레스 전극(12)과 평행한 격벽(14)을 마련하고, 격벽(14) 사이에 형광체층(15)을 형성한다. 전극 보호층(13)은 어드레스 전극(12)을 보호하여 형광체층(15)이 발생하는 가시광을 전면 패널(1)측으로 반사하는 작용을 갖는다.
각 표시 전극(7)은 하나의 라인을 구성하고, 표시 전극(7)과 어드레스 전극(12)이 교차하는 부분에 방전 셀이 형성된다. 각 방전 셀의 방전 공간(3) 내에서 방전을 발생시켜 방전에 따라 형광체층(15)으로부터 발생하는 적색, 녹색, 청색의 3색의 가시광이 전면 패널(1)을 투과함으로써 표시가 이루어진다.
도 2는 도 1에 나타낸 PDP를 이용한 화상 표시 장치의 일례를 나타내는 블록도이다. 도 2에 나타낸 바와 같이, PDP(16)의 어드레스 전극(12)에 어드레스 전극 구동부(17)가 접속되고, PDP(16)의 주사 전극(5)에 주사 전극 구동부(18)가 접속되고, PDP(16)의 유지 전극(6)에 유지 전극 구동부(19)가 접속된다.
도 3은 PDP의 구동 파형을 나타내는 타임 차트이다. 일반적으로, 교류면 방 전형 PDP에서는 1필드의 영상을 복수의 서브 필드로 분할함으로써 단계적인 표현을 실시하는 방식이 사용되고 있다. 그리고, 이 방식에서는 각 방전 셀에서의 방전을 제어하기 위해서 1 서브 필드를 셋업(setup) 기간, 어드레스 기간, 서스테인 기간 및 이레이즈(erase) 기간으로 이루어지는 4개의 기간으로 구성한다. 도 3은, 1 서브 필드 중의 구동 파형을 나타내는 타임 차트이다.
도 3에서 셋업 기간에서는 방전을 발생하기 쉽게 하기 위해서 PDP 내의 전체 방전 셀에 균일하게 벽전하를 축적시킨다. 어드레스 기간에서는 점등시키는 방전 셀의 기입 방전을 실시한다. 서스테인 기간에는 어드레스 기간에 기입된 방전 셀을 점등시켜 그 점등을 유지시킨다. 이레이즈 기간에서는 벽전하를 소거시킴으로써 방전 셀의 점등을 정지시킨다.
셋업 기간에서는, 주사 전극(5)에 초기화 펄스를 인가함으로써 주사 전극(5)에 어드레스 전극(12) 및 유지 전극(6)보다도 높은 전압을 인가하여 방전 셀 내에서 방전을 발생시킨다. 그 방전에 의해서 발생한 전하는 어드레스 전극(12), 주사 전극(5) 및 유지 전극(6) 사이의 전위차를 부정하도록 방전 셀의 벽면에 축적된다. 그 결과, 주사 전극(5) 부근의 보호층(10) 표면에는 음전하가 벽전하로서 축적되고, 또한 어드레스 전극(12) 부근의 형광체층(15) 표면 및 유지 전극(6) 부근의 보호층(10) 표면에는 양전하가 벽전하로서 축적된다. 이 벽전하에 의해 주사 전극(5)-어드레스 전극(12) 사이 및 주사 전극(51)-유지 전극(6) 사이에는 소정값의 벽전위가 생긴다.
어드레스 기간에서는, 방전 셀을 점등시키는 경우, 주사 전극(5)에 주사 펄 스를 인가하고 어드레스 전극(12)에 데이타 펄스를 인가하지만, 주사 전극(5)에 어드레스 전극(12) 및 유지 전극(6)에 비해 낮은 전압을 인가한다. 즉, 주사 전극(5)-어드레스 전극(12) 사이에 벽전위와 동일한 방향으로 전압을 인가함과 동시에 주사 전극(5)-유지 전극(6) 사이에도 벽전위와 같은 방향으로 전압을 인가함으로써 기입 방전을 발생시킨다. 그 결과, 형광체층(15) 표면과 유지 전극(6) 부근의 보호층(10) 표면에는 음의 전하가 축적되고, 주사 전극(5) 부근의 보호층(10) 표면에는 양의 전하가 벽전하로서 축적된다. 이에 의해 유지 전극(6)-주사 전극(5) 사이에는 소정값의 벽전위가 생긴다.
서스테인 기간에서는 우선 주사 전극(5)에 유지 펄스를 인가함으로써 유지 전극(6)에 비교하여 높은 전압을 주사 전극(5)에 인가한다. 즉, 유지 전극(6)-주사 전극(5) 사이에 벽전위와 동일한 방향으로 전압을 인가함으로써 유지 방전을 발생시킨다. 그 결과, 방전 셀의 점등을 시작시킬 수 있다. 계속해서, 유지 전극(6)-주사 전극(5) 사이의 극성이 교대로 교체하도록 유지 펄스를 인가함으로써 단속적으로 펄스 발광시킬 수 있다.
이레이즈 기간에는, 폭이 좁은 소거 펄스를 유지 전극(6)에 인가함으로써 불완전한 방전이 발생하여 벽전하가 소멸하기 때문에, 소거가 실시된다.
여기서, 어드레스 기간에서는 주사 전극(5)-어드레스 전극(12) 사이에 기입 방전을 실시하기 위한 전압을 인가한 후, 기입 방전이 생길 때까지 방전이 지연된다. 이 방전 지연에 의해 주사 전극(5)-어드레스 전극(12) 사이에 기입 방전을 실시하기 위한 전압을 인가하는 시간(어드레스 시간) 내에 기입 방전이 일어나지 않 는 경우에는 기입 에러가 되어 유지 방전이 생기지 않고, 어른거리는 표시가 화상에 나타난다. 또한, 고세밀화가 진행된 경우 각 주사 전극에 할당되는 어드레스 시간이 짧아져 기입 에러가 생길 확률이 높아진다.
본 발명의 제 1 실시 양태에서의 PDP는 보호층(10)의 구성 재료에 특징이 있다. 이어서, 그 내용에 대하여, 진공 증착법을 이용하여 보호층을 형성하는 경우에 대하여 설명한다.
상술한 바와 같은 보호층(10)의 형성시 진공 증착법에 이용하는 장치는 일반적으로 준비실, 가열실, 증착실, 냉각실로 구성되고, 기판을 이러한 순서로 반송하여, 산화마그네슘(MgO)으로 이루어지는 보호층을 증착에 의해 형성한다. 이 때, 본 발명의 실시 양태에서는, 증착원이 되는 C 및 Si를 포함하는 MgO의 증착 재료를, 산소 분위기 중에서 피어스식 전자 빔 건에 대해 가열하여 증발시켜, 기판상에 퇴적시키는 성막 공정에 의해 보호층(10)을 형성한다. 여기서, 성막 공정에서의 전자 빔 전류량, 산소 분압량, 기판 온도 등을 임의로 설정한다. 이하에 성막의 설정 조건의 일례를 나타낸다.
도달 진공도: 5.0× 10-4Pa 이하
증착시 기판 온도: 200℃ 이상
증착시 압력: 3.0× 10-2Pa 내지 8.0× 10-2pa
여기서, 보호층용 재료로서는 MgO의 소결체와 Si의 분말 및 C의 분말을 혼합한 증착 재료를 준비했다. 이 때, 첨가하는 Si 분말 및 C 분말의 농도를 각각 변 화시킨 복수 종류의 증착 재료를 준비했다. 그리고 이 복수 종류의 증착 재료를 각각 이용하여 보호층(10)을 증착한 복수 종류의 기판을 제작하고, 이들 각 기판을 이용하여 각각 PDP를 제작했다.
또한, 각 PDP의 보호층(10)을 2차 이온 질량 분석법(SIMS)으로 분석함으로써 보호층(10)중에 포함되는 C 및 Si의 농도를 구했다. 이 때 이온 주입에 의해서 Si 또는 C를 주입한 MgO막을 표준 시료로서 이용함으로써, SIMS 분석에 의해서 수득된 보호층(10) 중에 포함되는 C 및 Si의 농도를 단위 부피당 원자수로 환산했다.
그리고 분위기 온도가 -5℃ 내지 80℃인 환경 하에서, 각 PDP의 방전 지연 시간을 계측하고, 이 계측 결과로부터 온도에 대한 방전 지연 시간의 아레니우스 플롯을 작성하고, 그 근사한 직선으로부터 보호층(10) 중의 Si 농도, C 농도에 대한 방전 지연 시간의 활성화 에너지를 구했다.
여기서 말하는 방전 지연 시간이란, 어드레스 기간에 있어서 주사 전극(5)-어드레스 전극(12) 사이에 전압을 인가한 후 방전(기입 방전)이 일어나기까지의 시간이다. 각 PDP에서 기입 방전을 발생시키면서 관찰하여, 기입 방전에 의한 발광의 강도가 피크를 나타낸 시간을 방전이 일어난 시간으로 하고, 그 기입 방전에 의한 발광의 100회분을 평균화함으로써 방전 지연 시간을 계측했다.
또한, 활성화 에너지는 온도에 대한 특성(본 실시 양태에서는 방전 지연 시간)의 변화를 나타내는 수치이며, 활성화 에너지의 값이 낮을수록 온도에 대해 특성이 변화되지 않게 된다.
이상과 같이 하여 수득된 결과로서, 보호층(10) 중에 포함되는 Si 농도, C 농도에 대한 활성화 에너지의 값을 표 1에 나타낸다.
Figure 112004058391554-pct00001
여기서, 종래예는 MgO의 소결체에 Si만을 300중량ppm 첨가한 증착 재료를 이용하여 증착한 보호층(10)을 갖는 PDP이다. 이 종래예의 PDP의 보호층(10)을 SIMS에 의해 분석한 결과, 보호층 중에 Si의 원자수가 1× 1020개/cm3 정도 포함되어 있었다. 표 1에서는 이 종래예의 PDP에서의 방전 지연 시간의 활성화 에너지의 값을 1로 하여, 각 PDP에서의 방전 지연 시간의 활성화 에너지를 상대치로 나타내고 있다. 또한, MgO의 소결체에 Si만을 첨가한 증착 재료를 이용한 경우의 활성화 에너지의 값은, Si의 첨가 농도에 의하지 않고 거의 일정했다.
표 1에 있어서, Si 농도가 7× 1021개/cm3 및 1.2× 1022개/cm3인 PDP에서는 방전 지연 시간이 커지거나, 또는 방전에 필요한 전압치가 매우 높아져, 종래의 설정 전압치에서는 화상 표시를 할 수 없게 되었다. 이 때문에, 보호층(10) 중의 Si 농도는 5× 1018개/cm3 내지 2× 1021개/cm3의 범위가 바람직하다. 또한, 보호층(10) 중의 C 농도가 커지면 활성화 에너지의 값이 작아지는 경향이 있다는 것을 알 수 있다. Si 농도가 작은 경우에는 C 농도가 작아도 활성화 에너지가 꽤 작아지지만, Si 농도가 큰 경우에 있어서 활성화 에너지를 꽤 작게 하기 위해서는, C 농도를 어느 정도 크게 할 필요가 있다는 것을 알 수 있다. 이와 같이, 활성화 에너지를 꽤 작게 하기 위해서는, 보호층(10) 중의 Si 농도가 크면 그에 따라 C 농도를 크게 하는 것이 바람직하다. 특히, 표 1 중의 밑줄을 그은 데이타에 나타낸 바와 같이, C 농도/Si 농도≥1의 범위, 즉 보호층(10) 중의 C의 원자수가 Si의 원자수 이상이 되는 경우, 활성화 에너지가 꽤 작아져 있다는 것을 알 수 있다.
따라서, PDP의 보호층(10) 중에 Si 및 C를 포함시킴으로써 방전 지연 시간을 짧게 할 수 있음과 동시에, 방전 지연 시간의 온도에 대한 변화를 억제할 수 있다. 이상의 결과로부터, 바람직한 농도 범위는 Si 농도가 5× 1018개/cm3 내지 2×1021 개/cm3이고, C 농도가 1× 1018개/cm3 내지 2× 1021개/cm3 이다. 또한, C 농도/Si 농도≥ 1의 조건을 만족하는 보호층(10)을 갖는 PDP에서는 활성화 에너지를 꽤 작게 할 수 있어, 방전 지연 시간의 온도에 대한 변화를 효과적으로 억제할 수 있다.
또한, 보호층(10)의 최상 표면으로부터 막 두께 방향으로 200nm의 깊이까지 사이의 일부에서 상기 농도 범위의 개소가 존재하면, 상기 효과를 수득할 수 있다는 것이 확인되었다.
그런데, 상기에 나타낸 Si, C의 농도 범위를 갖는 보호층(10)을 제작하기 위 해서는 증착 재료 중에 Si, C 각각의 분말을 첨가해야 하지만, 이것은 Si 단일체, C 단일체의 분말도 가능하거나, 각각의 화합물일 수도 있다. 화합물의 예로서 예컨대, SiO2, Al4C3, B4C를 들 수 있다. 또한, 증착원이 되는 증착 재료에의 첨가량은 증착 조건에 따라 다르기 때문에, 성막 후에 SIMS를 이용하여 분석함으로써 확인해야 한다. 표 2에는 본 실시 양태에서 이용한 증착원에 대한 Si의 첨가 농도와 보호층(10) 중의 Si 원자수를 나타내고, 표 3에는 본 실시 양태에서 이용한 증착원에 대한 C의 첨가 농도와 보호층(10) 중의 C 원자수를 나타낸다.
Figure 112004058391554-pct00002
Figure 112004058391554-pct00003
표 2에 나타낸 바와 같이, 본 실시 양태에 있어서는, 증착원에 첨가하는 농도를, Si 분말의 경우에는 7중량ppm 내지 8000중량ppm, SiO2 분말의 경우에는 14중 량ppm 내지 17200중량ppm으로 함으로써 보호층 중의 Si 농도를 거의 5× 1018개/cm3 내지 2× 1021개/cm3으로 할 수 있다. 또한, 표 3에 나타낸 바와 같이, 증착원에 첨가하는 농도를 C 분말의 경우에는 5중량ppm 내지 1500중량ppm, Al4C3 분말의 경우에는 19중량ppm 내지 6000중량ppm, B4C 분말의 경우에는 22중량ppm 내지 7000중량ppm으로 함으로써 보호층(10)중의 C 농도를 거의 1× 1018개/cm3 내지 2×1021 개/cm3로 할 수 있다. 여기서, SiO2 분말을 14중량ppm 내지 17200중량ppm 첨가한 증착원에는, 거의 7중량ppm 내지 8000중량ppm의 Si가 포함되어 있다. 또한, Al4C3 분말을 19중량ppm 내지 6000중량ppm 첨가한 증착원에는 거의 5중량ppm 내지 1500중량ppm의 C가 포함되어 있고, B4C 분말을 22중량ppm 내지 7000중량ppm 첨가한 증착원에는 거의 5중량ppm 내지 1500중량ppm의 C가 포함되어 있다.
<제 2 실시 양태>
증착원인 증착 재료의 제작 방법으로서는, MgO의 결정체 또는 소결체에 상기 분말을 혼합하는 방법이나 또는 모제가 되는 MgO 분말에 표 2 또는 표 3에 기재한 분말을 혼합한 후 소결체로 하는 방법이 있다.
제 1 실시 양태에서는, 증착원에 Si, C 각각의 분말을 첨가한 경우에 대해 설명했지만, 탄화규소(SiC)를 첨가한 증착원을 사용할 수도 있다. SiC를 첨가하는 경우, 제 1 실시 양태와 동일하게 보호층(10) 중의 Si 농도 및 C 농도를 독립적으 로 제어할 수는 없지만, Si 및 C를 포함하는 보호층을 수득할 수 있다.
여기서, 본 실시 양태에서는 보호층용 재료로서 MgO의 소결체와 SiC의 분말을 혼합한 증착원을 이용하여 보호층(10)을 형성하고, 이 보호층(10)을 갖는 PDP를 제작했다. 그리고 각 PDP의 방전 지연 시간의 활성화 에너지를 제 1 실시 양태와 동일하게 구했다. 그 결과를 도 4에 나타낸다. 도 4에서도, 제 1 실시 양태와 동일하게, MgO에 Si만을 300중량ppm 첨가한 경우를 종래예로 하여, 이 활성화 에너지의 값을 1로서 나타내고 있다.
도 4에 나타낸 바와 같이, 증착원에의 SiC 첨가 농도를 40중량ppm 이상이라고 하면, Si만을 첨가한 종래예에 비해 활성화 에너지의 값이 저하된다. 그러나, 첨가 농도 15000중량ppm 이상에서는 방전 지연 시간이 커지거나, 또는 방전에 필요한 전압치가 매우 높아져, 종래의 설정 전압치에서는 화상 표시를 할 수 없게 되었다. 즉, SiC의 농도를 40중량ppm 내지 12000중량ppm으로 한 MgO 증착원을 이용하여 형성된 보호층을 갖는 PDP에서는, 종래의 설정 전압치를 변경하지 않고 화상 표시를 실시할 수 있어서, 우수한 전자 방출 능력이 수득되어, 방전 지연 시간의 온도에 대한 의존성을 억제할 수 있다. 또한, SiC의 농도를 40중량ppm 내지 12000중량ppm으로 한 MgO 증착원을 이용하여 형성된 보호층(10) 중에서는, Si 농도가 거의 5× 1018개/cm3 내지 2× 1021개/cm3이고, C 농도가 거의 1× 1018개/cm3 내지 1× 1021개/cm3였다.
이상의 설명으로부터 알 수 있는 바와 같이, PDP의 보호층(10) 중에 Si 및 C 를 포함시킴으로써, 방전 지연 시간을 짧게 할 수 있는 동시에 방전 지연 시간의 온도에 대한 의존성을 억제할 수 있다. 또한, MgO로 이루어지는 보호층(10) 중에 포함되는 Si의 원자수가 5× 1018개/cm3 내지 2× 1021개/cm3이며, C의 원자수가 1× 1018개/cm3 내지 2× 1021개/cm3인 PDP에서는, 종래의 설정 전압치를 변경하지 않고 화상 표시를 실시할 수 있어, 방전 지연 시간의 온도에 대한 의존성을 억제할 수 있다. 또한, C의 원자수가 Si의 원자수 이상인 보호층(10)을 갖는 PDP에서는, 활성화 에너지를 작게 하여 방전 지연 시간의 온도에 대한 의존성을 효과적으로 억제할 수 있다.
이러한 현상은 명확하지 않지만, Si 뿐만 아니라 Si 및 C를 MgO에 첨가함으로써, 온도 특성을 강하게 하고 있던 요인을 배제할 수 있기 때문이라고 생각된다. 또한, 본 발명의 실시 양태에 의한 보호층은, 가전자대(價電子帶, valence band)와 전도대의 사이에 불순물 준위를 형성하여, 우수한 전자 방출 능력을 갖고, 방전 지연 시간이 짧아져 전압 인가에 대한 방전 발생의 응답성이 뛰어나다. 그 때문에, 어른거림이 시인(視認)되지 않는 양호한 화상을 표시할 수 있다.
또한, 상기 보호층의 제조 방법에서는 증착법에 대해 설명했지만, 이 증착법에 한정되지 않고, 스퍼터법이나 이온 플레이팅법 등을 이용할 수 있고, 이 경우에도 타겟 재료, 및 원재료의 성분 제어를 실시하여, 상기 재료를 이용하여 성막하면 바람직하다.
또한, 미리 성분 제어를 실시한 보호층용 재료를 이용하는 방법이 아니라, 보호층의 성막 중에 원소를 첨가하도록 할 수도 있다. 예컨대, 증착법에 의해서 보호층을 성막할 때에, 분위기 가스로서 Si, C를 포함하는 가스를 이용하도록 할 수도 있다.
또한, 보호층을 성막하여 형성한 후, 그 보호층에 C 원소 및 Si 원소를 첨가하도록 할 수도 있고, 그 방법으로서 이온 주입법을 들 수 있다. 이 경우, 우선 고순도의 MgO를 성막하고, 그 후, C 원소 및 Si 원소의 이온 주입을 실시한다. 이온 주입법을 이용함으로써 적확하게 농도 규정된 C 원소 및 Si 원소를 포함하는 보호층을 형성할 수 있다. 이온 주입을 실시할 때의 설정 조건의 일례를 나타낸다.
도즈량: 1011/cm2 내지 1016/cm2
가속 전압: 10keV 내지 150keV
또한, 보호층의 성막 후에 원소를 첨가하는 다른 방법으로서, C, Si를 포함하는 가스 분위기 중에서의 플라즈마 도프에 의한 방법이나, 고순도의 MgO를 성막한 후에 Si, C를 성막하여 열확산을 실시하는 방법을 채용하는 것을 생각할 수 있다.
이상과 같이 본 발명에 따르면, 방전 지연 시간이 짧고 전압 인가에 대한 방전 발생이 우수한 응답성을 갖는 동시에, 그 방전 지연 시간의 온도에 대한 변화를 억제할 수 있어서, 양호한 화상을 표시할 수 있는 플라즈마 디스플레이 패널을 수 득하는 데 유용하다.

Claims (10)

  1. 기판상에 형성한 주사 전극 및 유지 전극을 덮도록 유전체층을 형성하고, 상기 유전체층상에 보호층을 형성한 플라즈마 디스플레이 패널로서, 상기 보호층이 탄소 및 규소를 포함하는 산화마그네슘으로 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    보호층이, 원자수가 5 × 1018개/cm3 내지 2 × 1021개/cm3인 규소 및 원자수가 1 × 1018개/cm3 내지 2 × 1021개/cm3인 탄소를 포함하는 산화마그네슘인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 2 항에 있어서,
    탄소의 원자수가 규소의 원자수 보다 많은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 기판상에 형성된 주사 전극 및 유지 전극을 덮도록 유전체층을 형성하고, 상기 유전체층상에 탄소 및 규소를 포함하는 산화마그네슘으로 이루어진 보호층을 형성하는 플라즈마 디스플레이 패널의 제조 방법으로서, 상기 보호층을 형성하는 공정이 탄소, 규소 및 산화마그네슘을 포함하는 보호층용 재료를 이용한 성막 공정인 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  5. 제 4 항에 있어서,
    상기 보호층용 재료에 포함된 상기 탄소의 농도 범위가 5중량 ppm 내지 1500중량ppm이고, 상기 규소의 농도 범위가 7중량ppm 내지 8000중량ppm인 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  6. 제 4 항에 있어서,
    상기 보호층용 재료는 탄화규소 및 산화마그네슘을 포함하고, 상기 탄화규소의 농도 범위가 40중량ppm 내지 12000중량ppm인 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  7. 기판상에 형성된 주사 전극 및 유지 전극을 덮도록 유전체층을 형성하고, 상기 유전체층상에 탄소 및 규소를 포함하는 산화마그네슘으로 이루어진 보호층을 형성하는 플라즈마 디스플레이 패널의 제조 방법으로서, 상기 유전체층상에 산화마그네슘을 성막하여 보호층을 형성한 후, 상기 보호층에 탄소 및 규소를 첨가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  8. 기판상에 형성된 주사 전극 및 유지 전극을 덮도록 유전체층을 형성하고, 상기 유전체층상에 탄소 및 규소를 포함하는 산화마그네슘으로 이루어진 보호층을 형성하는 플라즈마 디스플레이 패널의 보호층용 재료로서, 상기 보호층용 재료는 탄소, 규소 및 산화마그네슘을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 보호층용 재료.
  9. 제 8 항에 있어서,
    상기 보호층용 재료에 포함된 상기 탄소의 농도 범위가 5중량ppm 내지 1500중량ppm이며, 상기 규소의 농도 범위가 7중량ppm 내지 8000중량ppm인 것을 특징으로 하는 플라즈마 디스플레이 패널의 보호층용 재료.
  10. 제 8 항에 있어서,
    상기 보호층용 재료는 탄화규소 및 산화마그네슘이되, 상기 탄화규소의 농도 범위가 40중량ppm 내지 12000중량ppm인 것을 특징으로 하는 플라즈마 디스플레이 패널인 보호층용 재료.
KR1020047020193A 2003-03-03 2004-03-03 플라즈마 디스플레이 패널, 그의 제조 방법 및 그의보호층용 재료 KR100649847B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2003055548 2003-03-03
JPJP-P-2003-00055548 2003-03-03
JPJP-P-2003-00140165 2003-05-19
JP2003140165 2003-05-19
PCT/JP2004/002597 WO2004079769A1 (ja) 2003-03-03 2004-03-03 プラズマディスプレイパネルとその製造方法およびその保護層用材料

Publications (2)

Publication Number Publication Date
KR20050004918A KR20050004918A (ko) 2005-01-12
KR100649847B1 true KR100649847B1 (ko) 2006-11-27

Family

ID=32964872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047020193A KR100649847B1 (ko) 2003-03-03 2004-03-03 플라즈마 디스플레이 패널, 그의 제조 방법 및 그의보호층용 재료

Country Status (5)

Country Link
US (1) US7196472B2 (ko)
EP (1) EP1505624B1 (ko)
JP (1) JP5126166B2 (ko)
KR (1) KR100649847B1 (ko)
WO (1) WO2004079769A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029530A1 (ja) * 2003-09-24 2005-03-31 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル
KR100697495B1 (ko) * 2003-09-26 2007-03-20 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널
JP2009146686A (ja) 2007-12-13 2009-07-02 Panasonic Corp プラズマディスプレイパネル

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3282882B2 (ja) 1993-05-07 2002-05-20 ナミックス株式会社 誘電体保護剤
JP3257328B2 (ja) * 1995-03-16 2002-02-18 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
JP3247632B2 (ja) 1997-05-30 2002-01-21 富士通株式会社 プラズマディスプレイパネル及びプラズマ表示装置
JPH11339665A (ja) * 1998-05-27 1999-12-10 Mitsubishi Electric Corp 交流型プラズマディスプレイパネル、交流型プラズマディスプレイパネル用基板及び交流型プラズマディスプレイパネル用保護膜材料
JP3314728B2 (ja) 1998-08-11 2002-08-12 三菱マテリアル株式会社 多結晶ＭｇＯ蒸着材
JP2001110321A (ja) 1999-10-05 2001-04-20 Fujitsu Ltd プラズマディスプレイパネル
US6657396B2 (en) * 2000-01-11 2003-12-02 Sony Corporation Alternating current driven type plasma display device and method for production thereof
JP2002260535A (ja) * 2001-03-01 2002-09-13 Hitachi Ltd プラズマディスプレイパネル
KR100450819B1 (ko) * 2002-04-12 2004-10-01 삼성에스디아이 주식회사 탄소나노튜브를 이용한 플라즈마 디스플레이 패널 및 그전면 패널의 제조방법
JP4097480B2 (ja) * 2002-08-06 2008-06-11 株式会社日立製作所 ガス放電パネル用基板構体、その製造方法及びａｃ型ガス放電パネル
WO2005029530A1 (ja) * 2003-09-24 2005-03-31 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル
US7569992B2 (en) * 2005-01-05 2009-08-04 Lg Electronics Inc. Plasma display panel and manufacturing method thereof

Also Published As

Publication number Publication date
EP1505624A4 (en) 2008-08-20
WO2004079769A1 (ja) 2004-09-16
US20050253519A1 (en) 2005-11-17
KR20050004918A (ko) 2005-01-12
US7196472B2 (en) 2007-03-27
EP1505624B1 (en) 2011-12-21
EP1505624A1 (en) 2005-02-09
JP5126166B2 (ja) 2013-01-23
JP2009206107A (ja) 2009-09-10

Similar Documents

Publication Publication Date Title
KR100756153B1 (ko) 플라즈마 디스플레이 패널
JP5104818B2 (ja) プラズマディスプレイパネルとその製造方法およびその保護層用材料
KR100927612B1 (ko) 보호막, 상기 보호막 형성용 복합체, 상기 보호막 제조방법 및 상기 보호막을 구비한 플라즈마 디스플레이디바이스
JP5126166B2 (ja) プラズマディスプレイパネルの製造方法
KR100697495B1 (ko) 플라즈마 디스플레이 패널
KR100733165B1 (ko) 플라즈마 디스플레이 패널
JP4400302B2 (ja) プラズマディスプレイパネルの製造方法およびプラズマディスプレイパネルの保護層用材料
JP2003109511A (ja) プラズマディスプレイパネル
KR20110099648A (ko) 플라즈마 디스플레이 패널과 그 제조 방법
JPH11213875A (ja) Ａｃ型プラズマディスプレイパネル用保護膜材料及びその製造方法と、ａｃ型プラズマディスプレイパネル
JP4407447B2 (ja) プラズマディスプレイパネルとその製造方法およびその保護層用材料
KR100866058B1 (ko) 플랫 패널 디스플레이 및 표시 장치
JP4407446B2 (ja) プラズマディスプレイパネルとその製造方法およびその保護層用材料
JP2005005250A (ja) プラズマディスプレイパネルとその製造方法およびその保護層用材料
CN100353478C (zh) 等离子体显示板和其制造方法及其保护层材料
JP4232543B2 (ja) プラズマディスプレイパネルおよびその製造方法
JP2007026794A (ja) 保護層用原材料
JP2005005086A (ja) プラズマディスプレイパネルおよびその製造方法
JP2003100218A (ja) プラズマディスプレイ表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee