KR100648995B1 - 반도체 제조용 베이킹 장치 - Google Patents

반도체 제조용 베이킹 장치 Download PDF

Info

Publication number
KR100648995B1
KR100648995B1 KR1020040111314A KR20040111314A KR100648995B1 KR 100648995 B1 KR100648995 B1 KR 100648995B1 KR 1020040111314 A KR1020040111314 A KR 1020040111314A KR 20040111314 A KR20040111314 A KR 20040111314A KR 100648995 B1 KR100648995 B1 KR 100648995B1
Authority
KR
South Korea
Prior art keywords
wafer
pins
seated
chuck
baking
Prior art date
Application number
KR1020040111314A
Other languages
English (en)
Other versions
KR20060072626A (ko
Inventor
최광선
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040111314A priority Critical patent/KR100648995B1/ko
Publication of KR20060072626A publication Critical patent/KR20060072626A/ko
Application granted granted Critical
Publication of KR100648995B1 publication Critical patent/KR100648995B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 핀들에 안착되는 웨이퍼의 안착불량을 방지할 수 있도록 한 반도체 제조용 베이킹 장치에 관한 것이다.
본 발명에 따른 반도체 제조용 베이킹 장치는 일정한 온도로 가열되는 척과, 상기 척에 설치되는 복수의 핀들과, 상기 핀들에 안착되는 웨이퍼와, 상기 핀들 각각에 설치되어 상기 웨이퍼의 안착시 상기 핀들 각각에 가해지는 압력을 검출하는 복수의 압력센서와, 상기 복수의 압력센서로부터의 검출신호에 응답하여 상기 척에 안착되는 상기 웨이퍼의 위치를 정상적인 위치로 보정하는 제어부를 구비하는 것을 특징으로 한다.
이러한 구성에 의하여 본 발명은 압력센서를 이용하여 핀들에 안착되는 웨이퍼의 안착불량을 검출함으로써 웨이퍼의 안착불량을 방지하게 된다. 따라서, 발명은 웨이퍼의 베이킹 공정을 균일하게 함으로써 웨이퍼의 임계치수 균일도를 향상시켜 미세회로 선폭을 구현하여 반도체 소자의 특성 및 수율을 향상시킬 수 있다.
베이킹, 포토, 반도체, 압력 센서

Description

반도체 제조용 베이킹 장치{Apparatus of baking for semiconductor device fabrication}
도 1은 일반적인 반도체 제조용 베이킹 장치를 나타내는 도면.
도 2는 도 1에 도시된 핀들에 안착되는 웨이퍼의 기울어짐을 나타내는 도면.
도 3은 본 발명의 실시 예에 따른 반도체 제조용 베이킹 장치를 나타내는 도면.
도 4는 도 3에 도시된 핀들에 안착되는 웨이퍼의 기울어짐을 검출하기 위한 압력센서를 나타내는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
10, 110 : 척 20, 120 : 핀들
30, 130 : 웨이퍼 122a, 122b, 122c : 압력센서
본 발명은 반도체 제조용 베이킹 장치에 관한 것으로, 특히 핀들에 안착되는 웨이퍼의 안착불량을 방지할 수 있도록 한 반도체 제조용 베이킹 장치에 관한 것이다.
일반적으로, 반도체 소자는 다양한 형태의 막(예를 들어, 실리콘막, 산화막, 필드 산화막, 폴리 실리콘막, 금속 배선막 등)이 다층 구조로 적층되는 형태를 갖는다. 이러한 다층 구조의 반도체 소자는 증착공정, 산화 공정, 포토 리소그라피 공정(포토 레지스트막 도포, 노광, 현상 공정 등) 또는 패터닝 공정, 에칭 공정, 세정 공정, 린스 공정 등과 같은 여러 가지 공정들에 의해 제조된다. 이때, 임의의 막에 대한 패터닝은 임의의 막 위에 스핀 코팅 등의 방법을 통해 포토 레지스트(감광막)를 도포하고, 이를 노광한 후 현상함으로써 임의의 막 위에 원하는 형상의 마스크 패턴을 형성하며, 이와 같이 형성된 마스크 패턴을 이용하여 하부의 막을 선택적으로 제거(식각)함으로써 수행된다. 이러한 패터닝 과정을 위해 필요한 반도체 제조 장비 중의 하나가 노광 장치이다.
최근 들어, 반도체 소자가 고집적화 되어 가면서 회로 선폭이 0.13㎛, 0.09㎛ 이하로 미세화 되어 가고 있으며, 이러한 미세 라인의 해상력을 얻기 위해 불화 아르곤(ArF) 레이저를 사용하는 노광 장치를 사용하게 된다.
이러한, 반도체 소자의 제조공정에서 미세회로 선폭을 구현하기 위한 포토 장치는 기판에 포토 레지스트를 도포하고 현상하는 트랙 장치와, 기판에 미세회로 패턴을 노광시키는 스테퍼 장치가 있다.
트랙 장치는 기판에 포토 레지스트를 도포하고 현상하는 여러 개의 유닛을 가지며, 여러 개의 유닛 중 특히 베이킹 장치는 포토 공정을 진행하기 위한 필수 장치로서 포토 레지스트 도포 후, 노광 공정 직후 현상공정 전에 기판의 균일도를 일정하게 유지시켜 기판 상에 구현하고자 하는 미세회로를 기판 전면에 걸쳐 일정 한 균일도를 가지는 미세 선폭이 되도록 하는데 중요한 역할을 하게 된다.
도 1은 일반적인 반도체 제조용 베이킹 장치를 나타내는 도면이다.
도 1을 참조하면, 일반적인 반도체 제조용 베이킹 장치는 척(10)과, 척(10)에 설치되는 3개의 핀들(20)과, 3개의 핀들(20) 상에 안착되는 웨이퍼(30)를 구비한다.
척(10)은 내부에 도시하지 않은 코일의 발열에 의해 열을 발생하게 된다. 3개의 핀들(20) 각각은 척(10)의 전면에 삼각형을 이루도록 이격되어 설치된다.
웨이퍼(30)는 도시하지 않은 웨이퍼(30) 반송장치에 의해 반송되어 척(10)에 대향되도록 3개의 핀들(20)에 안착된다.
이와 같은, 일반적인 반도체 제조용 베이킹 장치는 3개의 핀들(20)에 웨이퍼(30)를 안착시킨 후, 척(10)으로부터의 전달되는 열을 이용하여 웨이퍼(30) 상에 노광된 포토 레지스트를 베이킹함으로써 웨이퍼 상에 구현하고자 하는 미세회로를 웨이퍼 전면에 걸쳐 일정한 균일도를 가지는 미세 선폭이 되도록 할 수 있다.
그러나, 일반적인 반도체 제조용 베이킹 장치는 도 2에 도시된 바와 같이 3개의 핀들(20) 상에 안착되는 웨이퍼(30)의 위치가 틀어질 경우 웨이퍼(30)가 기울어지게 된다. 즉, 웨이퍼(30)가 기울어져 핀들(20)에 안착되거나 정위치가 아닌 쉬프트 되어서 핀들(20) 상에 안착될 경우 핀들(20)에 안착된 웨이퍼(30)가 기울어지는 웨이퍼(30)의 안착불량 현상이 발생하게 된다. 그렇지만 현재 상황에서는 상술한 웨이퍼(30)의 안착불량 현상에 대해서 실시간으로 모니터링 할 수 있는 기능은 없으며 다만 임계치수(Critical Dimension) 검사에서의 임계치수 값으로만 상술 한 웨이퍼(30)의 안착불량 현상을 검출할 수 있다.
이러한, 일반적인 반도체 제조용 베이킹 장치는 웨이퍼(30)의 베이킹 공정시 웨이퍼(30)의 안착불량으로 인하여 웨이퍼(30)의 열처리 공정이 불균일하게 된다. 따라서, 일반적인 반도체 제조용 베이킹 장치는 웨이퍼(30)에 대한 열처리가 불균일하므로 임계치수에 균일성이 저하되어 웨이퍼(30)에 형성된 미세회로 패턴이 균일하지 못해 반도체 소자의 특성 및 수율에 심각한 영향을 미치게 된다.
따라서, 본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, 기판의 열처리를 균일하게 할 수 있도록 한 반도체 제조용 베이킹 장치를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 반도체 제조용 베이킹 장치는 일정한 온도로 가열되는 척과, 상기 척에 설치되는 복수의 핀들과, 상기 핀들에 안착되는 웨이퍼와, 상기 핀들 각각에 설치되어 상기 웨이퍼의 안착시 상기 핀들 각각에 가해지는 압력을 검출하는 복수의 압력센서와, 상기 복수의 압력센서로부터의 검출신호에 응답하여 상기 척에 안착되는 상기 웨이퍼의 위치를 정상적인 위치로 보정하는 제어부를 구비하는 것을 특징으로 한다.
상기 반도체 제조용 베이킹 장치에서 상기 각 압력센서는 상기 웨이퍼의 기울어지거나 비정상적인 위치에 따라 달라지는 압력에 의해 작동되어 상기 검출신호를 발생하는 것을 특징으로 한다.
이하 발명의 바람직한 실시 예에 따른 구성 및 작용을 첨부한 도면을 참조하여 설명한다.
도 3은 본 발명의 실시 예에 따른 반도체 제조용 베이킹 장치를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 반도체 제조용 베이킹 장치는 일정한 온도로 가열되는 척(110)과, 척(110)에 설치되는 3개의 핀들(120)과, 3개의 핀들(120) 상에 안착되는 웨이퍼(130)와, 웨이퍼(130) 안착되는 3개의 핀들(120) 각각의 안착부에 설치되는 웨이퍼(130)의 안착시 핀들(120) 각각에 가해지는 압력을 검출하는 제 1 내지 제 3 압력센서(122a, 122b, 122c)와, 제 1 내지 제 3 압력센서(122a, 122b, 122c)로부터의 피드백 신호에 응답하여 핀들(120)에 안착되는 웨이퍼(130)의 안착위치를 보정하는 제어부(140)를 구비한다.
척(110)은 내부에 도시하지 않은 코일의 발열에 의해 열을 발생하게 된다. 3개의 핀들(120) 각각은 척(110)의 전면에 삼각형을 이루도록 이격되어 설치된다.
웨이퍼(130)는 도시하지 않은 웨이퍼 반송장치에 의해 반송되어 척(110)에 대향되도록 3개의 핀들(120)에 안착된다.
제 1 내지 제 3 압력센서(122a, 122b, 122c) 각각은 핀들(120) 각각의 웨이퍼 안착부, 즉 끝단에 설치된다. 이러한, 제 1 내지 제 3 압력센서(122a, 122b, 122c) 각각은 웨이퍼(130)의 안착시 자신에게 가해지는 압력을 실시간으로 검출하여 제어부(140)로 피드백하게 된다.
제어부(140)는 제 1 내지 제 3 압력센서(122a, 122b, 122c)로부터의 피드백 신호에 응답하여 웨이퍼 반송장치를 제어함으로써 핀들(120)에 안착되는 웨이퍼(130)의 안착위치를 보정하게 된다.
이와 같은, 본 발명의 실시 예에 따른 반도체 제조용 베이킹 장치는 3개의 핀들(120)에 웨이퍼(130)를 안착시킨다. 이때, 도 4에 도시된 바와 같이 3개의 핀들(120) 상에 안착되는 웨이퍼(130)의 위치가 틀어질 경우 3개의 핀들(120) 각각에 설치된 제 1 내지 제 3 압력센서(122a, 122b, 122c) 중 적어도 하나가 작동함으로써 웨이퍼(130)의 안착불량을 실시간으로 검출하게 된다. 이에 따라, 제어부(140)는 제 1 내지 제 3 압력센서(122a, 122b, 122c)로부터 웨이퍼의 안착불량에 대한 피드백 신호에 응답하여 도 3에 도시된 바와 같이 웨이퍼(130)를 3개의 핀들(120) 상에 정상적인 위치에 안착되도록 웨이퍼 반송장치를 제어하게 된다.
그런 다음, 척(110)으로부터의 전달되는 열을 이용하여 웨이퍼(130) 상에 노광된 포토 레지스트를 베이킹함으로써 웨이퍼 상에 구현하고자 하는 미세회로를 웨이퍼 전면에 걸쳐 일정한 균일도를 가지는 미세 선폭이 되도록 할 수 있다.
이와 같은, 본 발명의 실시 예에 따른 반도체 제조용 베이킹 장치는 웨이퍼(130)의 베이킹 공정시 핀들(120)에 안착되는 웨이퍼(130)의 안착불량을 실시간으로 검출하여 웨이퍼(130)의 안착불량을 방지함으로써 웨이퍼(130)의 열처리를 균일하게 할 수 있다. 따라서, 본 발명의 실시 예에 따른 반도체 제조용 베이킹 장치는 웨이퍼(130)에 대한 열처리를 균일하게 함으로써 임계치수(Critical Dimension)에 균일성이 향상되어 웨이퍼(130)에 형성된 미세회로 패턴을 균일하게 하여 반도체 소자의 특성 및 수율을 향상시킬 수 있다.
이상의 설명에서와 같이 본 발명의 실시 예에 따른 반도체 제조용 베이킹 장치는 압력센서를 이용하여 핀들에 안착되는 웨이퍼의 안착불량을 검출함으로써 웨이퍼의 안착불량을 방지하게 된다. 따라서, 발명은 웨이퍼의 베이킹 공정을 균일하게 함으로써 웨이퍼의 임계치수 균일도를 향상시켜 미세회로 선폭을 구현하여 반도체 소자의 특성 및 수율을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

Claims (2)

  1. 일정한 온도로 가열되는 척과,
    상기 척에 설치되는 복수의 핀들과,
    상기 핀들에 안착되는 웨이퍼와,
    상기 핀들 각각에 설치되어 상기 웨이퍼의 안착시 상기 핀들 각각에 가해지는 압력을 검출하는 복수의 압력센서와,
    상기 복수의 압력센서로부터의 검출신호에 응답하여 상기 척에 안착되는 상기 웨이퍼의 위치를 정상적인 위치로 보정하는 제어부를 구비하는 것을 특징으로 하는 반도체 제조용 베이킹 장치.
  2. 제 1 항에 있어서,
    상기 각 압력센서는 상기 웨이퍼의 기울어지거나 비정상적인 위치에 따라 달라지는 압력에 의해 작동되어 상기 검출신호를 발생하는 것을 특징으로 하는 반도체 제조용 베이킹 장치.
KR1020040111314A 2004-12-23 2004-12-23 반도체 제조용 베이킹 장치 KR100648995B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040111314A KR100648995B1 (ko) 2004-12-23 2004-12-23 반도체 제조용 베이킹 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111314A KR100648995B1 (ko) 2004-12-23 2004-12-23 반도체 제조용 베이킹 장치

Publications (2)

Publication Number Publication Date
KR20060072626A KR20060072626A (ko) 2006-06-28
KR100648995B1 true KR100648995B1 (ko) 2006-11-28

Family

ID=37165788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111314A KR100648995B1 (ko) 2004-12-23 2004-12-23 반도체 제조용 베이킹 장치

Country Status (1)

Country Link
KR (1) KR100648995B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113488404B (zh) * 2021-05-30 2023-01-13 深圳市嘉伟亿科技有限公司 一种硅片激光退火定位设备及其使用方法

Also Published As

Publication number Publication date
KR20060072626A (ko) 2006-06-28

Similar Documents

Publication Publication Date Title
KR100938636B1 (ko) 제조 장비에서 포스트 에칭 ｃｄ를 반복하기 위한 방법
JP2008512003A (ja) 半導体プロセスにおける、ウエハ上に形成された構造物の限界寸法の制御
US7445446B2 (en) Method for in-line monitoring and controlling in heat-treating of resist coated wafers
US20030054642A1 (en) Production method of semiconductor device and production system of semiconductor device
JP2006269867A (ja) 露光装置
JP2008053687A (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム
JP2001127145A (ja) 基板吸着保持方法、基板吸着保持装置および該基板吸着保持装置を用いた露光装置ならびにデバイス製造方法
US6420077B1 (en) Contact hole model-based optical proximity correction method
JPH11354401A (ja) 投影露光装置及び投影露光方法
KR101126154B1 (ko) 에칭 마스크 형성 방법 및 프로그램 저장 매체
KR100648995B1 (ko) 반도체 제조용 베이킹 장치
JP6788559B2 (ja) パターン形成方法、リソグラフィ装置、および物品製造方法
JPH11150054A (ja) ミックスアンドマッチ露光方法
JP7022807B2 (ja) パターン形成方法、リソグラフィ装置、および物品製造方法
KR100800774B1 (ko) 반도체 웨이퍼의 포토리소그래피 장치 및 그 방법
JP2001267229A (ja) 位置合わせ方法及び位置合わせ装置
US6417912B1 (en) Method and apparatus for controlling optical-parameters in a stepper
KR100564579B1 (ko) 레지스트 리플로우 측정 키 및 이를 이용한 반도체 소자의미세 패턴 형성 방법
KR20070091422A (ko) 보정 툴을 구비한 베이크 장치
KR100615815B1 (ko) 기판 가장자리샷의 디포커스를 방지하는 노광방법
KR100672703B1 (ko) 반도체 소자의 제조방법
TWI230983B (en) Method of forming patterned photoresist layer and equipment for forming the same
JP3473821B2 (ja) 露光量設定方法、露光方法、露光装置およびデバイス製造方法
TW201931435A (zh) 圖案化方法
JPH0521313A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091026

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee