KR100645264B1 - 5족원의 주기적인 공급 차단을 통한 3-5족 화합물 반도체양자점 성장 방법 - Google Patents
5족원의 주기적인 공급 차단을 통한 3-5족 화합물 반도체양자점 성장 방법 Download PDFInfo
- Publication number
- KR100645264B1 KR100645264B1 KR1020050105534A KR20050105534A KR100645264B1 KR 100645264 B1 KR100645264 B1 KR 100645264B1 KR 1020050105534 A KR1020050105534 A KR 1020050105534A KR 20050105534 A KR20050105534 A KR 20050105534A KR 100645264 B1 KR100645264 B1 KR 100645264B1
- Authority
- KR
- South Korea
- Prior art keywords
- buffer layer
- growth
- quantum dot
- supply
- group
- Prior art date
Links
- 239000002096 quantum dot Substances 0.000 title claims abstract description 122
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000000737 periodic effect Effects 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 150000001875 compounds Chemical class 0.000 claims abstract description 25
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 16
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical class [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 8
- 229910021478 group 5 element Inorganic materials 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 238000003795 desorption Methods 0.000 claims description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- 230000007547 defect Effects 0.000 description 15
- 230000003287 optical effect Effects 0.000 description 13
- 239000002994 raw material Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 7
- 229910000673 Indium arsenide Inorganic materials 0.000 description 6
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- UIESIEAPEWREMY-UHFFFAOYSA-N hydridoarsenic(2.) (triplet) Chemical compound [AsH] UIESIEAPEWREMY-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241001137251 Corvidae Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000089 atomic force micrograph Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 210000002287 horizontal cell Anatomy 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 235000015108 pies Nutrition 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
- H01L31/035218—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum dots
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
Abstract
본 발명은 Ⅲ-Ⅴ족 화합물 반도체에서 결함 밀도가 매우 낮고 밀도가 크며 크기가 균일한 화합물 반도체 양자점을 성장시키는 방법에 관한 것이다. 본 발명에 따른 양자점 성장 방법에서는, 양자점의 생성을 위한 Ⅲ족원 및 Ⅴ족원의 공급시, Ⅲ족원은 지속적으로 공급하는 한편 Ⅴ족원은 주기적으로 공급 및 차단을 반복하여 양자점을 성장시킨다. 이러한 방법으로 성장시킨 화합물 반도체 양자점은 결정 결함이 거의 없고 밀도가 매우 크며 크기가 균일해서 고효율의 광소자 및 전자소자 제작에 유리하다.
Description
도 1은 본 발명의 제1 실시예에 따른 화합물 반도체 양자점 성장 방법의 순서도이다.
도 2a 및 도 2b는 도 1의 각 단계별 공정 단면도들이다.
도 3은 도 1의 양자점 성장 단계시의 원료 공급도이다.
도 4는 본 발명의 제2 실시예에 따른 화합물 반도체 양자점 성장 방법의 순서도이다.
도 5a 내지 도 5c는 도 4의 각 단계별 공정 단면도들이다.
도 6은 본 발명에 따른 실험예 중 양자점 성장 단계에서의 Ⅲ족원 및 Ⅴ족원의 공급 방법을 도식적으로 표현한 것이다.
도 7a 및 도 7b는 각각 종래 및 본 발명에 따른 InAs 양자점 형성시 성장 표면에서의 As 결합의 상태를 도식적으로 보여주고 있다.
도 8a 내지 도 8c는 종래 및 본 발명에 따른 양자점의 성장 조건을 달리하면서 성장시킨 양자점들의 AFM(Atomic Force Microscope) 사진들이다.
본 발명은 반도체 양자점(semiconductor quantum dot) 성장 방법에 관한 것으로, 보다 상세하게는 밀도와 균일도가 높고 결함 밀도가 낮은 양자점을 성장시켜 고효율의 광소자 및 전자소자 제작에 유리한 3-5(Ⅲ-Ⅴ)족 화합물 반도체 양자점 성장 방법에 관한 것이다.
보통 반도체 기판 위에 유기금속 화학기상증착(MOCVD)법으로 Ⅲ-Ⅴ족 화합물 반도체 양자점을 성장시, 기판과 양자점의 격자 불일치로 인해 스트란스키-크라스타노브(Stranski-Krastanov)(S-K) 성장을 하게 된다. 이러한 양자점의 성장시 Ⅲ족원과 V족원의 배합 및 비율이 양자점의 품질을 좌우하는 결정적인 요소가 된다. 그런데 MOCVD법은 분자선 에피탁시(MBE)와는 달리 Ⅲ족원 및 Ⅴ족원의 공급을 미세하게 조절하기 어렵다.
Ⅴ족원의 공급이 많을 경우 기판 위에 핵생성 자리들이 많아지고 또한 Ⅲ족원의 표면 이동이 활성화되어 양자점들이 뭉치거나 격자 결함을 발생시킬 확률이 매우 높다. 결과적으로 광소자 및 전자소자에 있어서 발광 효율을 크게 저하시켜 고효율 소자의 제작을 어렵게 한다. 따라서 Ⅴ족원의 공급을 최소로 하는 것이 양자점의 성장을 균일하게 하는 필수적인 요소로 알려져 있다.
밀도와 균일도가 높고 결함 밀도가 낮은 양자점을 성장시키기 위하여, 종래에는 양자점의 성장 후 Ⅲ족원 및 Ⅴ족원의 공급을 차단하여 일정 시간의 성장 중지를 주어 양자점의 S-K 성장을 활성화하는 방안이 있다.
또 다른 방안으로는 양자점의 성장시 Ⅴ족원을 Ⅲ족원보다 더 적게 공급하는 것이다. 그러나 이 방법은 MOCVD 장비의 특성상 원료의 최소 공급 한계가 있기 때문에 장비에 추가적인 설비가 필요하며 또한 성장 속도가 매우 낮아 대량생산에 불리한 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 고효율의 광소자 및 전자소자를 제작하기 위하여 밀도와 균일도가 높고 결함밀도가 낮은 고품질의 화합물 반도체 양자점을 성장시킬 수 있는 방법을 제공하는 데에 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 화합물 반도체 양자점 성장 방법에서는, 챔버 안에서 반도체 기판 상에 완충층을 성장시킨 후 Ⅲ족원 및 Ⅴ족원을 공급하여 상기 완충층 상에 화합물 반도체 양자점을 성장시키는데, 이 때 Ⅲ족원을 지속적으로 공급하는 한편 Ⅴ족원은 주기적으로 공급 및 차단을 반복함이 특징이다.
바람직한 실시예에 있어서, 상기 완충층을 성장시키는 단계는, 상기 양자점의 성장 온도보다 고온에서 상기 반도체 기판 상에 상기 반도체 기판과 동종의 제1 완충층을 성장시키는 단계 및 상기 양자점의 성장 온도에서 Ⅲ족원 및 Ⅴ족원을 공급하여 상기 제1 완충층 상에 상기 제1 완충층과 상기 양자점 물질 사이의 조성을 가지는 제2 완충층을 성장시키는 단계를 포함한다. 여기서, 상기 챔버의 온도를 상기 양자점의 성장 온도보다 고온으로 승온하는 동안과 상기 양자점의 성장 온도로 감온하는 동안에 V족원을 공급하여, 상기 반도체 기판 및 상기 완충층(제1 완충층 및 제2 완충층)으로부터의 V족 원소의 탈착을 방지하는 것이 바람직하다. 상기 제2 완충층을 성장시키는 단계 이후, 상기 Ⅲ족원 및 Ⅴ족원의 공급을 차단하는 성장중지 단계를 포함할 수 있다. 상기 양자점을 성장시키는 단계 이후, 상기 Ⅲ족원 및 Ⅴ족원의 공급을 차단하는 성장중지 단계를 더 포함할 수 있다.
이하 첨부된 도면들을 참조하여 본 발명을 더욱 상세히 하고자 한다. 다음에 설명되는 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예들에 한정되는 것은 아니다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예들을 설명하는 도면에 있어서, 어떤 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것으로, 도면상의 동일한 부호는 동일한 요소를 지칭한다. 실시예들은 GaAs 기판 상에 InAs 양자점을 성장시키는 경우를 주된 예로 들고 있지만, 본 발명이 이러한 물질계에 대해 한정되는 것은 아니며, InP, InAs와 같은 Ⅲ-Ⅴ족 화합물 반도체 기판에 격자상수가 이와 다른 Ⅲ-Ⅴ족 물질을 증착하여 양자점을 형성하는 방법이라면 어떤 물질계에 대해서도 적용될 수 있다. 또한 온도 및 증착되는 물질의 두께 등에 대해서도 일례를 언급하는 것이며, 장비나 사용자에 따라 그 정량적인 부분에서는 변화가 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 화합물 반도체 양자점 성장 방법의 순서도이고, 도 2a 및 도 2b는 각 단계별 공정 단면도들이다. 도 3은 양자점 성장 단계시의 원료 공급도이다.
먼저 도 1 및 도 2a에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 화합물 반도체 양자점 성장 방법에서는, 단계 s1에서 챔버 안에서 반도체 기판(10) 상에 완충층(20)을 성장시킨다. 이 때 완충층(20) 성장 방법은 기존의 성장 방법을 포함, 원하는 목적에 따라 임의로 선택할 수 있다. 기판(10)은 GaAs, InP, InAs와 같은 일반적인 Ⅲ-Ⅴ족 화합물 반도체 기판일 수 있다.
그런 다음, 도 1 및 도 2b를 참조하여, 단계 s2에서 Ⅲ족원 및 Ⅴ족원을 공급하여 완충층(20) 상에 화합물 반도체 양자점(30)을 성장시킨다. 양자점(30)은 기판(10)과는 격자상수가 다른 Ⅲ-Ⅴ족 물질로 형성한다. 양자점(30) 성장시, 도 3에 도시한 바와 같이, 양자점(30)의 성장 개시와 종료까지의 동안에, Ⅲ족원을 지속적으로 공급(원료 온(on))하는 한편 Ⅴ족원은 주기적으로 공급 및 차단(오프(off))을 반복한다. 본 발명에서 "Ⅴ족원의 주기적인 공급 및 차단"이라 함은, 기존에 있었던 양자점 성장 방법(Ⅲ족원 및 Ⅴ족원을 일정하게 지속적으로 공급)과 비교되는 개념으로서, Ⅴ족원 공급 및 차단의 주기의 (반복) 횟수나 시간은 장비나 사용자에 따라 다르게 적용될 수 있을 것이다. 그러나 Ⅴ족원의 공급 및 차단에 대한 개념만 비슷하다면 본 발명의 범주에 속할 것이다.
앞에서도 언급한 바와 같이, 일반적으로 화합물 반도체 양자점 성장시 Ⅴ족원의 공급이 많을 경우 기판 위에 핵생성 자리들이 많아지고 또한 Ⅲ족원의 표면 이동이 활성화되어 양자점들이 뭉치거나 격자 결함을 발생시킬 확률이 매우 높다. 결과적으로 광소자 및 전자소자에 있어서 발광 효율을 크게 저하시켜 고효율 소자의 제작을 어렵게 한다. 따라서, Ⅴ족원의 공급을 최소로 하는 것이 양자점의 성장 을 균일하게 하는 필수적인 요소이다. 그러나, 종래에는 Ⅴ족원의 공급을 최소화하는 데 한계가 있었다.
본 발명에서는 양자점(30)의 성장시 Ⅲ족원을 지속적으로 공급하는 한편 Ⅴ족원은 주기적으로 공급 및 차단을 반복한다. 이렇게 함으로써 완충층(20) 표면 상에서의 Ⅲ족 및 Ⅴ족의 비율을 실질적으로 감소시키는 효과가 있다. 이에, 양자점(30) 성장 이전의 완충층(20) 표면 상에 Ⅴ족원의 수를 적당히 감소시킴에 따라, Ⅲ족원의 표면 이동도가 적절하게 제어됨으로써 최적의 양자점 성장에 맞게 조절된다. 이로 인해 광효율이 좋고 광소자 및 전자소자로서의 제작에 적합한 고품질의 양자점을 성장시킬 수 있다.
한편, 양자점 성장 단계인 단계 s2 전후로 원료의 공급을 짧은 시간, 보통 20초 내로 차단하는 성장중지 단계를 더 포함할 수 있는데, 성장중지에 의해 양자점(30)의 밀도 및 균일도가 더욱 향상될 수 있다.
도 4는 본 발명의 제2 실시예에 따른 화합물 반도체 양자점 성장 방법의 순서도이고, 도 5a 내지 도 5c는 각 단계별 공정 단면도들이다. 제1 실시예에서와 마찬가지로, 양자점 성장 단계시의 원료 공급도는 도 3을 이용할 수 있다.
먼저 도 4에서 단계 s11에서 s14까지는 기존의 에피탁시 성장법을 주로 이용하여, 고온에서 반도체 기판과 동종의 완충층을 먼저 성장시키고, 양자점 성장 온도까지 챔버의 온도를 내린 후 기판과 양자점 물질 사이의 조성을 갖는 완충층을 성장시켜 양자점의 성장 환경을 조성하는 단계이다.
구체적으로 도 4 및 도 5a에 도시한 바와 같이, 단계 s11을 따라 챔버 안에 서 양자점의 성장 온도(예컨대 400℃ 내지 700℃)보다 고온에서 반도체 기판(100) 상에 반도체 기판(100)과 동종의 제1 완충층(110)을 성장시킨다. 예를 들어, 700℃ 내지 800℃의 고온에서 GaAs 기판 상에 GaAs 제1 완충층을 성장시킨다.
제1 완충층(110)의 성장을 위해, 양자점의 성장 온도보다 고온으로 챔버의 온도를 승온하는 동안에, 반도체 기판(100)을 구성하는 성분 중 V족 원소를 포함한 V족원을 공급하는 것이 바람직한데, 이는 온도 상승에 따라 Ⅴ족 원소의 높은 증기압으로 인해 반도체 기판(100) 상에서 Ⅴ족 원소가 탈착되는 것을 방지하기 위함이다. Ⅴ족원의 공급양은 장비에 따라 다르겠지만, 충분히 공급함을 원칙으로 한다. 양자점의 성장 온도보다 고온으로 챔버의 온도를 승온한 후에는 약 10여분 동안 고온에서 반도체 기판(100) 상에 있는 오염물질이나 불순물을 정제하는 시간을 가지는 것도 좋다.
그런 후에, 반도체 기판(100)을 구성하는 성분 중 Ⅲ족 원소를 포함하는 Ⅲ족원과 V족 원소를 포함하는 V족원을 공급하여 반도체 기판(100)과 동종 화합물인 제1 완충층(110)을 에피탁시로 약 300㎚ 두께로 성장시킨다. 여기서 제1 완충층(110)의 두께는 굳이 300㎚에 한정하는 것은 아니고 고품질의 에피층을 얻을 수 있는 두께라면 어떤 두께이든 문제 없을 것이다.
이러한 제1 완충층(110)의 성장이 끝나게 되면, 도 4의 s12 단계로서 Ⅲ족원의 공급을 중단하고 Ⅴ족원만을 공급하며 양자점의 성장 온도, 예컨대 400℃ 내지 700℃까지 챔버의 온도를 감온하여 안정화시킨다. 여기서도 양자점의 성장 온도로 챔버의 온도를 감온하는 동안에 V족원을 공급하여, 반도체 기판(100) 상에서 Ⅴ족 원이 탈착되는 것을 방지하는 것이 바람직하다.
온도(양자점의 성장 온도)가 안정화되면 도 4 및 도 5b에 도시한 바와 같이, s13 단계로서 Ⅲ족원 및 Ⅴ족원을 공급하여 제1 완충층(110) 상에 제1 완충층(110)과 양자점 물질 사이의 조성을 가지는 제2 완충층(115)을 성장시켜, 완충층(120)을 성장시킨다. 예컨대, 후속 단계에서 510℃에서 InAs 양자점을 형성한다고 하면, GaAs 제1 완충층 상에 In, Ga 소스 및 As 소스를 공급하여 GaAs 제1 완충층과 InAs 양자점 물질 사이의 조성을 가지는 InxGa1-xAs 3원 화합물 반도체 제2 완충층을 510℃에서 평탄하게 증착시킨다. 여기서 In의 조성 x 및 두께에 따라 GaAs 제1 완충층과 InAs 양자점 사이의 응력을 완화시키는 정도가 틀리므로 조성 x와 두께는 최적의 양자점을 형성하는 조건으로 결정되어야 할 것이다.
이러한 제2 완충층(115)의 성장이 끝나 완충층(120)을 완료하게 되면, 도 4의 s14 단계로 1차 성장중지, 즉 Ⅲ족원 및 Ⅴ족원의 공급을 일시적으로 짧은 시간동안 차단하여 제2 완충층(115) 표면 상에 결합치 못하고 남아 있던 Ⅲ족원 및 Ⅴ족원을 제거하는 과정을 거치는 것이 바람직하다.
이렇게 도 4의 단계 s11에서 s14까지 양자점 성장을 위한 최적의 조건을 확립시킨 후, 양자점의 성장을 위한 본 발명의 고유한 단계인 도 4의 s15 단계를 수행한다.
s14까지의 단계를 수행한 경우 반도체 기판(100)의 표면에는 Ⅲ족원보다 Ⅴ족원이 훨씬 더 많이 있게 되어 결과적으로 양자점 원료의 공급이 이루어질 경우 Ⅲ족원들의 표면 이동도가 높아져서 양자점들이 뭉쳐서 크기가 커지거나 또는 결함으로 작용하게 된다. 이러한 결함은 양자점의 밀도를 떨어뜨릴 뿐 아니라 양자점의 크기 균일도를 감소시키는 간접적인 원인이 되며 또한 발광특성 분석시 효율성 저하의 직접적인 원인이 되는 중대한 사항이다. 따라서 이러한 결함이 발생되지 않도록 양자점을 성장시키는 것이 고효율의 광소자 제작에 필수적인 요소로 작용하게 되는 것이다. 본 발명의 고유한 단계인 s15 단계를 수행하면 밀도 및 크기 균일도가 높고 결함 밀도가 낮은 양자점을 형성할 수 있게 된다.
s15 단계는 도 1의 s2 단계와 동일하게, Ⅲ족원 및 Ⅴ족원을 공급하여 완충층(120) 상에 도 5c에서와 같이 화합물 반도체 양자점(130)을 성장시키되, Ⅲ족원을 지속적으로 공급하는 한편 Ⅴ족원은 주기적으로 공급 및 차단을 반복한다. 예컨대, In 소스 및 As 소스를 공급하여 제2 완충층 상에 InAs 양자점을 성장시키는데, In 소스는 지속적으로 공급하는 한편 As 소스는 주기적으로 공급 및 차단을 반복한다. Ⅴ족원의 주기적인 공급 및 차단을 함에 따른 효과는 이미 앞에서 설명하였다.
이렇게 하여 양자점(130)의 성장을 완료되게 되면 도 4의 s16 단계로서 Ⅲ족원 및 Ⅴ족원의 공급을 차단하는 추가적인 2차 성장중지 과정을 거친다. 예를 들어, 총 20초의 성장중지 과정을 거칠 수 있는데, 그 중 초기에는 Ⅲ족원 및 Ⅴ족원의 공급을 모두 차단하고, 그 이후에는 Ⅲ족원만 차단한 상태에서 Ⅴ족원의 공급을 재개할 수 있다. 성장중지 과정을 거친 후, 단계 s17에 따라 챔버의 온도를 감온하여 예컨대 상온으로 내려 공정을 종료한다.
물론, 공정 종료 전에 양자점(130) 위에 덮개층 형성을 위한 공정을 인시튜 로 실시할 수도 있다.
본 발명에 관한 보다 상세한 내용은 다음의 구체적인 실험예들을 통하여 설명하며, 여기에 기재되지 않은 내용은 이 기술분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 설명을 생략한다. 또한, 다음 실험예들이 본 발명을 제한하려는 것은 아니다.
실험예들에 사용된 장비는 저압(LP) MOCVD 장비로서 챔버의 압력은 76Torr로 일정하게 하였으며, 캐리어 가스는 H2를 12slm 단위로 사용하였다. 또한 Ⅲ족원으로서는 트리메틸인듐(TMIn)과 트리메틸갈륨(TMGa)을 사용하였고, Ⅴ족원으로서는 아신(AsH3)을 사용하였다. 챔버로는 쿼츠(quartz)로 만든 수평형 셀을 사용하였으며 기판인 GaAs 기판은 SiC가 코팅된 흑연(graphite)에 올려진 몰리브덴(Mo) 블록 위에 수평으로 놓았고, 온도는 써모커플(thermocouple)과 파이로미터(pyrometer)를 사용하여 조절하였다.
도 4에 제시한 방법에 따라 GaAs 기판 상에 InAs 양자점을 성장시켰다. 먼저 챔버 내에 재치된 GaAs 기판 상에 AsH3을 공급하면서 기판과 동종의 화합물, 즉 GaAs 완충층을 증착하는 온도인 700℃까지 상승시켰다. 그 후 10여분 동안 고온에서 기판 상에 있는 오염물질이나 불순물을 정제하고, TMGa과 AsH3을 공급하여 기판과의 동종 화합물인 GaAs 제1 완충층을 에피탁시로 300㎚ 두께로 성장시켰다. 그런 다음, TMGa 공급을 중단하고 AsH3만을 공급하면서 양자점 성장 온도인 510℃까지 온 도를 내려 안정화시켰다. 이어 TMIn, TMGa 및 AsH3을 공급하여 GaAs 제1 완충층과 나중에 형성할 양자점의 조성인 InAs 사이의 격자상수를 가지는 InxGa1-xAs 3원 화합물 반도체 제2 완충층을 증착하였다. 실험예에서 In의 조성 x는 0.246, 즉 24.6%로 결정하였고, 제2 완충층 두께는 11Å으로 결정하였다. 만약 이 층의 두께가 두꺼워지게 되면 층의 증착이 2차원의 평면이 아닌 3차원 핵생성이 같이 되므로 주의해야 한다. 이러한 제2 완충층의 성장이 끝난 후, TMIn, TMGa 및 AsH3의 공급을 2초 동안 차단하여 표면 상에 결합치 못하고 남아 있던 원료들을 제거하였다.
그런 다음, InAs 양자점을 성장시키기 위하여 TMIn은 지속적으로 공급하는 대신 AsH3의 공급은 주기적으로 차단하였다. 도 6에 도시한 바와 같이, TMIn은 12초 동안 지속적으로 공급하였으나 AsH3은 2초 단위로 공급 및 차단을 3회 반복하였다.
이렇게 하여 양자점의 성장을 완료한 후, Ⅲ족원인 TMIn과 Ⅴ족원인 AsH3의 공급을 5초동안 차단하여 표면 상에 결합치 못하고 남아 있던 원료들을 제거하였다. 그 이후의 15초 동안은 AsH3의 공급을 재개하고, 챔버의 온도를 상온으로 내려 실험을 마쳤다.
도 7a 및 도 7b에서는 InAs 양자점 형성시 표면에서의 As 결합의 상태를 도식적으로 보여주고 있다. 도 7a는 기존에 사용하던 방식, 즉 Ⅲ족원과 Ⅴ족원을 동시에 공급할 때의 상태이고, 도 7b는 본 발명에 따른 양자점 성장 방법을 이용해 Ⅲ족원은 지속적으로 공급하되 Ⅴ족원은 주기적인 공급 및 차단을 반복하였을 때의 상태이다.
도 7a 및 도 7b에서 알 수 있듯이, 도 7b의 경우, 즉 Ⅴ족원의 주기적인 공급 및 차단을 반복하였을 때에는 완충층 표면에 있던 Ⅴ족원이 도 7a와 비교하여 상대적으로 적게 되면서 표면에 도달하는 Ⅲ족원의 이동도를 감소시켜 밀도가 크고 결함이 없는 양자점을 형성하는 원인이 된다. 물론 이러한 Ⅴ족원의 상대적인 감소가 큰 경우에는 양자점의 형성 자체가 안되는 경우도 있기 때문에 그러한 한계점을 잘 피해서 조건을 결정해야 할 필요가 있을 것이다.
도 8a 내지 도 8c는 양자점의 성장 조건을 달리하면서 성장시킨 양자점들의 AFM 사진들이다. 보통 양자점의 분석을 위해서는 1㎛×1㎛의 면적을 측정하여 양자점의 밀도나 크기, 높이 등을 측정하지만 본 명세서에서는 더 넓은 크기의 5㎛×5㎛ 면적을 측정함으로써 발생되는 결함의 측정을 정확히 하였다.
도 8a는 기존에 사용하던 방식, 즉 Ⅲ족원과 Ⅴ족원을 동시에 공급하여 양자점을 형성시킨 경우이다. 이 양자점의 형성에 사용된 Ⅴ/Ⅲ 비율은 35이다. 도 8a에서 보면 알 수 있듯이, 5㎛×5㎛의 크기에서 양자점들이 뭉쳐진 상태로 다수 존재하는 것을 볼 수 있다. 이렇게 양자점들이 뭉쳐져 있게 되면 양자점의 밀도를 떨어뜨릴 뿐 아니라 양자점들의 균일도도 매우 감소시키며 또한 광학적 특성 평가시 이들은 모두 결함으로 작용하게 되어 전자-정공의 재결합률을 떨어뜨리는 원인이 된다.
도 8b는 도 8a와 동일한 방법으로 양자점을 형성시킨 경우인데, 여기서는 Ⅴ/Ⅲ 비율을 35가 아닌 23으로 감소시켜 양자점의 형성 상태를 측정하였다.
도 8b를 보면, 뭉쳐져 있는 양자점들이 도 8a보다는 적지만 여전히 광학적 특성시 충분히 영향을 줄 만큼의 결함들이 보인다. 도 8a와 도 8b에서 보면 알 수 있듯이 Ⅴ/Ⅲ 비율을 감소시킬수록 형성되는 양자점의 품질이 향상된다. 즉 양자점들이 뭉쳐져 결함으로 작용할 수 있는 가능성을 낮출 수 있다는 것이다.
도 8c는 본 발명에서 제안하는 방법으로 양자점을 형성시킨 것인데 앞의 도 8a 및 도 8b와는 확연히 다른 형태의 양자점 형성을 볼 수 있다. 즉 앞에서 볼 수 있었던 양자점의 뭉침 현상이 전혀 발견되지 않았고 그러한 양자점들의 밀도나 크기 균일도 또한 향상된 모습을 볼 수 있다. 이러한 양자점을 활성층으로 하여 광학적 특성 스펙트럼을 분석하게 되면 도 8a 및 도 8b에서 측정되는 스펙트럼보다 훨씬 강도가 크고 반가폭이 매우 감소된 스펙트럼을 얻을 수 있다.
지금까지 본 발명에 대하여 실험이 수행된 GaAs 기판 위의 InAs 양자점 성장에 관하여 주로 설명하였으나, 본 발명은 이종기판 위에 성장되는 다른 양자점 시스템에도 폭넓게 적용될 수 있다. 또한, 본 발명의 상세한 설명에서는 MOCVD법을 사용한 경우를 예로 들었으나, MBE법이나 화학선 증착법(CBE)이 적용될 수도 있다.
이상, 본 발명의 바람직한 실시예들을 설명하였으나, 본 발명의 범위에서 벗어나지 않은 한도 내에서 여러 가지 변형이 가능함은 명백하다.
본 발명에 따르면, 기판 위에 양자점을 성장시킬 때 Ⅲ족원을 지속적으로 공급하되 Ⅴ족원은 그 공급을 주기적으로 차단함으로써 표면에서의 Ⅲ족원의 이동도를 적절히 제어할 수 있다. 이에 따라, 종래의 양자점 성장시 자주 볼 수 있었던 양자점들의 뭉침 현상, 나아가 광특성 분석시 결함으로 작용되어 광효율을 낮출 수 있었던 인자들을 획기적으로 감소시켜 밀도와 균일도가 높고 결함 밀도가 낮은 양자점을 성장시킬 수 있다. 이러한 양자점을 활성층으로 하여 광소자 및 전자소자를 제작하면 효율이 매우 높은 광소자 및 전자소자를 제작할 수 있다.
Claims (8)
- 챔버 안에서 반도체 기판 상에 완충층을 성장시키는 단계; 및Ⅲ족원 및 Ⅴ족원을 공급하여 상기 완충층 상에 화합물 반도체 양자점을 성장시키는 단계를 포함하고,상기 양자점을 성장시키는 단계에서는, Ⅲ족원을 지속적으로 공급하는 한편 Ⅴ족원은 주기적으로 공급 및 차단을 반복하는 것을 특징으로 하는 화합물 반도체 양자점 성장 방법.
- 제1항에 있어서, 상기 완충층을 성장시키는 단계는,상기 양자점의 성장 온도보다 고온에서 상기 반도체 기판 상에 상기 반도체 기판과 동종의 제1 완충층을 성장시키는 단계; 및상기 양자점의 성장 온도에서 Ⅲ족원 및 Ⅴ족원을 공급하여 상기 제1 완충층 상에 상기 제1 완충층과 상기 양자점 물질 사이의 조성을 가지는 제2 완충층을 성장시키는 단계를 포함하는 것을 특징으로 하는 화합물 반도체 양자점 성장 방법.
- 제2항에 있어서, 상기 챔버의 온도를 상기 양자점의 성장 온도보다 고온으로 승온하는 동안과 상기 양자점의 성장 온도로 감온하는 동안에 V족원을 공급하여, 상기 반도체 기판 및 상기 완충층으로부터의 V족 원소의 탈착을 방지하는 것을 특징으로 하는 화합물 반도체 양자점 성장 방법.
- 제2항에 있어서, 상기 완충층을 성장시키는 단계 이후, 상기 Ⅲ족원 및 Ⅴ족원의 공급을 차단하는 성장중지 단계를 더 포함하는 것을 특징으로 하는 화합물 반도체 양자점 성장 방법.
- 제1항 또는 제4항에 있어서, 상기 양자점을 성장시키는 단계 이후, 상기 Ⅲ족원 및 Ⅴ족원의 공급을 차단하는 성장중지 단계를 더 포함하는 것을 특징으로 하는 화합물 반도체 양자점 성장 방법.
- 제5항에 있어서, 상기 성장중지 단계 이후 Ⅴ족원의 공급을 재개하는 단계를 더 포함하는 것을 특징으로 하는 화합물 반도체 양자점 성장 방법.
- 챔버 안에서 양자점의 성장 온도보다 고온에서 GaAs 기판 상에 GaAs 제1 완충층을 성장시키는 단계;상기 양자점의 성장 온도에서 In, Ga 소스 및 As 소스를 공급하여 상기 제1 완충층 상에 InGaAs 제2 완충층을 성장시키는 단계;상기 In, Ga 소스 및 As 소스의 공급을 차단하는 1차 성장중지 단계;In 소스 및 As 소스를 공급하여 상기 제2 완충층 상에 InAs 양자점을 성장시키는 단계; 및상기 In 소스 및 As 소스의 공급을 차단하는 2차 성장중지 단계를 포함하고,상기 양자점을 성장시키는 단계에서는, In 소스를 지속적으로 공급하는 한편 As 소스는 주기적으로 공급 및 차단을 반복하는 것을 특징으로 하는 화합물 반도체 양자점 성장 방법.
- 제7항에 있어서, 2차 성장중지 단계 이후 As 소스의 공급을 재개하는 단계를 더 포함하는 것을 특징으로 하는 화합물 반도체 양자점 성장 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050105534A KR100645264B1 (ko) | 2005-11-04 | 2005-11-04 | 5족원의 주기적인 공급 차단을 통한 3-5족 화합물 반도체양자점 성장 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050105534A KR100645264B1 (ko) | 2005-11-04 | 2005-11-04 | 5족원의 주기적인 공급 차단을 통한 3-5족 화합물 반도체양자점 성장 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100645264B1 true KR100645264B1 (ko) | 2006-11-14 |
Family
ID=37654427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050105534A KR100645264B1 (ko) | 2005-11-04 | 2005-11-04 | 5족원의 주기적인 공급 차단을 통한 3-5족 화합물 반도체양자점 성장 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100645264B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112530791A (zh) * | 2020-12-03 | 2021-03-19 | 清华大学 | 一种生长高密度铟镓氮量子点的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030016034A (ko) * | 2001-08-20 | 2003-02-26 | 주식회사 나노트론 | 반도체 양자점 특성 조절을 위한 2단계 성장중지 방법 |
| JP2003197900A (ja) | 2001-12-27 | 2003-07-11 | Univ Tsukuba | 半導体装置およびその製造方法 |
-
2005
- 2005-11-04 KR KR1020050105534A patent/KR100645264B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030016034A (ko) * | 2001-08-20 | 2003-02-26 | 주식회사 나노트론 | 반도체 양자점 특성 조절을 위한 2단계 성장중지 방법 |
| JP2003197900A (ja) | 2001-12-27 | 2003-07-11 | Univ Tsukuba | 半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112530791A (zh) * | 2020-12-03 | 2021-03-19 | 清华大学 | 一种生长高密度铟镓氮量子点的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102090347B1 (ko) | Iii-n 단결정의 제조방법 | |
| US20060286782A1 (en) | Layer Growth Using Metal Film and/or Islands | |
| JP4991828B2 (ja) | 窒化ガリウム系化合物半導体の作製方法 | |
| JP2002222771A (ja) | Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法 | |
| JP4719689B2 (ja) | 窒化物半導体層を成長させる方法及びこれを利用する窒化物半導体発光素子 | |
| US20060175681A1 (en) | Method to grow III-nitride materials using no buffer layer | |
| JP5073624B2 (ja) | 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法 | |
| CN108767055A (zh) | 一种p型AlGaN外延薄膜及其制备方法和应用 | |
| US7625447B2 (en) | Method of growing semiconductor crystal | |
| US20050173715A1 (en) | Nitride semiconductor devices and method of their manufacture | |
| JP4333426B2 (ja) | 化合物半導体の製造方法、及び半導体装置の製造方法 | |
| KR20020065892A (ko) | 3족 질화물 반도체 결정 제조 방법, 갈륨나이트라이드-기재 화합물 반도체 제조 방법, 갈륨나이트라이드-기재 화합물 반도체, 갈륨나이트라이드-기재 화합물 반도체 발광 소자, 및 반도체발광 소자를 이용한 광원 | |
| JPH11340147A (ja) | 窒化物半導体ウエハーの製造方法および窒化物半導体素子の製造方法 | |
| KR100645264B1 (ko) | 5족원의 주기적인 공급 차단을 통한 3-5족 화합물 반도체양자점 성장 방법 | |
| JP3982788B2 (ja) | 半導体層の形成方法 | |
| JP2004006568A (ja) | ３−５族化合物半導体の製造方法 | |
| US20090309189A1 (en) | Method for the growth of indium nitride | |
| KR100455277B1 (ko) | 변형된 선택 성장 공정을 이용한 ＧａＮ 단결정 성장 방법 | |
| US7473316B1 (en) | Method of growing nitrogenous semiconductor crystal materials | |
| JPH0431396A (ja) | 半導体結晶成長方法 | |
| JP3962101B2 (ja) | 窒化物半導体のヘテロエピタキシャル成長方法 | |
| KR100590444B1 (ko) | 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법 | |
| JP2003218045A (ja) | Ｉｉｉ族窒化物膜の製造方法 | |
| JP2003171200A (ja) | 化合物半導体の結晶成長法、及び化合物半導体装置 | |
| JP4748925B2 (ja) | エピタキシャル基板、半導体積層構造及びｉｉｉ族窒化物層群の転位低減方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121106 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131028 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141104 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |