KR100641010B1 - 다중 프로세서 이동통신 단말기에서 이중포트메모리 풀방지 장치 및 방법 - Google Patents

다중 프로세서 이동통신 단말기에서 이중포트메모리 풀방지 장치 및 방법 Download PDF

Info

Publication number
KR100641010B1
KR100641010B1 KR1020050093800A KR20050093800A KR100641010B1 KR 100641010 B1 KR100641010 B1 KR 100641010B1 KR 1020050093800 A KR1020050093800 A KR 1020050093800A KR 20050093800 A KR20050093800 A KR 20050093800A KR 100641010 B1 KR100641010 B1 KR 100641010B1
Authority
KR
South Korea
Prior art keywords
data
buffer
main processor
coprocessor
dual port
Prior art date
Application number
KR1020050093800A
Other languages
English (en)
Inventor
정진우
이희영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050093800A priority Critical patent/KR100641010B1/ko
Priority to US11/523,855 priority patent/US20070081412A1/en
Application granted granted Critical
Publication of KR100641010B1 publication Critical patent/KR100641010B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)
  • Telephone Function (AREA)
  • Telephonic Communication Services (AREA)

Abstract

본 발명은 다중 프로세서 이동통신 단말기에서 이중포트메모리 풀 방지 장치 및 방법에 관한 것으로 다중 프로세서 이동통신 단말기의 이중포트메모리 풀(Full)방지장치에 있어서, 버퍼를 가지고 이중포트메모리에 데이터를 저장하는 보조프로세서와, 메모리처리모듈과 버퍼를 가지고 상기 이중포트메모리에서 데이터를 로딩(Loading)하는 메인프로세서와, 상기 보조프로세서가 상기 데이터를 저장하고 상기 메인프로세서가 상기 데이터를 로딩하는 이중포트메모리를 포함하는 것으로 다중 프로세서를 가지는 이동통신 단말기에서 다중프로세서의 데이터교환 수단으로 이중포트메모리가 사용될 경우, 동기화 붕괴를 막을 수 있는 이점이 있다. 따라서 원할한 서비스제공이 가능한 이점이 있다.
이동통신 단말기, 이중포트메모리, 다중 프로세서, 버퍼. 메모리 풀(MEMORY FULL), 동기화.

Description

다중 프로세서 이동통신 단말기에서 이중포트메모리 풀 방지 장치 및 방법{APPARATUS AND METHOD FOR PREVENTING DUAL PORT MEMORY FULL IN MOBILE COMMUNICATION TERMINAL WITH MULTI PROCESSORS}
도 1은 본 발명의 실시 예에 따른 이중포트 메모리 풀 방지 구조를 가지는 다중 프로세서 이동통신 단말기를 도시한 도면,
도 2는 본 발명의 실시 예에 따른 A 프로세서의 데이터 처리과정을 도시한 도면,
도 3은 본 발명의 실시 예에 따른 B 프로세서의 데이터 처리과정을 도시한 도면, 및,
도 4는 본 발명의 실시 예에 따른 버퍼B의 전송율 제어에 대한 임계값을 도시한 도면.
본 발명은 다중 프로세서 이동통신 단말기에 관한 것으로 특히, 다중 프로세 서 환경에서 이중포트메모리 사용시 메모리 풀 방지장치 및 방법에 관한 것이다.
상기 이동통신단말기는 휴대의 편리성 때문에 사용이 급격히 늘고 있는 추세이다. 상기 이동통신단말기의 사용이 급격히 늘면서 서비스 제공자(단말기 제조자)들은 많은 사용자들을 확보하기 위해 보다 편리한 기능을 갖는 단말기를 경쟁적으로 개발하고 있다. 예를 들어. 상기 이동통신 단말기는 폰북(phone book), 게임(game), 단문메시지(short message), 인터넷(internet), 이메일(e-mail), 모닝콜(morning call), 파일뷰어(file viewer), 파일전송, 자동응답기능, 등 다양한 부가기능을 제공하고 있다.
또한, 상기 이동통신 단말기가 처리할 수 있는 기능에 대한 기대치가 증가하고 실제로 화상통신, 3D 그래픽(3D Graphic)과 같은 고성능의 응용프로그램을 처리하기 위해 2개의 프로세서를 가지는 이동통신 단말기가 등장하고 있다.
예를 들어, 기존의 프로세서외에 특수기능을 처리하기 위한 3D 그래픽프로세서, 또는 PDA(Personal Digital Assistant)기능을 결합하기 위해 PDA용 프로세서를 갖춘 이동통신 단말기가 등장하고 있다.
그리고 상기 다중 프로세서 환경에서 프로세서간 데이터 통신 및 공유를 지원하기 위해 이중포트메모리(DPRAM, Dual Port Random Access Memory)을 가진 이동통신 단말기도 등장하고 있다.
상기 이중포드메모리는 2개의 포트(Port)를 가지고 있어 읽고 쓰는 작업을 동시에 할 수 있는 메모리이다. 그리고 상기 2개의 프로세서 중 메인 프로세서(이하 프로세서 B라고 칭한다.)는 상기 DPRAM에 대한 읽기 작업을 하고 보조 프로세서 (이하 프로세서 A라고 한다.)는 쓰기 작업을 할 수 있다.
하지만, 기존의 두 프로세스간 통신에서 하나의 프로세스의 부하로 인하여 상기 이중포트 메모리가 풀(Full)이 될 수 있다. 즉, 프로세서 A에서의 상기 이중포트메모리에 대한 과도한 쓰기 작업때문에 프로세서 B에서 읽기 작업을 수행하여도 상기 이중포트 메모리에서 자유메모리 영역이 없는 메모리 풀 상태가 될 수 있다. 상기 메모리 풀 상태는 프로세서에서 정보가 유실될 수 있는 문제점이 있다.
또한, 상기 메모리 풀 상태는 동기화 붕괴상태를 의미한다.
종래의 기술은 이중 포트 메모리 풀 상태에 대한 임계값을 설정하고, 임계값이 되었을 경우에 메모리 풀을 감지하고 송신률을 줄이는 방법과 이중 포트 메모리가 풀일 경우에 쓰기를 수행하는 프로세스에서 정보를 임시적으로 저장하는 방법이 있다.
상기 이중 포트 메모리 풀 감지 방법은 메모리의 크기가 성능에 큰 영향을 주게 된다. 상기 메모리의 크기가 클수록 메모리 풀 상태가 되는 확률은 낮아지지만 상기 메모리 크기를 조건없이 크게 설정할 수 없는 문제점이 있다.
상기 이중 포트 메모리의 쓰기 프로세스 단에서 임시적 버퍼를 사용하는 방법은 실제 정보는 읽기를 수행하는 단에서 유효성을 가지기 때문에 쓰기 프로세스 단에서 정보를 해석하고, 전송율을 제어할 수 없는 문제점이 있다.
따라서, 본 발명의 목적은 다중 프로세서 이동통신 단말기에서 이중포트메모 리 풀 방지 장치 및 방법을 제공함에 있다. 즉, 실제 정보가 유효한 의미를 가지는 프로세스 단에 현재 프로세스의 부하를 인지하도록 함으로써 실시간적으로 전송율을 제어할 수 있고 유한한 자원인 이중포트 메모리를 효율적으로 활용할 수 있는 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 장치는 다중 프로세서 이동통신 단말기의 이중포트메모리 풀(Full)방지장치에 있어서, 버퍼를 가지고 이중포트메모리에 데이터를 저장하는 보조프로세서와, 메모리처리모듈과 버퍼를 가지고 상기 이중포트메모리에서 데이터를 로딩(Loading)하는 메인프로세서와, 상기 보조프로세서가 상기 데이터를 저장하고 상기 메인프로세서가 상기 데이터를 로딩하는 이중포트메모리를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 방법은 다중 프로세서 이동통신 단말기의 보조프로세서에서 이중포트메모리로 데이터를 저장하는 방법에 있어서, 상기 보조프로세서가 데이터를 입력받는 과정과, 상기 데이터 입력 과정 후, 상기 보조프로세서의 버퍼가 비었는지 검사하는 과정과, 상기 검사 과정후, 상기 버퍼가 비었을 경우 이중포트메모리가 풀(Full)인지 검사하는 과정과, 상기 이중포트메모리가 풀(Full)인 경우, 상기 보조프로세서의 버퍼에 상기 데이터를 저장하는 과정과,상기 데이터 저장 과정 후, 상기 보조프로세서가 상기 데이터 중 스터핑(Stuffing) 데이터를 제거하는 과정과, 상기 제거과정 후, 상기 데이터를 이중포트메모리에 저장하는 과정을 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다른 방법은 다중 프로세서 이동통신 단말기의 이중포트메모리에서 메인프로세서로 데이터를 로딩(Loading)하는 방법에 있어서, 상기 메인프로세서가 이중포트메모리에서 메인프로세서의 버퍼로 데이터를 복사하는 과정과, 상기 복사과정 후, 상기 데이터 중 스터핑(Stuffing) 데이터를 제거하는 과정과, 상기 스터핑데이터 제거과정 후, 상기 메인 프로세서의 버퍼의 빈 공간이 상위 임계값 이상인지 검사하는 과정과, 상기 빈 공간이 상위 임계값 이상이 아닐 경우, 전송율이 정상인지 검사하는 과정과, 상기 전송율이 정상일 경우, 상기 메인프로세서의 메모리처리 모듈이 상기 전송율을 이전과 같은 값으로 재설정하는 과정과, 상기 재설정 과정 후, 처리한 데이터를 상기 메인프로세서의 버퍼에서 삭제하는 것을 특징으로 한다.
본 발명의 바람직한 실시 예를 첨부한 도면의 참조와 함께 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
이하, 본 발명은 다중 프로세서 이동통신 단말기에서 이중포트메모리 풀 방지 장치 및 방법에 대해 설명할 것이다.
도 1은 본 발명의 실시 예에 따른 이중포트 메모리 풀 방지 구조를 가지는 다중 프로세서 이동통신 단말기를 도시하고 있다. 이하 설명에서 상기 이동통신 단말기는 셀롤라 전화기(cellular phone), 개인휴대통신 전화기(PCS : Personal Communication System), 복합무선단말기(PDA : Personal Data Assistant), IMT2000(International Mobile Telecommunication-2000) 단말기들을 모두 포함하는 의미이며, 이하 설명은 상기 예들의 일반적인 구성을 가지고 설명할 것이다.
상기 도 1을 참조하면, 프로세서B(MPU : Micro-Processer Unit)(100)는 상기 이동통신 단말기의 전반적인 동작을 제어한다. 상기 프로세서B(100)는 메인프로세서이다.
예를 들어, 음성통화 및 데이터통신을 위한 처리 및 제어를 수행하고, 특히, 본 발명에 따라 이중버퍼메모리(140)와 버퍼B(101) 사이의 데이터 교환기능 및 스터핑(Stuffing) 데이터 제거기능에 대한 처리 및 제어를 담당한다. 또한 상기 프로세서B(100)는 버퍼B(101)와 메모리처리모듈B(103)를 가진다.
상기 스터핑(Stuffing) 데이터 제거기능은 특정 목적을 위해 삽입되는 임의의 데이터를 의미한다. 이하의 설명에 있어서 통상적인 프로세서B(100)의 처리 및 제어에 관한 설명은 생략한다.
메모리처리모듈B(103)은 이중포트메모리(140)에서 상기 버퍼B(101)로 데이터 전송시의 전송율에 대한 제어기능을 담당한다.
프로세서 A(130)는 3D 가속기능 또는 특정영상처리 기능 또는 PDA프로세서기능과 같은 특정기능, 이중버퍼메모리(140)와 상기 버퍼A(132)사이의 데이터 교환기능 그리고 스터핑(Stuffing) 데이터를 제거기능에 대한 처리 및 제어기능을 담당한다. 또한 상기 프로세서 A(130)는 이중포트메모리(140)를 위한 버퍼A(132)를 가진다. 상기 프로세서A(130)는 보조프로세서이다.
이중포트메모리(DPRAM, Dual Port Memory)(140)은 2개의 포트(Port)를 가지고 있어 읽고 쓰는 작업을 동시에 할 수 있는 메모리이고 상기 프로세서 A(130)와 프로세서 B(100)사이의 데이터교환을 위해 사용된다.
카메라(160)는 화상통화 또는 특정대상의 촬영시 사용한다.
롬(ROM : Read Only Memory)(102)은 상기 제어부(100)의 처리 및 제어를 위한 프로그램의 마이크로코드와 각종 참조 데이터를 저장한다.
램(RAM : Random Access Memory)(104)은 상기 제어부(100)의 워킹 메모리(working memory)로, 각종 프로그램 수행 중에 발생하는 일시적인 데이터를 저장한다.
플래쉬롬(flash ROM)(106)은 전화번호부(phone book), 발신메시지 및 수신메시지와 같은 갱신가능한 각종 보관용 데이터를 저장하고
키패드(key pad)(108)는 0 ~ 9의 숫자키들과, 메뉴키(menu), 취소키(지움), 확인키, 통화키(TALK), 종료키(END), 인터넷접속키, 네비게이션 키(또는 방향키) 들 등 다수의 기능키들을 구비하며, 사용자가 누르는 키에 대응하는 키입력 데이터를 상기 제어부(100)로 제공한다.
디스플레이부(110)는 상기 이동통신 단말기의 동작 중에 발생되는 상태 정보, 제한된 숫자의 문자들, 다량의 동영상 및 정지영상 등을 디스플레이한다. 상기 디스플레이부(110)는 칼라 액정 디스플레이 장치(LCD : Liquid Crystal Display)를 사용할 수 있다.
상기 제어부(100)에 연결된 코덱(CODEC : Coder-Decoder)(112)과, 상기 코덱 (112)에 접속된 스피커(116) 및 마이크(114)는 전화 통화 및 음성 녹음에 사용되는 음성 입출력 블록이다.
상기 코덱(112)은 상기 제어부(100)에서 제공되는 PCM 데이터를 아날로그 음성신호로 변환하여 상기 스피커(116)를 통해 송출하고, 상기 마이크(114)를 통해 수신되는 음성신호를 PCM 데이터로 변환하여 상기 제어부(100)로 제공한다.
또한, RF부(Radio Frequency unit)(120)는 안테나(118)를 통해 수신되는 라디오주파수 신호를 주파수 하강시켜 기저대역처리부(122)로 제공하고, 상기 기저대역처리부(122)로부터의 기저대역신호를 주파수 상승시켜 상기 안테나(118)를 통해 송신한다.
상기 기저대역처리부(122)는 상기 RF부(120)와 상기 제어부(100) 사이에 송수신되는 기저대역 신호를 처리한다. 예를 들어, 송신인 경우 송신할 데이터를 채널코딩(channel coding) 및 확산(spreading)하는 기능을 수행하고, 수신인 경우 수신신호를 역 확산(despreading) 및 채널복호(channel decoding)하는 기능을 수행한다.
도 2는 본 발명의 실시 예에 따른 A 프로세서의 데이터 처리과정을 도시한 것이다.
상기 도 2를 참조하면, 상기 이동통신 단말기의 프로세서A(130)는 210단계에서 예를 들어 상기 프로세서A(130)가 영상처리전문 프로세서일 경우, 상기 카메라(160)에서 촬영데이터 또는 기저대역처리부(122)에서 영상 스트리밍데이터가 입력될 경우, 220단계로 진행하여 버퍼A(132)가 비었는지 검사한다.
만약, 상기 버퍼A(132)가 비어있지 않다면, 상기 프로세서A(130)는 240단계로 진행하여 상기 버퍼A(132)에 상기 촬영데이터 또는 영상 스트리밍데이터를 저장한다.
상기 버퍼A(132)의 크기는 "입력단위*L"의 크기를 가지고, 상기 "입력단위*L"은 제작자의 설정에 의해 변할 수 있다. 그리고 상기 "L"은 배수를 의미한다.
이후, 상기 프로세서A(130)는 245단계부터의 과정을 수행한다.
만약, 상기 220단계에서 상기 버퍼A(132)가 비어있다면, 상기 프로세서A(130)는 230단계로 진행하여 이중포트메모리(140)가 풀 상태인지 검사한다.
만약, 상기 230단계에서 상기 이중포트메모리(140)가 풀 상태이면, 상기 프로세서A(130)는 240단계로 진행하여 상기 버퍼A(132)에 상기 촬영데이터 또는 영상 스트리밍데이터를 저장한다. 이후, 상기 프로세서A(130)는 245단계부터의 과정을 수행한다.
만약, 상기 230단계에서 상기 이중포트메모리(140)가 풀 상태가 아니라면, 상기 프로세서A(130)는 245단계로 진행하여 상기 촬영데이터 또는 영상 스트리밍데이터의 스터핑데이터를 제거한다.
이후, 상기 프로세서A(130)는 250단계로 진행하여 스터핑데이터를 제거한 상기 촬영데이터 또는 영상 스트리밍데이터를 상기 이중포트메모리(140)에 저장하고 본 발명에 따른 알고리듬을 종료한다.
도 3은 본 발명의 실시 예에 따른 프로세서 B의 데이터 처리과정을 도시한 것이다. 하기 과정은 프로세서 B의 자원에 여유가 있을 때, 즉 최대부하 상태가 아 닐 때 수행될 수 있다.
상기 도 3을 참조하면, 상기 이동통신 단말기의 프로세서B(100)는 310단계에서 이중포트메모리(140)에서 프로세서A(130)가 저장한 촬영데이터 또는 영상 스트리밍데이터를 버퍼B(101)로 복사한다.
이후, 상기 프로세서B(100)는 320단계로 진행하여 상기 촬영데이터 또는 영상 스트리밍데이터의 스터핑데이터를 제거한다.
이후, 상기 프로세서B(100)는 330단계로 진행하여 버퍼B(101)의 빈 공간이 "읽기단위*N" 이상인지 검사한다. 상기 "읽기단위" 와 "N"은 추후에 변할 수 있다.
만약, 상기 330단계에서 버퍼B(101)의 빈 공간이 상위임계값 이상인 경우, 상기 프로세서B(100)는 360단계로 진행하여 도 4a)와 같이 메모리처리모듈B(103)로 하여금 전송율을 하향조정하도록 제어한다.
상기 상위임계값은 본 발명에서는 "읽기단위*N"로 설정하지만 추후에 변할 수 있다. 상기 "N"은 배수를 뜻한다.
이후, 상기 프로세서B(100)는 390단계부터의 과정을 수행한다. 상기 전송율은 상기 이중포트메모리(140)에서 상기 버퍼B(101)로 데이터 전송시의 속도를 의미한다.
만약, 상기 330단계에서 버퍼B(101)의 빈 공간이 "읽기단위*N" 미만인 경우, 상기 프로세서B(100)는 340단계로 진행하여 상기 전송율이 정상범위인지 검사한다.
만약, 상기 340단계에서 상기 전송율이 정상범위일 경우, 상기 프로세서B(100)는 370단계로 진행하여 메모리처리모듈B(103)로 하여금 전송율을 이전과 같 이 조정하도록 제어한다. 이후, 상기 프로세서B(100)는 390단계부터의 과정을 수행한다.
만약, 상기 340단계에서 상기 전송율이 정상범위가 아닐경우, 상기 프로세서B(100)는 350단계로 진행하여 상기 버퍼B(101)의 점유율이 하위임계값 이하인지 검사한다. 상기 하위임계값은 본 발명에서는 "N/2"로 설정하지만 추후에 변할 수 있다. 상기 "N"은 배수를 뜻한다.
만약, 상기 350단계에서 상기 버퍼B(101)의 점유율이 하위임계값 이하인 경우, 상기 프로세서B(100)는 380단계로 진행하여 도 4b)와 같이 메모리처리모듈B(103)로 하여금 전송율을 상향 조정하도록 제어한다. 이후, 상기 프로세서B(100)는 390단계부터의 과정을 수행한다.
만약, 상기 350단계에서 상기 버퍼B(101)의 점유율이 하위임계값보다 큰 경우, 상기 프로세서B(100)는 370단계로 진행하여 메모리처리모듈B(103)로 하여금 전송율을 이전과 같이 조정하도록 제어한다.
이후, 상기 프로세서B(100)는 390단계로 진행하여 처리한 버퍼B(101)의 데이터를 삭제하고 본 발명에 따른 알고리듬을 종료한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명은. 다중 프로세서를 가지는 이동통신 단말기에서 다중프로세서의 데이터교환 수단으로 이중포트메모리가 사용될 경우, 동기화 붕괴를 막을 수 있는 이점이 있다. 따라서 원할한 서비스제공이 가능한 이점이 있다.

Claims (19)

  1. 다중 프로세서 이동통신 단말기의 이중포트메모리 풀(Full)방지장치에 있어서,
    버퍼를 가지고 이중포트메모리에 데이터를 저장하는 보조프로세서와,
    메모리처리모듈과 버퍼를 가지고 상기 이중포트메모리에서 데이터를 로딩(Loading)하는 메인프로세서와,
    상기 보조프로세서가 상기 데이터를 저장하고 상기 메인프로세서가 상기 데이터를 로딩하는 이중포트메모리를 포함하는 것을 특징으로 하는 장치.
  2. 제 1항에 있어서,
    상기 보조프로세서는 멀티미디어 데이터를 처리하는 프로세서 또는 PDA(Personal Data Assistant)기능을 처리할 수 있는 프로세서 중 적어도 하나인 것을 특징으로 하는 장치.
  3. 제 1항에 있어서,
    상기 메인프로세서의 메모리 처리모듈은 상기 이중포트메모리에서 상기 메인프로세서의 버퍼로 데이터 전송시의 전송율에 대한 제어기능을 담당하는 것을 특징 으로하는 장치.
  4. 제 1항에 있어서,
    메인프로세서의 버퍼는 상기 메인프로세서가 상기 이중포트메모리부터 데이터를 로딩할 경우, 상기 로딩한 데이터를 저장하는 장소인 것을 특징으로 하는 장치.
  5. 제 1항에 있어서,
    보조프로세서의 버퍼는 상기 보조프로세서가 상기 이중포트메모리가 풀(Full)일 경우에 데이터를 저장하는 장소인 것을 특징으로 하는 장치.
  6. 제 1항에 있어서,
    메인프로세서는 스터핑(Stuffing) 데이터 제거기능을 가지는 있는 것을 특징으로 하는 장치.
  7. 제 1항에 있어서,
    보조프로세서는 스터핑(Stuffing) 데이터 제거기능을 가지는 것을 특징으로 하는 장치.
  8. 제 1항에 있어서,
    상기 보조프로세서 버퍼의 크기는 "입력단위xL"인 것을 특징으로 하는 장치.
  9. 다중 프로세서 이동통신 단말기의 보조프로세서에서 이중포트메모리로 데이터를 저장하는 방법에 있어서,
    상기 보조프로세서가 데이터를 입력받는 과정과,
    상기 데이터 입력 과정 후, 상기 보조프로세서의 버퍼가 비었는지 검사하는 과정과,
    상기 검사 과정후, 상기 버퍼가 비었을 경우 이중포트메모리가 풀(Full)인지 검사하는 과정과,
    상기 이중포트메모리가 풀(Full)인 경우, 상기 보조프로세서의 버퍼에 상기 데이터를 저장하는 과정과,
    상기 데이터 저장 과정 후, 상기 보조프로세서가 상기 데이터 중 스터핑(Stuffing) 데이터를 제거하는 과정과,
    상기 제거과정 후, 상기 데이터를 이중포트메모리에 저장하는 과정을 포함하 는 것을 특징으로 하는 방법.
  10. 제 9항에 있어서,
    상기 보조프로세서의 버퍼가 비어있지 않은 경우, 상기 보조프로세서의 버퍼에 상기 데이터를 저장하는 과정과,
    상기 데이터 저장 과정 후, 상기 보조프로세서가 상기 데이터 중 스터핑(Stuffing) 데이터를 제거하는 과정으로 진입하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  11. 제 9항에 있어서,
    상기 이중포트메모리가 풀(Full)이 아닐 경우, 상기 보조프로세서가 상기 데이터 중 스터핑(Stuffing) 데이터를 제거하는 과정으로 진입하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  12. 제 9항에 있어서,
    상기 보조프로세서 버퍼의 크기는 "입력단위xL"인 것을 특징으로 하는 방법.
  13. 다중 프로세서 이동통신 단말기의 이중포트메모리에서 메인프로세서로 데이터를 로딩(Loading)하는 방법에 있어서,
    상기 메인프로세서가 이중포트메모리에서 메인프로세서의 버퍼로 데이터를 복사하는 과정과,
    상기 복사과정 후, 상기 데이터 중 스터핑(Stuffing) 데이터를 제거하는 과정과,
    상기 스터핑데이터 제거과정 후, 상기 메인 프로세서의 버퍼의 빈 공간이 상위 임계값 이상인지 검사하는 과정과,
    상기 빈 공간이 상위 임계값 이상이 아닐 경우, 전송율이 정상인지 검사하는 과정과,
    상기 전송율이 정상일 경우, 상기 메인프로세서의 메모리처리 모듈이 상기 전송율을 이전과 같은 값으로 재설정하는 과정과,
    상기 재설정 과정 후, 처리한 데이터를 상기 메인프로세서의 버퍼에서 삭제하는 것을 특징으로 하는 방법.
  14. 제 13항에 있어서,
    상기 전송율은 상기 이중포트메모리에서 상기 메인프로세서의 버퍼로의 데이터 전송속도인 것을 특징으로 하는 방법.
  15. 제 13항에 있어서,
    상위 임계값은 "읽기단위*N" 인 것을 특징으로 하는 방법.
  16. 제 13항에 있어서,
    상기 빈 공간이 상위임계값 이상일 경우, 상기 메인프로세서의 메모리처리모듈이 전송율을 하향 설정하는 과정과,
    상기 하향 설정 후, 처리한 데이터를 상기 메인프로세서의 버퍼에서 삭제하는 과정으로 진입하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  17. 제 13항에 있어서,
    상기 전송율이 정상이 아닐 경우, 상기 메인프로세서의 버퍼의 점유율이 하위 임계값 이하인지 검사하는 과정과,
    상기 버퍼의 점유율이 하위 임계값 이하가 아닐 경우, 상기 메인프로세서의 메모리처리 모듈이 상기 전송율을 이전과 같은 값으로 재설정하는 과정으로 진입하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  18. 제 17항에 있어서,
    상기 하위 임계값은 N/2인 것을 특징으로 하는 방법.
  19. 제 17항에 있어서,
    상기 메인프로세서의 버퍼의 점유율이 하위 임계값 이하일 경우, 상기 메인프로세서의 메모리처리모듈이 상기 전송율을 상향설정하는 과정과,
    상기 상향설정 후, 처리한 데이터를 상기 메인프로세서의 버퍼에서 삭제하는 과정으로 진입하는 과정을 더 포함하는 것을 특징으로 하는 방법.
KR1020050093800A 2005-10-06 2005-10-06 다중 프로세서 이동통신 단말기에서 이중포트메모리 풀방지 장치 및 방법 KR100641010B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050093800A KR100641010B1 (ko) 2005-10-06 2005-10-06 다중 프로세서 이동통신 단말기에서 이중포트메모리 풀방지 장치 및 방법
US11/523,855 US20070081412A1 (en) 2005-10-06 2006-09-20 Apparatus and method for controlling dual port memory in a mobile communication terminal with multi processors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050093800A KR100641010B1 (ko) 2005-10-06 2005-10-06 다중 프로세서 이동통신 단말기에서 이중포트메모리 풀방지 장치 및 방법

Publications (1)

Publication Number Publication Date
KR100641010B1 true KR100641010B1 (ko) 2006-11-02

Family

ID=37649803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050093800A KR100641010B1 (ko) 2005-10-06 2005-10-06 다중 프로세서 이동통신 단말기에서 이중포트메모리 풀방지 장치 및 방법

Country Status (2)

Country Link
US (1) US20070081412A1 (ko)
KR (1) KR100641010B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253348A (ja) * 2008-04-01 2009-10-29 Alps Electric Co Ltd データ処理方法及びデータ処理装置
CN109460260B (zh) * 2018-10-24 2021-07-09 瑞芯微电子股份有限公司 一种快速开机的方法和装置
US11470282B2 (en) 2020-12-09 2022-10-11 Waymo Llc Systems, apparatus, and methods for transmitting image data

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109723A (ja) 1999-08-21 2001-04-20 Koninkl Philips Electronics Nv マルチプロセッサシステム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2855633B2 (ja) * 1989-02-03 1999-02-10 ミノルタ株式会社 マルチプロセッサシステムにおけるデュアルポートメモリの故障診断装置
US6522694B1 (en) * 1998-10-09 2003-02-18 Matsushita Electric Industrial Co., Ltd. Programmable filter for removing stuffing bits from an MPEG-2 bit-stream
US20050125607A1 (en) * 2003-12-08 2005-06-09 International Business Machines Corporation Intelligent caching of working directories in auxiliary storage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109723A (ja) 1999-08-21 2001-04-20 Koninkl Philips Electronics Nv マルチプロセッサシステム

Also Published As

Publication number Publication date
US20070081412A1 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
US7769349B2 (en) Apparatus and method for storing and reading out data in a mobile terminal
US8374648B2 (en) Method for performing communication function in wireless terminal
KR100651461B1 (ko) 가입자인증모듈 카드들 간에 데이터 카피가 가능한 휴대용단말기 및 이를 이용한 데이터 카피 방법
US20140104444A1 (en) Photographing processing method and terminal device
WO2020118498A1 (zh) 一种业务控制的方法及电子设备
US20050208965A1 (en) Mobile communication terminal, network unit, mobile communication system, and method of making GSM/W-CDMA communication
JP2010528508A (ja) 通信装置及び画像送信方法
KR100641010B1 (ko) 다중 프로세서 이동통신 단말기에서 이중포트메모리 풀방지 장치 및 방법
CN112866804B (zh) 一种投屏自适应方法、移动终端及可读存储介质
CN101562696A (zh) 图像捕捉设备
CN110768900B (zh) 一种数据传输方法及电子设备
CN110035167B (zh) 录音方法及相关装置
KR20110072023A (ko) 휴대 단말기의 프로세서 간 데이터 통신 방법 및 장치
KR20050007736A (ko) 듀얼프로세서가 내장된 이동통신단말기의 ｓｉｍ데이터처리장치 및 방법
KR100750198B1 (ko) 휴대단말의 화상통화기능을 이용한 영상 전송 방법
KR101080979B1 (ko) 이동통신단말기에서 차별화된 콘텐츠를 제공하기 위한 방법
JP4808983B2 (ja) 携帯電話
JP5045748B2 (ja) 携帯端末装置間における情報交換方法
JP2000115732A (ja) 携帯型テレビ電話
JP2012199712A (ja) 電子機器、及び録画制御プログラム
KR101215314B1 (ko) 화면 보호 기능을 갖는 휴대용 단말기 및 이를 이용한 촬영방법
KR100759767B1 (ko) 이동통신단말기에서 이미지를 저장하기 위한 방법
JP2004213487A (ja) カード型装置
KR20070033720A (ko) 이동통신단말기에서 메시지 수신 확인 방법
CN116414238A (zh) 手写笔控制方法、装置及存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee