KR100640528B1 - 오엔오막에서 열처리하기 위한 방법 - Google Patents
오엔오막에서 열처리하기 위한 방법 Download PDFInfo
- Publication number
- KR100640528B1 KR100640528B1 KR1020040110212A KR20040110212A KR100640528B1 KR 100640528 B1 KR100640528 B1 KR 100640528B1 KR 1020040110212 A KR1020040110212 A KR 1020040110212A KR 20040110212 A KR20040110212 A KR 20040110212A KR 100640528 B1 KR100640528 B1 KR 100640528B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- heat treatment
- ono
- hydrogen
- Prior art date
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims abstract description 16
- 150000004767 nitrides Chemical class 0.000 claims abstract description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 16
- 239000001257 hydrogen Substances 0.000 claims abstract description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000011065 in-situ storage Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000006722 reduction reaction Methods 0.000 claims abstract description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 8
- 230000008021 deposition Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 ONO막에서 열처리하기 위한 방법에 관한 것으로, 반도체 기판 상에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막 상에 제1 폴리실리콘층을 증착하는 단계; 상기 제1 폴리실리콘층 상에 제1 산화막과 질화막을 순차적으로 적층하는 단계; 상기 질화막을 인시튜 수소로 열처리하는 단계 및 상기 질화막 상에 제2 산화막을 증착하는 단계로 이루어짐에 기술적 특징이 있고, ONO 구조에서 유전체를 형성할 때 질화막을 증착 후 인시튜 수소로 열처리 공정을 수행함으로써 환원반응에 의한 제1 산화막의 손실없이 상기 제1 산화막 상하부 계면에 존재하는 댕글링 본드를 수소와 결합하여 계면 특성을 향상할 수 있는 효과가 있다.
ONO, 인시튜, 수소 열처리
Description
도 1은 종래 방법에 의한 불휘발성 메모리 장치를 나타내는 단면도이다.
도 2a 및 도 2b는 본 발명에 따른 열처리 공정을 나타내는 공정 단면도이다.
본 발명은 ONO(Oxide Nitride Oxide)에서 열처리하기 위한 방법에 관한 것으로, 보다 자세하게는 ONO막에서 인시튜(insitu) 수소 열처리를 실시하여 계면 특성을 향상할 수 있는 열처리 방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약 적으로 발전하고 있다. 그 기능 면에 있어서, 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반도체 장치는 집적도, 신뢰성 및 응답속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
반도체 메모리 장치는 DRAM(dynamic random access memory) 및 SRAM(static random access memory)과 같이 시간이 지남에 따라 데이터를 잃어버리는 휘발성(volatile)이면서 데이터의 입출력이 빠른 RAM 제품과 한번 데이터를 입력하면 그 상태를 유지할 수 있지만 데이터의 입·출력이 느린 ROM(read only memory) 제품으로 크게 구분할 수 있다.
불휘발성 메모리 장치는 거의 무기한의 축적용량을 갖는데, EEPROM(electrically erasable and programmable ROM)과 같이 전기적으로 데이터의 입출력이 가능한 플래쉬 메모리에 대한 수요가 늘고 있다. 이들 장치의 메모리 셀은 일반적으로 실리콘 기판 상에 형성된 플로팅 게이트를 구비하는 수직 적층형 게이트 구조를 갖는다.
다층 게이트 구조는 전형적으로 하나 이상의 게이트 산화막 또는 층간 절연막과 상기 플로팅 게이트의 위 또는 주변에 형성된 컨트롤 게이트를 포함한다. 이 구조를 갖는 플래쉬 메모리 셀에서 데이터의 저장은 컨트롤 게이트와 기판에 적절한 전압을 인가하여 플로팅 게이트에 전자를 집어넣거나 빼냄으로써 이루어진다. 이때, 층간 절연막은 플로팅 게이트 상에 전위를 유지시키는 기능을 한다.
도 1은 종래 방법에 의한 불휘발성 메모리 장치를 나타내는 단면도이다. 도 1에 도시된 바와 같이, 액티브 영역과 필드 영역으로 구분된 반도체 기판(10) 상에 게이트 산화막(12)을 형성한다. 상기 게이트 산화막(12) 상에 제1 폴리실리콘층을 증착한 후, 사진식각 공정으로 상기 필드 영역 상의 제1 폴리실리콘층을 제거하여 이웃하는 셀의 플로팅 게이트를 서로 절연시킨다.
이후, 제1 산화막, 질화막 및 제2 산화막으로 이루어진 ONO막(16)을 형성한 다. 상기 ONO막(16) 상에 제2 폴리실리콘층 및 금속 실리사이드층을 차례로 증착한다. 상기 금속 실리사이드층 상에 게이트 패터닝을 위한 하드 마스크층을 형성한 후, 사진식각 공정으로 상기 하드 마스크층을 패터닝하여 하드 마스크층 패턴을 형성한다.
상기와 같이 형성된 종래의 ONO막은 제1 산화막 상하부의 계면에서 발생하는 댕글링 본드(dangling bond)에 의해 트랜지스터의 문턱 전압의 특성과 소자의 신뢰성을 저하시키는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, ONO 구조에서 유전체를 형성할 때 질화막을 증착 후 인시튜 수소로 열처리 공정을 수행하여 계면에 형성된 댕글링 본드를 제거할 수 있는 ONO막에서 열처리하기 위한 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 반도체 기판 상에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막 상에 제1 폴리실리콘층을 증착하는 단계; 상기 제1 폴리실리콘층 상에 제1 산화막과 질화막을 순차적으로 적층하는 단계; 상기 질화막을 인시튜 수소로 열처리하는 단계 및 상기 질화막 상에 제2 산화막을 증착하는 단계를 포함하여 이루어진 ONO막에서 열처리하기 위한 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 및 도 2b는 본 발명에 따른 열처리 공정을 나타내는 공정 단면도이다. 도 2a에 도시된 바와 같이, 반도체 기판(100) 상에 게이트 산화막(미도시)을 형성한 후, 상기 게이트 산화막 상에 제1 폴리실리콘층(미도시)을 증착한다. 상기 제1 폴리실리콘층은 사진식각 공정으로 제거되어 이웃하는 플로팅 게이트(미도시)를 서로 절연시킨다.
이후, 상기 플로팅 게이트 상에 ONO막을 형성하는데, 상기 ONO막은 상기 제1 폴리실리콘층 상에 제1 산화막(110)과 질화막(120)을 순차적으로 적층하고, 인시튜 수소(H2)로 열처리 공정을 한다.
도 2b에 도시된 바와 같이, 상기 인시튜 수소로 열처리 공정을 마친 질화막(120) 상에 제2 산화막(130)을 증착한다.
따라서, 본 발명과 같이 질화막에 수소로 열처리를 하면, 환원반응에 의한 제1 산화막의 손실없이 상기 제1 산화막과 질화막, 질화막과 제2 산화막의 계면에 존재하는 댕글링 본드가 수소와 결합하여 계면 특성이 향상된다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양 한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 ONO막에서 열처리하기 위한 방법은 ONO 구조에서 유전체를 형성할 때 질화막을 증착 후 인시튜 수소로 열처리 공정을 수행함으로써 환원반응에 의한 제1 산화막의 손실없이 상기 제1 산화막 상하부 계면에 존재하는 댕글링 본드를 수소와 결합하여 계면 특성을 향상할 수 있는 효과가 있다.
Claims (2)
- ONO막에서 열처리하기 위한 방법에 있어서,반도체 기판 상에 게이트 산화막을 형성하는 단계;상기 게이트 산화막 상에 제1 폴리실리콘층을 증착하는 단계;상기 제1 폴리실리콘층 상에 제1 산화막과 질화막을 순차적으로 적층하는 단계;상기 결과물에 대하여 인시튜(in-situ) 상태에서 수소로 열처리하는 단계; 및상기 질화막 상에 제2 산화막을 증착하는 단계를 포함하며,상기 수소 열처리에 의한 환원반응에 의해 상기 제1 산화막의 손실없이 수소가 계면에 존재하는 댕글링 본드와 결합하는 것을 특징으로 하는 ONO막에서 열처리하기 위한 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040110212A KR100640528B1 (ko) | 2004-12-22 | 2004-12-22 | 오엔오막에서 열처리하기 위한 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040110212A KR100640528B1 (ko) | 2004-12-22 | 2004-12-22 | 오엔오막에서 열처리하기 위한 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060071588A KR20060071588A (ko) | 2006-06-27 |
| KR100640528B1 true KR100640528B1 (ko) | 2006-10-31 |
Family
ID=37164996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040110212A KR100640528B1 (ko) | 2004-12-22 | 2004-12-22 | 오엔오막에서 열처리하기 위한 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100640528B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045012A (ja) | 2003-07-22 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
2004
- 2004-12-22 KR KR1020040110212A patent/KR100640528B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045012A (ja) | 2003-07-22 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060071588A (ko) | 2006-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101095292B1 (ko) | 나노클러스터를 구비한 반도체 디바이스 | |
| US7456466B2 (en) | NAND flash memory device and method of manufacturing the same | |
| US20070034929A1 (en) | Flash memory device and method of manufacturing the same | |
| US8878282B2 (en) | Nonvolatile semiconductor storage device and method of manufacture thereof | |
| US20100044770A1 (en) | Semiconductor device and method of fabricating the same | |
| KR100953050B1 (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
| US6551880B1 (en) | Method of utilizing fabrication process of floating gate spacer to build twin-bit monos/sonos memory | |
| JP3745297B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US7829412B2 (en) | Method of manufacturing flash memory device | |
| WO2006046274A1 (ja) | 半導体装置及びその製造方法 | |
| KR100640528B1 (ko) | 오엔오막에서 열처리하기 위한 방법 | |
| US7348242B2 (en) | Nonvolatile memory device and methods of fabricating the same | |
| US7723222B2 (en) | Method of fabricating flash memory device | |
| KR100604189B1 (ko) | 단일 분리게이트 구조의 메모리 소자 및 그제조방법 | |
| JP7042726B2 (ja) | 半導体装置の製造方法 | |
| KR100880230B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100910524B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR20070046348A (ko) | 플래시 메모리 소자의 플로팅 게이트 및 그 형성 방법 | |
| JPH06275840A (ja) | 不揮発性記憶素子 | |
| KR100620219B1 (ko) | 메모리 소자의 제조방법 | |
| JP7376628B2 (ja) | 半導体素子及びその製造方法 | |
| JP4502802B2 (ja) | 不揮発性メモリー素子の製造方法 | |
| US6893988B2 (en) | Method for manufacturing non-volatile memory | |
| KR100604532B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| US20090001585A1 (en) | Method of manufacturing flash memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100915 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |