KR100638948B1 - 반도체 에칭 공정의 동적 모델링 및 레서피 최적화 방법 및시스템 - Google Patents
반도체 에칭 공정의 동적 모델링 및 레서피 최적화 방법 및시스템 Download PDFInfo
- Publication number
- KR100638948B1 KR100638948B1 KR1020057003145A KR20057003145A KR100638948B1 KR 100638948 B1 KR100638948 B1 KR 100638948B1 KR 1020057003145 A KR1020057003145 A KR 1020057003145A KR 20057003145 A KR20057003145 A KR 20057003145A KR 100638948 B1 KR100638948 B1 KR 100638948B1
- Authority
- KR
- South Korea
- Prior art keywords
- model
- output
- input
- dynamic
- parameters
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 150
- 230000008569 process Effects 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000005457 optimization Methods 0.000 title claims description 16
- 238000012545 processing Methods 0.000 claims abstract description 55
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 239000002019 doping agent Substances 0.000 claims description 17
- AJSTXXYNEIHPMD-UHFFFAOYSA-N triethyl borate Chemical compound CCOB(OCC)OCC AJSTXXYNEIHPMD-UHFFFAOYSA-N 0.000 claims description 15
- DQWPFSLDHJDLRL-UHFFFAOYSA-N triethyl phosphate Chemical compound CCOP(=O)(OCC)OCC DQWPFSLDHJDLRL-UHFFFAOYSA-N 0.000 claims description 15
- 230000006870 function Effects 0.000 claims description 14
- 238000005259 measurement Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 8
- 238000004626 scanning electron microscopy Methods 0.000 claims description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 claims description 5
- 238000012360 testing method Methods 0.000 claims description 4
- 238000004949 mass spectrometry Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims 3
- 238000011112 process operation Methods 0.000 claims 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 description 15
- 238000002474 experimental method Methods 0.000 description 12
- 230000015654 memory Effects 0.000 description 10
- 239000005380 borophosphosilicate glass Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000004422 calculation algorithm Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000005312 nonlinear dynamic Methods 0.000 description 3
- 239000013598 vector Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000003708 edge detection Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
- G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
- G05B13/04—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric involving the use of models or simulators
- G05B13/042—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric involving the use of models or simulators in which a parameter or coefficient is automatically adjusted to optimise the performance
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B17/00—Systems involving the use of models or simulators of said systems
- G05B17/02—Systems involving the use of models or simulators of said systems electric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Software Systems (AREA)
- Medical Informatics (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
반도체 제조 시에 에칭 공정의 동적 모델을 작성하는 방법 및 시스템이 개시된다. 한 실시예에서, 방법은 반도체 제조 시에 동적 처리 모델을 작성하는데 이용된 에칭 공정을 모델링하는 단계를 포함한다. 이 동적 처리 모델은 원하는 출력값을 생성시키는 입력값을 결정하는데 이용된다. 처리 레서피는 이 입력값을 가진 에칭 공정에 최적화된다.
에칭 공정, 동적 처리 모델, 매개변수, 처리 레서피
Description
이 출원은 다음의 미국 가출원, 즉, 2002년 8월 28일자로 출원되고, 명칭이 동적 에칭 공정의 모델링을 위한 방법 및 시스템인 미국 가출원 제60/406,905호의 출원일의 이권을 청구한다.
본 발명은 일반적으로 반도체 제조에 관한 것으로서, 특히, 반도체 에칭 공정의 처리 모델링 및 레서피(recipe) 최적화 방법 및 시스템에 관한 것이다.
반도체 제조 시에, 특정 성능 기준을 충족하기 위해, 보로포스포실리케이트 글래스(BoroPhosphoSilicate Glass; BPSG)법과 같은 화학 증착(CVD)법의 레서피를 최적화하는 것이 중요한 문제이다. 예컨대, 셀 형성 처리 시에, 제조자는 통상적으로 (1) BPSG CVD, (2) 플라즈마 에칭 및, (3) 습식 세정/에칭으로 구성된 3 단계 공정을 이용한다. 도 1은, 본 발명의 한 실시예에 따라, 셀 형성 처리를 위한 예시적인 종래의 3 단계 BPSG CVD법을 설명한 것이다.
이 3 단계 공정의 목적은, 기판 상의 원통형 셀을 에칭하기 위한 것이며, 이 셀은 통상적으로 도전 물질로 충진(fill)되고, 메모리와 같은 컴퓨터 부품을 제조하는데 이용된다. 이들 셀은 깊이에 따라 최소 직경을 가져, 또한 깊이에 따라 최소 거리만큼 이격되어, 원하는 도전성을 유지할 필요가 있다. 동시에, 다수의 제조자는 가능한 서로 근접하여 이들 셀을 에칭하여, 이들의 양품률(yield)을 최대화시키기를 원하며, 이들 셀이 서로 근접할수록, 셀은 단일 웨이퍼 상에 보다 더 적합하여, 많은 부품이 단일 웨이퍼에서 제조될 수 있다.
도 2는 X축 및 Y축을 따른 타원형 형상을 가진 단일 셀(600)의 예시적인 종래 기술의 평면도이다. 각 반도체 웨이퍼는 서로에 접한 대부분의 이들 셀을 포함한다. 이들 셀의 측벽 프로파일은, 통상적으로, X축(610) 또는 Y축(620)을 따라 웨이퍼를 절단하여, 주사 전자 현미경과 같은 영상 처리법을 이용하여 셀의 단면의 영상을 생성시킴으로써 측정된다.
도 3은 셀 형성 처리 시에 이상적 및 통상의 측벽 프로파일에 대한 종래 기술의 다이어그램을 도시한 것이다. 단일 웨이퍼 상에 가능한 많은 셀을 배치하기 위한 이상적 셀 측벽 프로파일(210)은 완전한 원통형이다. 통상의 레서피 설계는 시행 착오 최적화(trial-and-error optimization)에 기초로 하여, 도 3에 도시된 바와 같이, 통상적으로, 완전한 수직 원통형 프로파일로부터 1000 Å(옹그스트롬) 이상의 전체 편차를 갖는 측벽 프로파일(220)을 작성한다.
이때, 셀 형성 처리를 위한 레서피를 최적화하는 계통적 방법이 문제이기 때문에, 실제 결과는 현재보다 이상적 원통형 프로파일에 더 근접한다.
반도체 제조 시에 에칭 공정의 동적 모델을 작성하는 방법 및 시스템이 개시된다. 이 모델은 선형 및 비선형 다이내믹스(dynamics)를 포함하고, 처리 레서피를 최적화하여 작성된 측벽 프로파일을 개선하는데 이용된다.
본 발명의 특징 및 이점은 다음의 상세한 설명에 의해 당업자에게는 자명하다.
도 1은 셀 형성 처리를 위한 예시적인 종래 기술의 3 단계 BPSG CVD법을 설명한 것이다.
도 2는 X축 및 Y축을 따른 타원형 형상을 가진 단일 셀(600)의 예시적인 종래 기술의 평면도이다.
도 3은 셀 형성 처리 시에 이상적 및 통상의 측벽 프로파일에 대한 종래 기술의 다이어그램이다.
도 4는 본 발명의 한 실시예에 따라 최적화된 측벽 프로파일의 예시적인 다이어그램이다.
도 5는 본 발명의 한 실시예에 따라 모델링을 위해 이용된 셀 형성 공정의 예시적인 방법이다.
도 6은 본 발명의 한 실시예에 따른 예시적인 INARX(Input-Nonlinear Auto-Regressive with eXogenous inputs) 모델 실현을 설명한 것이다.
도 7은 본 발명의 한 실시예에 따라 셀 형성 공정을 위한 처리 모델링 및 레서피 최적화 방법의 예시적인 흐름도이다.
도 8은 본 발명의 소자를 구현할 수 있는 집적된 멀티프로세서를 나타내는 컴퓨터 시스템(2000)의 예시적인 블록도이다.
에칭 공정에 대한 동적 모델을 작성하여, 레서피 최적화를 위한 이들 모델을 이용하는 방법 및 시스템이 기술된다. 본 발명을 논의하고, 설명하기 위해, 화학 증착(CVD)법, 특히, 보로포스포실리케이트 글래스(BoroPhosphoSilicate Glass; BPSG)법에 관련하여 다수의 예가 제공될 것이다. 그러나, 당업자는, 동일한 모델링 문제가 다른 유형의 에칭 공정에서 발생하고, 개시된 기술이 또한 이들 영역에 적용 가능함을 인식할 것이다.
다음에는, 설명을 위해, 수많은 특정 상세 사항이 본 발명의 완전한 이해를 제공하기 위해 설명된다. 그러나, 당업자에게는, 본 발명이 이들 특정 상세 사항없이 실시될 수 있음이 자명할 것이다. 어떤 경우에, 공지된 구조 및 장치는 상세 사항보다는 블록도 형태로 도시되어, 본 발명의 불명료한 사항을 회피한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있도록 충분히 상세히 기술되고, 다른 실시예를 이용하여, 논리적, 기계적, 전기적 및 다른 변경이 본 발명의 범주 내에서 행해질 수 있음을 이해하게 된다.
후속하는 상세한 설명의 일부는 컴퓨터 메모리 내의 데이터 비트에 관한 동작의 알고리즘 및 기호 표시에 의해 제공된다. 이들 알고리즘 설명 및 표시는, 데이터 처리 기술의 숙련자에 의해, 이들 작업(work)의 내용(substance)을 당업자에게 가장 효과적으로 전달하기 위해 이용되는 수단이다. 여기서, 알고리즘은, 일반적으로, 원하는 결과로 되는 자체 모순없는 동작의 시퀀스(self-consistent sequence of acts)인 것으로 고려된다. 이런 동작은 물리적 량의 물리적 조작(physical manipulations of physical quantities)을 필요로 하는 동작이다. 보통, 반드시 필요치는 않지만, 이들 물리적 량은, 기억, 전송, 조합, 비교 및 또한 조작될 수 있는 전기 또는 자기 신호의 형식을 취한다. 이것은, 때때로, 원칙적으로 공통의 사용의 이유로, 이들 신호를 비트, 값, 요소, 기호, 문자, 용어, 수 등으로 지칭하는 것으로 입증되었다.
그러나, 이들 및 유사한 용어의 모두는 적절한 물리적 량과 관련되고, 단지 이들 물리적 량에 적용된 편리한 라벨인 것으로 기억되어야 한다. 다음의 논문에서 명백하듯이, 특별히 진술되지 않으면, 이 설명에서, "처리", "계산", "결정", "표시" 등과 같은 용어를 이용하는 논문은 컴퓨터 시스템 또는 유사한 전자 계산 장치의 동작 및 처리로 지칭하며, 상기 계산 장치는, 컴퓨터 시스템의 레지스터 및 메모리 내의 물리적(전자) 량으로서 표시되는 데이터를 조작하여, 컴퓨터 시스템의 메모리 또는 레지스터, 또는 이와 같은 다른 정보 기억, 전송 또는 표시 장치 내의 물리적 량으로서 유사하게 표시된 다른 데이터로 변환한다.
본 발명은 여기서 동작을 실행하는 장치에 의해 구현될 수 있다. 이 장치는, 특히, 요구된 목적을 위해 구성되거나, 컴퓨터 내에 기억된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 재구성되는 범용 컴퓨터를 포함할 수 있다. 이와 같은 컴퓨터 프로그램은, 플로피 디스크, 광 디스크, CD-ROM 및 자기 광 디스크를 포함하는 어떤 유형의 디스크, 판독 전용 기억 장치(ROM), 임의 접근 기억 장치(RAM), EPROM, EEPROM, 자기 또는 광 카드, 또는 전자 명령어를 기억하는데 적당한 어떤 유형의 매체로 제한되지 않지만, 이들과 같은 컴퓨터 판독 가능 기억 매체 내에 기억될 수 있고, 이들은 제각기 컴퓨터 시스템의 버스에 결합된다.
여기에 제공된 알고리즘 및 디스플레이는 본질적으로 어떤 특정 컴퓨터 또는 다른 장치에 관계되지 않는다. 각종 범용 시스템은 여기에서의 요지에 따라 프로그램으로 이용될 수 있거나, 필요한 방법을 실행하기 위해 보다 많은 특정 장치를 구성하는 것이 편리한 것으로 입증되었다. 예컨대, 본 발명에 따른 어떤 방법은, 하드 배선(hard-wired) 회로에서, 범용 프로세서를 프로그래밍하거나, 하드웨어 또는 소프트웨어의 임의 조합에 의해 구현될 수 있다. 당업자는, 본 발명이 아래에 기술된 것과 다른 컴퓨터 시스템 구성, 즉, 휴대용 장치, 멀티프로세서 시스템, 마이크로프로세서 기반 또는 프로그램 가능한 소비자 전자 장치, 네트워크 PC, 소형 컴퓨터, 대형 컴퓨터 등을 포함하는 컴퓨터 시스템 구성에 의해 실시될 수 있음을 알 수 있다. 본 발명은, 또한 통신 네트워크를 통해 링크되는 원격 처리 장치에 의해 태스크(task)를 실행하는 분산 계산 환경에서도 실시될 수 있다. 다양한 이들 시스템에 대해 필요한 구조는 아래의 설명으로부터 명백해질 것이다.
본 발명의 방법은 컴퓨터 소프트웨어를 이용하여 구현될 수 있다. 인식된 규격에 따른 프로그래밍 언어로 기록되면, 이 방법을 구현하도록 설계된 명령의 시퀀스는 다양한 하드웨어 플랫폼상에서 실행하고, 다양한 동작 시스템에 인터페이스하기 위해 컴파일될 수 있다. 게다가, 본 발명은 어떠한 특정 프로그래밍 언어와 관련하여 기술되지 않는다. 다양한 프로그래밍 언어가 여기에 기술된 바와 같이 본 발명의 요지를 구현하기 위해 이용될 수 있음을 알 수 있다. 더욱이, 본 기술 분야에서는, 일반적으로, 동작을 취하거나 결과를 유발시킬 시에 한 형식 또는 다른 형식(예컨대, 프로그램, 절차, 응용...)의 소프트웨어를 음성으로 표시한다. 이와 같은 표현(expression)은, 컴퓨터에 의한 소프트웨어의 실행에 의해, 컴퓨터의 프로세서가 동작을 실행하거나 결과를 생성하는 간단한 전달법일 뿐이다.
각종 용어 및 기술은, 당업자에 의해, 통신, 프로토콜, 응용, 구현, 메카니즘 등을 기술하는데 이용된다. 이와 같은 기술 중 하나는, 알고리즘 또는 산술적 표현에 의한 기술의 구현 설명이다. 즉, 이 기술은, 예컨대, 컴퓨터상의 실행 코드로서 구현될 수 있지만, 이 기술의 표현은, 수식, 알고리즘 또는 산술적 표현으로 보다 적절하고 간결하게 전달 및 통신될 수 있다. 따라서, 당업자는, 하드웨어 및/또는 소프트웨어의 구현에 의해 2개의 입력(A 및 B)을 가져 합산 출력(C)을 생성시키는 부가적인 기능으로서 A+B=C를 나타내는 블록을 인식할 수 있다. 따라서, 설명된 바와 같은 수식, 알고리즘 또는 산술적 표현을 이용함으로써, (본 발명의 기술이 실시될 수 있을 뿐만 아니라 한 실시예로서 구현될 수 있는 컴퓨터 시스템과 같은) 적어도 하드웨어 및/또는 소프트웨어의 물리적 실시예를 갖는 것으로 이해될 수 있다.
머신 판독 가능 매체는, 머신(예컨대, 컴퓨터)에 의해 판독 가능한 형식으로 정보를 기억하거나 전송하는 어떤 메카니즘을 포함하는 것으로 이해된다. 예컨대, 머신 판독 가능 매체는, 판독 전용 기억 장치(ROM), 임의 접근 기억 장치(RAM), 자기 디스크 기억 매체, 광 기억 매체, 플래시 메모리 소자, 전기, 광, 음향 또는 다른 형태의 전파 신호(예컨대, 반송파, 적외선 신호, 디지털 신호 등) 등을 포함한다.
에칭 공정의 공간 동적
모델링
반도체 에칭 공정의 레서피를 최적화할 시의 주요 곤란은, 모두 매우 복잡한 관계를 통해 상호 접속되는 많은 변수에 대처해야 한다는 사실이다. 도 1에서, 3 단계 CVD법(100)은, 시스템{TEB(TriEthyl Borate) 기체 흐름, TEPO(TriEthyl PhOsphate) 기체 흐름 및 TEOS(TetraEthyl OrthoSilicate) 흐름과 같은 도펀트 기체 흐름(122), 압력, 전력, 기체 흐름 등과 같은 플라즈마 에칭 입력(124)}으로의 많은 입력(120) 및, 많은 출력(130){리플로(reflow) 전후의 SIMS(Secondary lon Mass Spectrometry) 도펀트 프로파일 및 FTIR(Fourier Transform Infrared Spectroscopy) 응집체 도펀트 프로파일과 같은 CVD 출력(132), 플라즈마 에칭 출력(134) 및, 전기 측정, CD(Critical Dimension) 측정, X축(610) 및 Y축(620) 방향에서 습식 세정/에칭(134) 전 및 습식 세정/에칭(136) 후의 SEM(Scanning Electron Microscopy) 단면 측벽 프로파일 등과 같은 습식 세정 출력(136)}을 포함한다. 다수의 변수가 존재하고, 이 공정에서 다수의 단계(이의 각각은 수개의 매개변수 설정에 의해 영향을 받음)가 존재하며, 이들 단계의 각각이 정확히 모델링하기가 곤란한 복잡한 화학적 공정을 나타내는 것을 고려하면, 셀 측벽 프로파일을 최적화하는 것은 어려운 태스크이다. 이런 공정의 적당한 모델은, 산업 분야에서 개발되어 있지 않아, 입력 값의 특정 조합으로부터 유발하는 측벽 프로파일을 정확히 예측하는 것을 곤란하게 한다. 그래서, 거의 수직 방향의 측벽 프로파일을 산출하는 레서피, 즉 이들 입력에 대한 값의 조합을 선택하는 것이 매우 곤란하다. 도 4는, 본 발명의 한 실시예에 따라, 최적화된 측벽 프로파일(230)의 예시적인 다이어그램을 도시한 것이다. 최적화된 측벽 프로파일(230)은, 측벽 편차를 100 미만으로 최소화시킴으로써 처리된 웨이퍼 상의 셀 밀도를 상당히 증가시킨다.
도 5는, 본 발명의 한 실시예에 따라, 모델링 목적을 위해 이용된 셀 형성 공정의 예시적인 방법을 설명한 것이다. 도 5에 도시된 바와 같이, 본 발명의 한 실시예는, 셀 형성 공정에 대한 입력 및 출력의 수를 감소시킴으로써 상술한 최적화 문제를 간략화시킨다. 도 5와 도 1을 비교하면, 도 5의 간략화된 공정(300)에서, 입력(320)의 수는 2개만으로, 즉 TEB 및 TEPO의 도펀트 기체 흐름(322)으로 감소되었음을 알 수 있다. 또한, 출력(330)이 도펀트 프로파일(332) 및 SEM 단면 측벽 프로파일(334 및 336)만으로 감소되었음을 알 수 있다.
본 발명의 한 실시예는, 2개만의 입력, 즉 TEB 및 TEPO 흐름(322) 및, 2개만의 출력, 즉 2개의 수평 방향의 축, 즉 X축(610) 및 Y축(620)을 따라 수직 방향으로부터의 실제 측벽 프로파일의 편차를 가진 그런 공정에 대한 동적 시스템 모델을 더 작성한다. 이들 출력의 양방은 습식 세정/에칭 후의 SEM 단면 측벽 프로파일로부터, 즉 출력(336)으로부터 측정된다. 모든 다른 입력 및 매개변수 설정은 이런 공정에 대해 일반적인 값으로 일정하게 유지된다. 이런 접근법 뒤에서 추론할 수 있는 것은, TEB 및 TEPO 흐름(322)이 기판상에 증착된 막의 붕소(B) 및 인(P) 도펀트 농도를 결정하는 주 변수이며, 이들 농도는 에칭 속도 및 셀 측벽의 형상을 결정하는 주 변수이다는 것이다. 그래서, 입력만의 변수로서의 TEB 및 TEPO 흐름(322)을 이용하고, 그 밖의 모든 것을 일정하게 유지함으로써, 측벽 프로파일을 최적화하면서, 모델링 공정의 복잡성을 보다 더 관리 가능한 레벨까지 줄이는 충분한 유연성이 제공된다.
이런 2개의 입력-2개의 출력의 동적 시스템 모델에 대한 매개변수의 식별은, ARX(Auto-Regressive with eXogenous 입력) 또는 ARMAX(Auto-Regressive Moving Average with eXogenous 입력) 방법과 같은 선형 동적 시스템에 대한 어떤 식별 방법을 이용하여 실행될 수 있다. 선택적으로, 모델링 정밀도는, 선형 동적 모델 내에 입력 비선형성을 포함시켜, 상술한 INARX(Input-Nonlinear ARX) 방법을 이용함으로써 개선될 수 있다. 일반적으로, 이들 방법의 어떠한 것을 이용함으로써, 상이한 동작점 주변에 공정의 작용을 정확히 나타내는 다수의 선형 또는 입력-비선형 모델로 이루어지는 비선형 동적 모델이 작성된다. 이 매개변수 식별은, 시간에 대한 TEB 및 TEPO 흐름(322)의 선택된 값을 입력 데이터로서 이용하고, 수직 방향의 기준 위치로부터의 합성 X축(610) 및 Y축(620) 측벽 프로파일의 편차를 출력 데이터로서 이용한다.
습식 세정/에칭(336) 후의 측벽 프로파일의 SEM 단면 사진으로부터 출력 데이터가 획득된다. 이들 사진이 원래 SEM 도구(tool)로부터 디지털 포맷으로 기록되므로, 이들은 에지 검출을 실행하는 영상 처리 알고리즘에 의해 처리될 수 있다. 사진의 에지가 검출되면, 이들의 픽셀 위치는 알려지고, 수직 방향으로부터의 이들의 편차는 픽셀 행의 수의 감산을 통해 계산된다. 그 후, 이 편차는 에칭 깊이의 함수로서 기억되며, 여기서, 에칭 깊이는 이에 대응하는 픽셀 열의 수이다.
측벽 편차를 결정하는 이런 공정은, 시간 보다는 에칭 깊이를 독립 변수로서 이용하는 에칭 공정에 대한 공간 동적 모델을 작성한다. 그러나, 기체 흐름 레서피는 깊이가 아닌 시간의 함수이다. 그래서, 본 발명의 한 실시예는 시간 대 깊이 변 환 소자를 포함한다. 이와 같은 소자의 한 사례화는, 기판이 TEB 및 TEPO 합성의 함수로서 증착되는 초당 옹그스트롬의 율을 제공하는 증착율 모델이다. 본 발명의 한 실시예에서, 이런 증착율 모델은 개별 실험을 통해 작성된다. 본 발명의 다른 실시예에서, 이런 증착율 모델은 공간 동적 모델의 매개변수를 식별하는데 이용되는 동일한 실험으로부터 작성된다. 따라서, 결과적인 동적 모델은 시간 영역 입력 대 공간적 영역 출력에 관계하고, 암시적으로 대응하는 시간 대 깊이 변환을 포함한다.
이와 같은 공간 동적 모델을 이용함으로써, 제한된 최적화 방법을 이용하여, 2개의 출력의 값(수직 방향으로부터의 X축(610) 및 Y축(620) 측벽 프로파일의 편차)을 최소화하는 허용 가능한 입력 범위 내에서 2개의 입력의 값(TEB 및 TEPO 시간 프로파일(322))을 선택할 수 있다. 이 문맥에서, 증착율 모델은 입력 값의 소정의 조합으로부터 생성하는 출력 값을 예측하는데 이용되고, 그 후, 최적화 알고리즘은 출력 값이 최소화될 때까지 입력 값을 조정한다. 사실상, 어떤 출력 기준을 최적화 목표로서 선택할 수 있다. 예컨대, 원하는 프로파일이 수직 방향이 아니라 상이한 형상을 가진다면, 이 공정의 출력은 이 형상으로부터의 편차로서 규정될 수 있고, 동일한 최적화 공정은 허용 가능한 입력 범위 내에서 이용될 수 있다. 이런 공정에서 이용된 CVD 도구의 능력에 따라, TEB 및 TEPO 프로파일에서의 허용된 값 변화의 최대수는 CVD 도구가 증착할 수 있는 도펀트 층의 최대수로 제한될 수 있다. 이 경우에, 최적화는, 최대값 변화에 대한 이와 같은 제한에 충실한(adhere) 모든 입력 프로파일 중에서 최소 가능 측벽 편차를 산출할 수 있도록 수정될 수 있다.
상기 방법이 입력으로서 TEB 및 TEPO 기체 흐름만을 이용하여 설명되었지만, 당업자는, 선택적인 실시예에서, 동일한 방법론이 입력으로서 TEB, TEPO 및 TEOS 기체 흐름의 어떤 조합을 이용하기 위해 적용될 수 있음을 바로 인식할 것이다. 예컨대, 입력으로서 모두 3개의 기체 흐름을 이용하여, CVD법의 3개의 입력 대 2개의 출력의 동적 모델을 작성하거나, 이 기체 흐름 중 하나를 이용하여, CVD법의 단일 입력 대 2개의 출력의 동적 모델을 작성할 수 있다. 상기 방법 및 후술하는 식은 1, 2 또는 3개의 입력 중에서 선택하기 위해 수정된다.
더욱이, 상기 방법이 BPSG CVD법의 예에 의해 설명되지만, 당업자는, 입력으로서의 기체 흐름 및 출력으로서의 측벽 프로파일을 포함하는 어떤 공정이 선택적 실시예에서 모델링될 수 있고, 그의 레서피가 여기에 기술된 방법을 이용하여 최적화될 수 있음을 바로 인식할 것이다.
모델 식별 및 확인 방법
입력으로서의 기체 흐름 및 출력으로서의 측벽 프로파일을 포함하는 에칭 공정을 위한 동적 모델을 작성하는 전체 방법론이 한 실시예에 따라 상술되었다. 어느 선택된 레서피의 결과를 예측하기 위해 결과적인 동적 모델을 이용하는 이 공정을 위한 레서피의 최적화에 대해서도 상술되었다. 이와 같은 동적 모델의 통상적인 구조는 아래 식(1)에서 표현된 선형 ARX(Auto-Regressive with eXogenous inputs) 모델이다.
식(1)에서, 시퀀스 u(k), y(k) 및 e(k)는 다수의 입력 및/또는 출력을 나타내는데 필요한 벡터 값일 수 있고, 수량 Ai 및 Bi는 양립하는(compatible) 치수의 매트릭스이다.
식(1)에서, ARX 모델의 선형 구조는 CVD법의 동적 동작을 정확히 포착할 수 없는데, 그 이유는 이와 같은 공정이 통상적으로 엄밀한 비선형성을 나타내기 때문이다. 이들 비선형성은, 기판 내의 도펀트와, 에칭 공정 중에 생기는 에칭제 간에 본래 화학적으로 상호 작용한다. 이들 비선형성을 포착하는 하나의 방법은 식(1)에 나타낸 타입의 수개의 선형 모델을 이용하는 것이고, 각 모델은 상이한 동작점 주변에 이 공정의 동적 동작을 포착한다. 에칭 공정의 경우에, 이와 같은 동작점은 이용되는 레서피에 의해 규정되고, 이에 대응하는 선형 모델은 동작점을 설정하는데 이용된 레서피 주변에 작은 레서피 편차에 대한 에칭 공정의 출력을 정확히 예측한다.
에칭 공정의 비선형 동작을 포착하는 양호한 방식은 비선형성을 명백히 포함하는 모델 구조를 고려하는 것이다. 특히, 도 1에 도시된 타입의 셀 형성 공정에 적당한 것으로 발견된 모델 구조는 아래의 식에서 규정된 INARX(Input-Nonlinear Auto-Regressive with eXogenous inputs) 모델이다.
식(1)의 선형 ARX 모델과 비교하면, 식(2)의 INARX 모델은 평활 무기억(smooth memoryless) 비선형 함수(무기억 비선형성)인 함수(fi(·))를 포함한다. 벡 터에 적용되면, 이들 비선형성은 벡터 내의 각각의 개별 요소에 적용된다.
식별 문제를 더욱 쉽게 공식화하기 위해, 다음과 같이 한 세트의 L 기본 비선형성(gi(·))의 선형 조합인 무기억 비선형성을 고려한다.
식(3)에서의 비선형성 매개변수화는 식(2)에서의 일반적 INARX 모델과 조합되어, 등가의 선형 ARX 모델을 산출할 수 있다.
또는
여기서,
도 6은 예시적인 INARX 모델 실현을 설명한 것이다. 식((4a)-(4c))의 선형 매개변수화는 선형 최소 제곱 식별 기술을 적용하여, INARX 모델을 하나 이상의 기록된 입력-출력 데이터 세트에 맞도록 한다. 환언하면, 식((4a)-(4c))에 표시된 선 형 재매개변수화는 식(1)의 선형 ARX 모델과 동일한 방식으로 식(4b)의 INARX 모델을 처리하도록 한다.
특히, 실험 중 및/또는 후에 입력 및 출력을 측정함으로써 획득된 데이터 세트를 고려한다.
데이터 세트(5)로부터 식(4b)의 형식의 INARX 모델을 식별하기 위해, 이들 식은 매트릭스 형식으로 배열된다.
또는
매트릭스 Ｙ1 및 Φ1은 측정된 데이터로부터 구성된다. 식 에러 Ｅ1의 사이즈를 최소화하는 매개변수 매트릭스 Θ를 계산하는 것이 목표이다. 이것은 최소 제곱 문제를 해결함으로써 행해진다.
Ρ 상이한 실험으로부터 데이터 세트를 가지면, 각 실험으로부터 매트릭스를 "스택킹(stacking)"하여, 다음과 같은 문제를 해결함으로써 모든 데이터 세트를 설명하는 매개변수 매트릭스 Θ가 계산될 수 있다.
실험이 실행될 때마다, 미지의 일정한 바이어스(bias)가 출력 측정을 방해하는 것으로 가정한다. 이 경우에, 데이터 세트는 다음과 같이 표시된다.
여기서, 
는 출력 측정에서의 미지의 일정한 바이어스를 나타낸다. 바이어스된 출력 측정이 식(4b)으로 치환되면, 다음과 같은 식이 획득된다.
식 바이어스 
는 다음과 같이 정의된다.
식(11)을 식(10)으로 치환하면, 다음과 같은 식이 산출된다.
식 바이어스 
는 이것을 식별되는 매개변수의 리스트에 가산하여, Φ 및 Θ의 정의를 적당히 수정함으로써 식별될 수 있다. 다수의 데이터 세트를 이용하여 한 세트의 모델 매개변수 Θ가 식별되면, 바이어스가 실험 간에 상이할 수 있다는 사실이 고려되어야 한다. 이것은, 다음과 같이 식(8)에 내포된 다수의 실험 최적화 문제를 수정함으로써 행해질 수 있다.
여기서
식((13a)-(13b))의 문제를 해결함으로써, 실험 간에 변하는 측정 바이어스에 로버스트한 형식의 모델 매개변수의 식별이 이루어진다.
모델이 식별되면, 이의 수량은, 예측이 측정된 입력 및 출력의 새로운 데이터 세트 
와 얼마나 일치하는 지를 측정함으로써 평가될 수 있다. 모델 예측이 새로운 데이터 세트와 잘 일치하면, 모델은 새로운 데이터 상에 "확인된" 것으로 간주된다.
식(4b)의 INARX 모델은 다음과 같이 예측된 출력을 직접 계산하는데 이용될 수 있다.
1. 예측된 출력 
이 측정된 출력 
과 동일한 것으로 설정하며, 여기서, 
2. 
의 경우는 아래의 식을 통해 예측된 출력 
을 계산한다.
3. 예측된 출력 
을 측정된 출력 
과 비교하며, 여기서, 
이 방법은 개방 루프 확인 방법인데, 그 이유는 예측된 출력을 측정된 출력에 "동기화(synchronized)"되게 하기 위해 추정량을 이용하지 않기 때문이다.
미지의 출력 에러 바이어스가 제공될 수 있을 시의 모델 확인 문제를 고려한다. 한 세트의 모델 매개변수 Θ 및 한 세트의 바이어스 
가 한 세트의 Ｐ 실험을 이용하고, 식((13a)-(13b))의 최적화 문제를 해결하여 계산된 것으로 가정한다. 새로운 세트의 측정된 입력 및 출력 
이 제공되면, 다음의 방법이 측정 바이어스를 계산할 동안에 모델을 확인하기 위해 이용될 수 있다.
1. 새로운 데이터를 이용하여, 미지의 바이어스 
를 계산하기 위해 다음의 최소화 문제를 해결한다.
2. 예측된 출력 
이 측정된 출력 
과 동일한 것으로 설정하며, 여기서, 
3. 
의 경우는 아래의 식을 통해 예측된 출력 
을 계산한다.
4. 예측된 출력 
을 측정된 출력 
과 비교하며, 여기서, 
도 7은 본 발명의 한 실시예에 따라 셀 형성 공정을 위한 처리 모델링 및 레서피 최적화 방법(700)의 일례의 흐름도이다. 이 공정은 블록(710)에서 개시한다. 처리 블록(715)에서, 사용자는 BPSG 또는 상이한 화학적 작용과 같이 모델링될 셀 형성 공정을 선택한다. 상술한 바와 같이, 사용자는 처리 블록(720)에서 처리 입력 및 처리 출력을 선택할 수 있다. 처리 블록(725)에서, 사용자는 선형 또는 입력-비선형 동적 모델 구조를 선택해야 한다. 특정 처리 동작이 얼마나 비선형적인 지에 따라 사용자에게 권고(recommendation)가 제공될 수 있다.
처리 블록(730)에서, 사용자는, 상술한 바와 같이 선형 형식의 입력-비선형 모델 구조를 기본적으로 재매개변수화하기 위해 사용될 비선형 함수를 선택해야 한다. 상이한 공정 레서피에 따른 각종 테스트 및 실험이 처리 블록(735)에서 실행된다. 대응하는 셀 측벽 프로파일의 SEM 이미지도 또한 기록된다. 처리 블록(740)에 서, 에지 검출은 SEM 이미지상에서 실행되고, 에칭 깊이의 함수로서 수직 방향으로부터의 셀 측벽의 편차가 계산된다. 이에 의해, 특정 이미지는 공간 동적 모델에서의 매개변수 식별을 위해 이용될 수 있는 많은 출력으로 변환된다.
처리는 블록(745)에서 계속하는데, 여기서, 증착율 모델은 시간 기반 입력값을, 공간 동적 모델에서의 매개변수 식별을 위해 이용될 수 있는 폭 기반 입력값으로 변환하는데 이용된다. 처리 블록(750)에서, 최소 제곱 식별은 출력 측정 바이어스를 포함하는 공간 동적 모델의 매개변수를 식별하는데 이용된다. 셀 형성 공정의 작성된 공간 동적 모델은, 처리 블록(760)에서, 부가적인 실험을 행하여, 이 모델에 의해 예측된 출력값을 새로운 실험에 대한 실제 출력값과 비교함으로써 확인된다.
블록(765)에서, 셀 형성 공정의 확인된 공간 동적 모델은, 이 모델에 의해 예측된 출력값이 처리 입력상에 부과된 최대값 및 최소값 제한 조건하에 원하는 출력값에 가능한 일치할 때까지, 입력값을 조정함으로써 처리 레서피를 최적화하는데 이용된다. 이 처리는 블록(770)에서 완료한다.
도 8은 본 발명의 소자를 구현할 수 있는 집적된 멀티프로세서를 나타내는 컴퓨터 시스템(2000)의 일례의 블록도이다. 컴퓨터 시스템(2000)은 도 7과 관련하여 상술한 방법(700)을 실행하는데 이용될 수 있다. 컴퓨터 시스템(2000)의 한 실시예는 정보를 전송하는 시스템 버스(2200) 및, 이 버스(2200)에 결합되어, 정보를 처리하는 프로세서(2100)를 포함한다. 컴퓨터 시스템(2000)은, 버스(2200)에 결합되어, 프로세서(2100)에 의해 실행되는 정보 및 명령을 기억하는 임의 접근 기억 장치(RAM) 또는 다른 동적 기억 장치(2250)(이하, 주 기억 장치라 칭함)를 더 포함한다. 주 기억 장치(2250)는 또한 프로세서(2100)에 의한 명령의 실행 중에 일시 변수 또는 다른 중간 정보를 기억하기 위해 이용될 수 있다. 컴퓨터 시스템(2000)은 또한, 버스(2200)에 결합되어, 프로세서(2100)에 의해 이용되는 정적 정보 및 명령을 기억하는 판독 전용 기억 장치(ROM) 및/또는 다른 정적 기억 장치(2260)를 포함할 수 있다.
자기 디스크 또는 광 디스크 및 이에 대응하는 구동부와 같은 데이터 기억 장치(2270)는 또한 컴퓨터 시스템(2000)에 결합되어 정보 및 명령을 기억할 수 있다. 컴퓨터 시스템(2000)은 또한 I/O 인터페이스(2300)를 통해 I/O 버스(2500)에 결합될 수 있다. 다수의 I/O 장치는, 표시 장치(2430), 입력 장치(예컨대, 영숫자 입력 장치(2420) 및/또는 커서 제어 장치(2410))를 포함하는 I/O 버스(2500)에 결합될 수 있다. 예컨대, 영상 뉴스 클립(video news clips) 및 관련 정보는 표시 장치(2430) 상에서 사용자에게 제공될 수 있다.
통신 장치(2400)는 네트워크를 통해 다른 컴퓨터(서버 또는 클라이언트)에 접근하기 위한 것이다. 통신 장치(2400)는 모뎀, 네트워크 인터페이스 카드, 또는 이더넷, 토큰 링 또는 다른 타입의 네트워크에 결합하기 위해 이용된 것과 같은 공지된 다른 인터페이스 장치를 포함할 수 있다.
상술한 명세서에서, 본 발명은 특정 실시예에 관련하여 기술되었다. 그러나, 청구범위에 설명된 바와 같이, 본 발명의 광범위한 정신 및 범주 내에서 다양한 수 정 및 변경이 행해질 수 있음이 자명할 것이다. 따라서, 명세서 및 도면은 제한하기 보다는 설명을 위한 것으로 간주될 수 있다.
Claims (39)
- 반도체 제조 시에 이용된 에칭 공정을 모델링하여, 동적 처리 모델을 작성하는 단계,상기 동적 처리 모델을 이용하여, 원하는 출력 매개변수를 충족시키는 입력 매개변수를 결정하는 단계 및,상기 입력 매개변수로 상기 에칭 공정에 대한 처리 레서피를 최적화하는 단계를 포함하는 방법.
- 제 1 항에 있어서,상기 에칭 공정은 셀 형성 공정인 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 동적 처리 모델은 입력 비선형성을 가진 선형 ARX 모델인 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 최적화된 처리 레서피는 셀 측벽 프로파일을 개선하는 것을 특징으로 하는 방법.
- 제 4 항에 있어서,상기 최적화된 처리 레서피는 명백한 처리 제약 조건으로서 최대 허용 가능한 레서피 단계의 수를 포함하는 것을 특징으로 하는 방법.
- 제 4 항에 있어서,상기 최적화된 처리 레서피는 명백한 처리 제약 조건으로서 최대 허용 가능한 입력값을 포함하는 것을 특징으로 하는 방법.
- 제 4 항에 있어서,상기 최적화된 처리 레서피는 명백한 처리 제약 조건으로서 최소 허용 가능한 입력값을 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 에칭 공정을 모델링하는 단계는,비선형 모델 구조를 이용하는 단계,상기 비선형 모델 구조와 관련된 하나 이상의 무기억 비선형 함수를 매개변수화하는 단계,상기 비선형 모델 구조로부터 선형 모델을 도출하는 단계,하나 이상의 입력 매개변수 및 하나 이상의 출력 매개변수에 대한 바이어스 값을 식별하는 단계,상기 하나 이상의 출력 매개변수의 동적 공간 모델을 작성하는 단계로서, 시간 영역 내의 상기 하나 이상의 입력 매개변수는 공간 영역 내의 상기 하나 이상의 출력 매개변수와 관련되는 단계,하나 이상의 테스트 입력 매개변수가 상기 선형 모델에 제공될 시에 하나 이상의 미결정 출력 매개변수를 예측하는 단계 및,상기 선형 모델을 이용하여 상기 하나 이상의 출력 매개변수를 최적화하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 8 항에 있어서,상기 동적 공간 모델은 증착율 모델인 것을 특징으로 하는 방법.
- 제 8 항에 있어서,상기 하나 이상의 입력 매개변수는,트리에틸 보레이트(TriEthyl Borate), 트리에틸 포스페이트(TriEthyl PhOsphate) 및 테트라에틸 오르토실리케이트(TetraEthyl OrthoSilicate)를 포함하는 하나 이상의 도펀트 기체 흐름 및,압력, 전력 및 기체 흐름을 포함하는 하나 이상의 플라즈마 에칭 입력을 포함하는 것을 특징으로 하는 방법.
- 제 8 항에 있어서,상기 하나 이상의 출력 매개변수는, 리플로 전후의 2차 이온 질량 분광 분석법(Secondary lon Mass Spectrometry) 도펀트 프로파일, 푸리에 변환 적외선 분광법(Fourier Transform Infrared Spectroscopy) 응집체 도펀트 프로파일, 플라즈마 에칭 출력 및, 전기 측정, 임계 치수(Critical Dimension) 측정, X 및 Y 방향에서 습식 에칭 전후의 주사 전자 현미경법(Scanning Electron Microscopy) 단면 측벽 프로파일을 포함하는 습식 세정 출력을 포함하는 하나 이상의 화학 증착 출력을 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,100 옹그스트롬 미만의 셀 프로파일 편차를 가진 반도체 웨이퍼를 제조하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 8 항에 있어서,상기 비선형 모델 구조는 INARX 모델이며, 상기 무기억 비선형 함수는 동적 에칭 공정 동작을 포착하는 것을 특징으로 하는 방법.
- 반도체 제조 시에 이용된 에칭 공정을 모델링하여, 동적 처리 모델을 작성하는 수단,상기 동적 처리 모델을 이용하여, 원하는 출력 매개변수를 충족시키는 입력 매개변수를 결정하는 수단 및,상기 입력 매개변수로 에칭 공정에 대한 처리 레서피를 최적화하는 수단을 포함하는 시스템.
- 제 14 항에 있어서,상기 에칭 공정은 셀 형성 공정인 것을 특징으로 하는 시스템.
- 제 14 항에 있어서,상기 동적 처리 모델은 입력 비선형성을 가진 선형 ARX 모델인 것을 특징으로 하는 시스템.
- 제 14 항에 있어서,상기 최적화된 처리 레서피는 셀 측벽 프로파일을 개선하는 것을 특징으로 하는 시스템.
- 제 17 항에 있어서,상기 최적화된 처리 레서피는 명백한 처리 제약 조건으로서 최대 허용 가능한 레서피 단계의 수를 포함하는 것을 특징으로 하는 시스템.
- 제 17 항에 있어서,상기 최적화된 처리 레서피는 명백한 처리 제약 조건으로서 최대 허용 가능한 입력값을 포함하는 것을 특징으로 하는 시스템.
- 제 17 항에 있어서,상기 최적화된 처리 레서피는 명백한 처리 제약 조건으로서 최소 허용 가능한 입력값을 포함하는 것을 특징으로 하는 시스템.
- 제 14 항에 있어서,상기 에칭 공정을 모델링하는 수단은,비선형 모델 구조를 이용하는 수단,상기 비선형 모델 구조와 관련된 하나 이상의 무기억 비선형 함수를 매개변수화하는 수단,상기 비선형 모델 구조로부터 선형 모델을 도출하는 수단,하나 이상의 입력 매개변수 및 하나 이상의 출력 매개변수에 대한 바이어스 값을 식별하는 수단,상기 하나 이상의 출력 매개변수의 동적 공간 모델을 작성하는 수단으로서, 시간 영역의 상기 하나 이상의 입력 매개변수는 공간 영역의 상기 하나 이상의 출력 매개변수와 관계하는 수단,하나 이상의 테스트 입력 매개변수가 상기 선형 모델에 제공될 시에 하나 이상의 미결정 출력 매개변수를 예측하는 수단 및,상기 선형 모델을 이용하여 하나 이상의 출력 매개변수를 최적화하는 수단을 포함하는 것을 특징으로 하는 시스템.
- 제 21 항에 있어서,상기 동적 공간 모델은 증착율 모델인 것을 특징으로 하는 시스템.
- 제 21 항에 있어서,상기 하나 이상의 입력 매개변수는,트리에틸 보레이트, 트리에틸 포스페이트 및 테트라에틸 오르토실리케이트를 포함하는 하나 이상의 도펀트 기체 흐름 및,압력, 전력 및 기체 흐름을 포함하는 하나 이상의 플라즈마 에칭 입력을 포함하는 것을 특징으로 하는 시스템.
- 제 21 항에 있어서,상기 하나 이상의 출력 매개변수는, 리플로 전후의 2차 이온 질량 분광 분석법 도펀트 프로파일, 푸리에 변환 적외선 분광법 응집체 도펀트 프로파일, 플라즈마 에칭 출력 및, 전기 측정, 임계 치수 측정, X 및 Y 방향에서 습식 에칭 전후의 주사 전자 현미경법 단면 측벽 프로파일을 포함하는 습식 세정 출력을 포함하는 하나 이상의 화학 증착 출력을 포함하는 것을 특징으로 하는 시스템.
- 제 14 항에 있어서,100 옹그스트롬 미만의 셀 프로파일 편차를 가진 반도체 웨이퍼를 제조하는 수단을 더 포함하는 것을 특징으로 하는 시스템.
- 제 21 항에 있어서,상기 비선형 모델 구조는 INARX 모델이며, 상기 무기억 비선형 함수는 동적 에칭 공정 동작을 포착하는 것을 특징으로 하는 시스템.
- 컴퓨터 시스템에서 명령이 실행될 시에, 상기 컴퓨터 시스템이,반도체 제조 시에 이용된 에칭 공정을 모델링하여, 동적 처리 모델을 작성하고,상기 동적 처리 모델을 이용하여, 원하는 출력 매개변수를 충족시키는 입력 매개변수를 결정하며,상기 입력 매개변수로 상기 에칭 공정에 대한 처리 레서피를 최적화하는 것을 수행하도록 하는, 컴퓨터 판독 가능 명령을 기억한 컴퓨터 판독 가능 매체.
- 제 27 항에 있어서,상기 에칭 공정은 셀 형성 공정인 것을 특징으로 하는 컴퓨터 판독 가능 매체.
- 제 27 항에 있어서,상기 동적 처리 모델은 입력 비선형성을 가진 선형 ARX 모델인 것을 특징으로 하는 컴퓨터 판독 가능 매체.
- 제 27 항에 있어서,상기 최적화된 처리 레서피는 셀 측벽 프로파일을 개선하는 것을 특징으로 하는 컴퓨터 판독 가능 매체.
- 제 30 항에 있어서,상기 최적화된 처리 레서피는 명백한 처리 제약 조건으로서 최대 허용 가능한 레서피 단계의 수를 포함하는 것을 특징으로 하는 컴퓨터 판독 가능 매체.
- 제 30 항에 있어서,상기 최적화된 처리 레서피는 명백한 처리 제약 조건으로서 최대 허용 가능한 입력값을 포함하는 것을 특징으로 하는 컴퓨터 판독 가능 매체.
- 제 30 항에 있어서,상기 최적화된 처리 레서피는 명백한 처리 제약 조건으로서 최소 허용 가능한 입력값을 포함하는 것을 특징으로 하는 컴퓨터 판독 가능 매체.
- 제 27 항에 있어서,에칭 공정을 모델링할 시에 상기 컴퓨터 시스템에서 실행되면, 상기 컴퓨터 시스템이,비선형 모델 구조를 이용하고,상기 비선형 모델 구조와 관련된 하나 이상의 무기억 비선형 함수를 매개변수화하며,상기 비선형 모델 구조로부터 선형 모델을 도출하고,하나 이상의 입력 매개변수 및 하나 이상의 출력 매개변수에 대한 바이어스 값을 식별하며,상기 하나 이상의 출력 매개변수의 동적 공간 모델을 작성하는데, 시간 영역 내의 상기 하나 이상의 입력 매개변수는 공간 영역 내의 상기 하나 이상의 출력 매개변수와 관계하고,하나 이상의 테스트 입력 매개변수가 상기 선형 모델에 제공될 시에 하나 이상의 미결정 출력 매개변수를 예측하며,상기 선형 모델을 이용하여 상기 하나 이상의 출력 매개변수를 최적화하는 것을 수행하도록 하는 컴퓨터 판독 가능 명령을 더 기억하는 것을 특징으로 하는 컴퓨터 판독 가능 매체.
- 제 34 항에 있어서,상기 동적 공간 모델은 증착율 모델인 것을 특징으로 하는 컴퓨터 판독 가능 매체.
- 제 34 항에 있어서,상기 하나 이상의 입력 매개변수는,트리에틸 보레이트, 트리에틸 포스페이트 및 테트라에틸 오르토실리케이트를 포함하는 하나 이상의 도펀트 기체 흐름 및,압력, 전력 및 기체 흐름을 포함하는 하나 이상의 플라즈마 에칭 입력을 포함하는 것을 특징으로 하는 컴퓨터 판독 가능 매체.
- 제 34 항에 있어서,상기 하나 이상의 출력 매개변수는, 리플로 전후의 2차 이온 질량 분광 분석법 도펀트 프로파일, 푸리에 변환 적외선 분광법 응집체 도펀트 프로파일, 플라즈마 에칭 출력 및, 전기 측정, 임계 치수 측정, X 및 Y 방향에서 습식 에칭 전후의 주사 전자 현미경법 단면 측벽 프로파일을 포함하는 습식 세정 출력을 포함하는 하나 이상의 화학 증착 출력을 포함하는 것을 특징으로 하는 컴퓨터 판독 가능 매체.
- 제 27 항에 있어서,상기 컴퓨터 시스템에서 실행될 시에, 상기 컴퓨터 시스템이 100 옹그스트롬 미만의 셀 프로파일 편차를 가진 반도체 웨이퍼를 제조하도록 하는 컴퓨터 판독 가능 명령을 더 기억하는 것을 특징으로 하는 컴퓨터 판독 가능 매체.
- 제 30 항에 있어서,상기 비선형 모델 구조는 INARX 모델이며, 상기 무기억 비선형 함수는 동적 에칭 공정 동작을 포착하는 것을 특징으로 하는 컴퓨터 판독 가능 매체.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US40690502P | 2002-08-28 | 2002-08-28 | |
| US60/406,905 | 2002-08-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050032120A KR20050032120A (ko) | 2005-04-06 |
| KR100638948B1 true KR100638948B1 (ko) | 2006-10-25 |
Family
ID=31978382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057003145A KR100638948B1 (ko) | 2002-08-28 | 2003-08-28 | 반도체 에칭 공정의 동적 모델링 및 레서피 최적화 방법 및시스템 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7155301B2 (ko) |
| EP (1) | EP1546876A4 (ko) |
| JP (1) | JP2006518925A (ko) |
| KR (1) | KR100638948B1 (ko) |
| AU (1) | AU2003278750A1 (ko) |
| WO (1) | WO2004021405A2 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7369905B1 (en) * | 2005-01-28 | 2008-05-06 | Advanced Micro Devices | Method and apparatus for pressure and plasma control during transitions used to create graded interfaces by multi-step PECVD deposition |
| US7235414B1 (en) * | 2005-03-01 | 2007-06-26 | Advanced Micro Devices, Inc. | Using scatterometry to verify contact hole opening during tapered bilayer etch |
| US20070224840A1 (en) * | 2006-03-21 | 2007-09-27 | Varian Semiconductor Equipment Associates, Inc. | Method of Plasma Processing with In-Situ Monitoring and Process Parameter Tuning |
| KR100868083B1 (ko) * | 2006-05-19 | 2008-11-14 | 세종대학교산학협력단 | 웨이브릿을 이용한 플라즈마장비의 센서정보 감시방법 |
| US7511835B2 (en) * | 2007-04-12 | 2009-03-31 | Tokyo Electron Limited | Optical metrology using a support vector machine with simulated diffraction signal inputs |
| US20090089024A1 (en) * | 2007-09-28 | 2009-04-02 | Chung-Ho Huang | Methods and arrangement for creating models for fine-tuning recipes |
| US7713757B2 (en) * | 2008-03-14 | 2010-05-11 | Applied Materials, Inc. | Method for measuring dopant concentration during plasma ion implantation |
| WO2011041012A2 (en) * | 2009-07-31 | 2011-04-07 | Aptima, Inc | Dynamic process modeling assembly and method of use |
| US8532796B2 (en) | 2011-03-31 | 2013-09-10 | Tokyo Electron Limited | Contact processing using multi-input/multi-output (MIMO) models |
| US10784174B2 (en) * | 2017-10-13 | 2020-09-22 | Lam Research Corporation | Method and apparatus for determining etch process parameters |
| CN117046692B (zh) * | 2023-10-12 | 2023-12-08 | 南通华隆微电子股份有限公司 | 一种半导体快速涂胶方法及系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0614519B2 (ja) * | 1984-03-16 | 1994-02-23 | 株式会社日立製作所 | プラズマ処理の制御方法 |
| US5307296A (en) * | 1989-11-17 | 1994-04-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor workpiece topography prediction method |
| US5711843A (en) * | 1995-02-21 | 1998-01-27 | Orincon Technologies, Inc. | System for indirectly monitoring and controlling a process with particular application to plasma processes |
| US6133132A (en) | 2000-01-20 | 2000-10-17 | Advanced Micro Devices, Inc. | Method for controlling transistor spacer width |
| JP4437611B2 (ja) * | 2000-11-16 | 2010-03-24 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| GB2393852B (en) * | 2001-02-14 | 2005-04-13 | Advanced Micro Devices Inc | Method and apparatus for controlling etch selectivity |
| JP3708031B2 (ja) * | 2001-06-29 | 2005-10-19 | 株式会社日立製作所 | プラズマ処理装置および処理方法 |
-
2003
- 2003-08-28 KR KR1020057003145A patent/KR100638948B1/ko not_active IP Right Cessation
- 2003-08-28 WO PCT/US2003/027341 patent/WO2004021405A2/en active Application Filing
- 2003-08-28 EP EP03770274A patent/EP1546876A4/en not_active Withdrawn
- 2003-08-28 AU AU2003278750A patent/AU2003278750A1/en not_active Abandoned
- 2003-08-28 US US10/523,777 patent/US7155301B2/en not_active Expired - Lifetime
- 2003-08-28 JP JP2004532027A patent/JP2006518925A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20050289487A1 (en) | 2005-12-29 |
| US7155301B2 (en) | 2006-12-26 |
| WO2004021405A3 (en) | 2004-07-01 |
| EP1546876A4 (en) | 2008-11-19 |
| WO2004021405A2 (en) | 2004-03-11 |
| EP1546876A2 (en) | 2005-06-29 |
| KR20050032120A (ko) | 2005-04-06 |
| JP2006518925A (ja) | 2006-08-17 |
| AU2003278750A8 (en) | 2004-03-19 |
| AU2003278750A1 (en) | 2004-03-19 |
| WO2004021405B1 (en) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lessard et al. | Analysis and design of optimization algorithms via integral quadratic constraints | |
| US11836429B2 (en) | Determination of recipes for manufacturing semiconductor devices | |
| KR100638948B1 (ko) | 반도체 에칭 공정의 동적 모델링 및 레서피 최적화 방법 및시스템 | |
| US10620597B2 (en) | Gray box model estimation for process controller | |
| KR20200123480A (ko) | 통합형 반도체 공정 모듈을 포함하는 자기 인식 및 보정 이종 플랫폼, 및 이를 사용하기 위한 방법 | |
| US10977405B2 (en) | Fill process optimization using feature scale modeling | |
| KR20200124315A (ko) | 통합형 반도체 공정 모듈을 포함하는 자기 인식 및 보정 이종 플랫폼, 및 이를 사용하기 위한 방법 | |
| TWI247332B (en) | Method and apparatus for controlling etch selectivity | |
| JP7569444B2 (ja) | ハイブリッド学習モデルを用いて性能を向上させた半導体処理ツール | |
| JP7402179B2 (ja) | 熱エッチングおよび原子層エッチングにおけるエッチング特性の予測 | |
| JP6065612B2 (ja) | シミュレーション方法、シミュレーションプログラム、加工装置およびシミュレータ | |
| JP2004509407A (ja) | 半導体製造における制御を改良するための適応サンプリング方法 | |
| TW202429323A (zh) | 虛擬半導體裝置製造環境中之製程窗的最佳化系統及方法 | |
| JP7556047B2 (ja) | マルチチャンバ半導体機器のための予測ウエハスケジューリング | |
| US20220245307A1 (en) | Hybrid physics/machine learning modeling of processes | |
| US11237544B2 (en) | Information processing device, program, process treatment executing device, and information processing system | |
| JP5443365B2 (ja) | レシピを微調整するためのモデルを作成するための方法及び配置構造 | |
| Xiao et al. | Recurrent neural-network-based model predictive control of a plasma etch process | |
| JP7138569B2 (ja) | 半導体ダイのオフセット補償ばらつき | |
| JP2009086293A (ja) | 形状予測方法、フォトマスクの製造方法、電子部品の製造方法、および形状予測プログラム | |
| Li et al. | Single‐Index Additive Vector Autoregressive Time Series Models | |
| Tao et al. | Hierarchical models for the spatial–temporal carbon nanotube height variations | |
| Ventzek et al. | Application and simulation of low temperature plasma processes in semiconductor manufacturing | |
| WO2024203791A1 (ja) | コンピュータプログラム、情報処理方法及び情報処理装置 | |
| Shifat et al. | High-Accuracy Prediction of ScAlN Thin Film Dry Etching Using Machine Learning Driven Regression Modeling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |