KR100638821B1 - 표면탄성파 소자 및 그 제조방법 - Google Patents

표면탄성파 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100638821B1
KR100638821B1 KR1020050042093A KR20050042093A KR100638821B1 KR 100638821 B1 KR100638821 B1 KR 100638821B1 KR 1020050042093 A KR1020050042093 A KR 1020050042093A KR 20050042093 A KR20050042093 A KR 20050042093A KR 100638821 B1 KR100638821 B1 KR 100638821B1
Authority
KR
South Korea
Prior art keywords
surface acoustic
acoustic wave
piezoelectric plate
electrode
input
Prior art date
Application number
KR1020050042093A
Other languages
English (en)
Inventor
김정훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050042093A priority Critical patent/KR100638821B1/ko
Application granted granted Critical
Publication of KR100638821B1 publication Critical patent/KR100638821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals

Abstract

본 발명은 압전기판을 통해 전달되는 표면파의 에너지 손실이 적고 얇은 두께의 패키지로 구현할 수 있는 표면탄성파(SAW:Surface Acoustic Wave) 소자 및 그의 제조방법에 관한 것으로서, 본 발명의 표면탄성파 소자는 소정의 크기를 갖는 제1압전기판과, 상기 제1압전기판 상에 형성된 적어도 하나의 IDT 전극과, 상기 제1압전기판 상에서 상기 IDT 전극과 전기적으로 연결된 입출력 전극과, 상기 IDT 전극 및 입출력 전극의 상부에 상기 전극들과 접촉되어 형성된 제2압전기판을 포함하여 구성된다.
탄성표면파(SAW), 압전기판, IDT, 전극

Description

표면탄성파 소자 및 그 제조방법{Surface acoustic wave device and manufacturing method the same}
도 1은 종래의 표면탄성파 소자의 구조를 보인 단면도이다.
도 2의 (a) 및 (b)는 종래의 표면탄성파 소자의 패키지 구조를 보인 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 표면탄성파 소자의 구조를 보인 단면도이다.
도 4는 본 발명의 다른 실시형태에 따른 표면탄성파 소자의 구조를 보인 단면도이다.
도 5의 (a) 내지 (d)는 본 발명에 따른 표면탄성파 소자의 제조방법을 보이는 공정별로 나타낸 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100,300 : 표면탄성파 소자 110,310 : 제1압전기판
120,320 : IDT 전극 130,140,330,340 : 입,출력 전극
150,350 : 제1압전기판 160,360 : 도전성 비아(via)
본 발명은 표면탄성파(SAW:Surface Acoustic Wave) 소자에 관한 것으로서, 특히 압전기판을 통해 전달되는 표면파의 에너지 손실이 적고 얇은 두께의 패키지로 구현할 수 있는 표면탄성파 소자 및 그의 제조방법에 관한 것이다.
통신산업이 발달되면서 무선통신 제품은 점차 소형화, 고품질화 및 다기능화되어 가고 있다. 이러한 경향에 맞추어 무선통신 제품에 사용되는 부품, 예를 들어 필터, 듀플렉서 등에 대해서도 소형화 및 다기능화가 요구되고 있다. 이러한 부품의 일례로서, 표면탄성파 필터, 표면탄성파 듀플렉서 등이 사용되고 있다. 특히, 휴대 전화기 등에 무선 주파수(RF)부에 사용되는 경우에는 수신 감도의 향상, 소비 전력의 저감 및 통과 대역 근방의 노이즈 레벨을 충분히 억제시킬 목적으로, 얇은 두께를 가지면서도 손실이 적은 표면탄성파 필터가 요구되고 있다.
표면탄성파 필터나 표면탄성파 듀플렉서를 포함한 표면탄성파 소자(10)는 기본적으로 도 1에 도시된 바와 같이, 압전기판(11) 상에 하나 이상의 IDT(Inter Digital Transducer) 전극(12)과 입출력 전극(13,14)이 형성되어 구성된다. 상기 IDT 전극(12)은 압전기판(11) 상에 빗살형태로 이루어진 두 개의 마주보는 전극으로 형성된다.
도 1의 표면탄성파 소자(10)에 있어서, 입력전극(13)을 통해 전기적인 신호를 인가하면 상기 IDT 전극(12)간의 겹쳐지는 길이만큼 압전효과에 의한 압전왜곡이 발생되고, 상기 압전왜곡에 의하여 압전기판(11)에 전달되는 탄성표면파가 발생되고, 이를 출력전극(14)을 통해 전기신호로 변환하여 출력하는 것으로서, 이때 상기 IDT 전극(12)의 간격, 전극폭 또는 길이 등과 같은 여러 인자들에 의해서 결정된 소정 주파수 대역의 전기신호만이 필터링된다.
도 2의 (a) 및 (b)는 종래의 표면탄성파 소자의 패키지 구조를 보인 단면도이다. 도 2의 (a)에 있어서, 리드프레임(미도시)이 저면에 형성된 절연기판(20) 상에 표면탄성파 소자(10)를 접합재 등으로 본딩하고, 상기 표면탄성파 소자(10)의 입출력 전극(13,14)과 리드프레임을 와이어(22)로 연결시킨다. 도 2의 (b)에 있어서, 리드프레임(미도시)이 저면에 형성된 절연기판(24) 상에 입출력 전극(13,14)에 접합된 범프볼(26)을 통해 표면탄성파 소자(10)를 플립칩 본딩(flip chip bonding)에 의하여 실장함과 동시에 전기적 접속을 구현한다.
그러나, 이러한 종래의 표면탄성파 소자(10)에서는 압전기판(11)상에 형성된 전극의 무게로 인한 매스 로딩 효과(mass loading effect)가 필연적이었다. 따라서, 종래에는 이러한 매스 로딩 효과로 인하여 상기 압전기판(11)에 발생된 탄성표면파의 속도 감소 및 에너지 손실을 초래하였으며, 나아가 탄성표면파 소자(10)의 동작 주파수에 영향을 주게 되어 주파수 필터링 특성이 저하되는 문제점이 있었다.
따라서, 상기한 문제점을 해결하기 위하여 제안된 것으로서, 본 발명의 목적은 압전기판 상에 형성된 전극의 무게에 의한 매스 로딩 효과(mass loading effect)로 인해 발생되는 표면파의 에너지 손실을 분산시켜, 전체적인 표면파의 에너지 손실을 줄이고 얇은 두께의 패키지로 구현할 수 있는 표면탄성파 소자 및 그의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 표면탄성파 소자는,
소정의 크기를 갖는 제1압전기판; 상기 제1압전기판 상에 형성된 적어도 하나의 IDT 전극; 상기 제1압전기판 상에서 상기 IDT 전극과 전기적으로 연결된 입출력 전극; 상기 IDT 전극 및 입출력 전극의 상부에 상기 전극들과 접촉되어 형성된 제2압전기판을 포함한다.
본 발명의 일 실시형태에서, 상기 제1 및 제2압전기판은 바람직하게는 동일한 재료로 형성되어 있다.
본 발명의 일 실시형태에서, 상기 제2압전기판에는 상기 입출력 전극을 외부 단자와 전기적으로 연결하기 위한 도전성 비아(via)가 형성되어 있다.
또한, 상기 목적을 달성하기 위한 본 발명의 표면탄성파 소자의 제조방법은,
소정 크기의 제1압전기판을 마련하는 단계; 상기 제1압전기판 상에 하나 이상의 IDT 전극 및 입출력 전극을 형성하는 단계; 및 상기 IDT 전극 및 입출력 전극의 상부에 상기 IDT 전극 및 입출력 전극과 접촉되도록 제2압전기판을 형성하는 단계를 포함한다.
본 발명의 일 실시형태에서, 상기 제2압전기판에, 상기 입출력 전극을 외부 단자와 연결하기 위한 도전성 비아를 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시형태에서, 상기 제2압전기판은 상기 제1압전기판의 재료와 동일한 재료로 형성된다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시형태들에 대하여 상세하게 설명될 것이다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
도 3은 본 발명의 일 실시형태에 따른 표면탄성파 소자의 구조를 보인 단면도이다. 도 3을 참조하면, 본 발명의 일 실시형태에 따른 표면탄성파 소자(100)는 소정 크기를 갖는 제1압전기판(110)과, 상기 제1압전기판(110) 상에 형성된 적어도 하나의 IDT 전극(120)과, 상기 제1압전기판(110) 상에 형성되며 상기 IDT 전극(120)과 전기적으로 연결된 입출력 전극(130,140)과, 상기 IDT 전극(120) 및 입출력 전극(130,140)과 접촉되어 형성된 제2압전기판(150)을 포함하여 구성된다.
상기와 같이 구성된 본 발명의 표면탄성파 소자(100)에서는, IDT 전극(120) 및 입출력 전극(130,140)에 접촉되도록 별도의 제2압전기판(150)을 상기 IDT 전극(120) 및 입출력 전극(130,140)의 상부에 형성함으로써, 압전효과로 발생된 압전왜곡에 의한 탄성표면파가 상하로 배치된 제1압전기판(110) 및 제2압전기판(150)으로 분산되어 각각 진행하도록 한다. 이로써 IDT 전극(120)의 형성으로 인하여 발생되는 매스 로딩 효과(mass loading effect)에 의한 탄성표면파의 에너지 손실을 상하의 제1압전기판(110) 및 제2압전기판(150)에 분산시킬 수 있다. 따라서, 본 발명에 따른 표면탄성파 소자(100)의 전체적인 에너지 손실을 줄일 수 있다. 여기서, 상기 제1압전기판(110) 및 제2압전기판(150)은 바람직하게는 동일한 재료로 형성된다.
도 4는 본 발명의 다른 실시형태에 따른 표면탄성파 소자의 구조를 보인 단면도이다. 도 4를 참조하면, 본 발명의 표면탄성파 소자(300)는 소정 크기를 갖는 제1압전기판(310)과, 상기 제1압전기판(310) 상에 형성된 적어도 하나의 IDT 전극(320)과, 상기 제1압전기판(310) 상에 형성되며 상기 IDT 전극(320)과 전기적으로 연결된 입출력 전극(330,340)과, 상기 입출력 전극(330,340)을 외부 단자와 전기적으로 연결하기 위한 도전성 비아(360)가 형성된 제2압전기판(350)을 포함한다.
이와 같이 도전성 비아(360)를 통해 상기 입출력 전극(330,340)을 외부 단자와 연결하여 웨이퍼 단계 패키징(Wafer Level Packaging:WLP)형 제품을 구현함으로써 종래에 비해 외벽의 두께를 줄여 표면탄성파 소자 제품의 크기를 줄일 수 있으 며, 나아가 추가적인 패키지 등의 자재가 필요치 않게 됨으로써 제품의 재료비를 절감할 수도 있다.
도 5의 (a) 내지 (d)는 본 발명의 일 실시형태에 따른 표면탄성파 소자의 제조방법을 보이는 공정별로 나타낸 도면이다.
우선, 본 발명에 따른 표면탄성파 소자의 제조방법은 도 5의 (a)에 도시된 바와 같이, 소정 크기의 제1압전기판(110)을 마련한다. 이어 도 5의 (b)에 도시된 바와 같이 전극막을 패터닝하여 상기 제1압전기판(110) 상에 하나 이상의 IDT 전극(120) 및 입출력 전극(130,140)을 형성한다. 계속하여, 도 5의 (c)에 도시된 바와 같이 상기 제1압전기판(110) 상에 형성된 IDT 전극(120) 및 입출력 전극(130,140)의 상부에 상기 IDT 전극(120) 및 입출력 전극(130,140)과 접촉되도록 제2압전기판(150)을 형성한다. 상기 도 5의 (c)에서, 바람직하게는 상기 제1압전기판(110)과 동일한 재료를 갖는 제2압전기판(150)을 형성한다.
도 5의 (c)가 이루어진 이후에, 도 5의 (d)에 도시된 바와 같이 상기 제2압전기판(150)에서, 상기 입출력 전극(130,140)과 접촉된 부분에 소정 크기의 비아홀을 형성한 후, 상기 비아홀에 금속 등을 매립하여 도전성 비아(160)을 형성하는 과정을 더 포함할 수도 있다.
또한, 다른 방안으로서, 도 5의 (c)에 있어서, 상기 제2압전기판(150)에서 상기 입출력 전극(130,140)에 접촉될 부분에 소정 크기의 비아홀을 형성하는 과정 을 먼저 수행한 후, 상기 제2압전기판(150)을 상기 IDT 전극(120) 및 입출력 전극(130,140)에 접촉하여 형성하고, 상기 비아홀에 금속 등을 매립하여 도전성 비아(160)를 형성하는 과정을 수행할 수도 있다. 이로써, 상기 제2압전기판(150)에서 상기 입출력 전극(130,140)에 접합된 부분에 형성된 소정 크기의 도전성 비아(160)를 통해 상기 입출력 전극(130,140)을 외부 단자에 연결시킬 수 있다.
이상에서 설명한 상세한 설명 및 도면의 내용은 본 발명에 따른 표면탄성파 소자 및 그 제조방법에 대한 양호한 실시형태들을 예시적으로 기술한 것으로서, 본 발명이 여기에 한정되지는 않는다. 특히 본 발명에서 적용된 각 과정은 본 발명의 일례로서 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 기법에 의해 구현될 수 있다.
따라서, 본 발명의 권리범위는 상기한 상세한 설명 및 도면에 의해 결정되는 것이 아니라, 첨부된 특허청구범위에 의해 결정되어야 할 것이다.
상술한 바와 같이, 본 발명에 의하면, 종래의 방식으로 제작된 표면탄성파 소자의 패턴 위에 새로운 압전기판을 더 형성함으로써, 종래와 비교하여 IDT의 무게로 인한 매스 로딩 효과(mass loading effect)에 의해 발생되는 표면파의 에너지 손실을 양쪽 압전기판으로 분산시킴으로써 표면탄성파 소자의 전체적인 에너지 손실을 줄일 수 있는 표면탄성파 소자를 제공할 수 있다.
또한, 본 발명에 의하면, 전극 상부에 형성된 새로운 압전기판에 도전성 비아를 형성하고, 상기 도전성 비아를 통해 전극과 외부 단자를 연결하여 웨이퍼 레벨 패키징(WLP)형 패키지를 구현함으로써 표면탄성파 패키지의 두께를 줄여 제품의 크기를 줄일 수 있다.

Claims (6)

  1. 소정의 크기를 갖는 제1압전기판;
    상기 제1압전기판 상에 형성된 적어도 하나의 IDT 전극;
    상기 제1압전기판 상에 형성되며, 상기 IDT 전극과 전기적으로 연결된 입출력 전극; 및
    상기 IDT 전극 및 입출력 전극의 상부에 상기 전극들과 접촉되어 형성된 제2압전기판; 을 포함하는 것을 특징으로 하는 표면탄성파 소자.
  2. 제1항에 있어서,
    상기 제1압전기판 및 제2압전기판은 동일한 재료로 형성된 것을 특징으로 하는 표면탄성파 소자.
  3. 제1항에 있어서,
    상기 제2압전기판에는, 상기 입출력 전극을 외부 단자와 전기적으로 연결하기 위한 도전성 비아가 형성된 것을 특징으로 하는 표면탄성파 소자.
  4. 소정 크기의 제1압전기판을 마련하는 단계;
    상기 제1압전기판 상에 하나 이상의 IDT 전극 및 입출력 전극을 형성하는 단계; 및
    상기 IDT 전극 및 입출력 전극의 상부에 상기 IDT 전극 및 입출력 전극과 접촉되도록 제2압전기판을 형성하는 단계; 를 포함하는 것을 특징으로 하는 표면탄성파 소자 제조방법.
  5. 제4항에 있어서,
    상기 제2압전기판에, 상기 입출력 전극을 외부 단자와 연결하기 위한 도전성 비아를 형성하는 단계를 더 포함하는 것을 특징으로 하는 표면탄성파 소자 제조방법.
  6. 제4항에 있어서,
    상기 제2압전기판은 상기 제1압전기판과 동일한 재료로 형성된 것을 특징으로 하는 표면탄성파 소자 제조방법.
KR1020050042093A 2005-05-19 2005-05-19 표면탄성파 소자 및 그 제조방법 KR100638821B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050042093A KR100638821B1 (ko) 2005-05-19 2005-05-19 표면탄성파 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050042093A KR100638821B1 (ko) 2005-05-19 2005-05-19 표면탄성파 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100638821B1 true KR100638821B1 (ko) 2006-10-27

Family

ID=37620979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050042093A KR100638821B1 (ko) 2005-05-19 2005-05-19 표면탄성파 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100638821B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856288B1 (ko) * 2007-04-04 2008-09-03 삼성전기주식회사 탄성표면파 필터 웨이퍼레벨 패키지 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335974A (ja) 1997-05-29 1998-12-18 Matsushita Electric Ind Co Ltd 弾性境界波素子
JP2004304622A (ja) 2003-03-31 2004-10-28 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
KR100593354B1 (ko) 2003-11-12 2006-06-28 후지쓰 메디아 데바이스 가부시키가이샤 탄성 경계파 디바이스 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335974A (ja) 1997-05-29 1998-12-18 Matsushita Electric Ind Co Ltd 弾性境界波素子
JP2004304622A (ja) 2003-03-31 2004-10-28 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
KR100593354B1 (ko) 2003-11-12 2006-06-28 후지쓰 메디아 데바이스 가부시키가이샤 탄성 경계파 디바이스 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856288B1 (ko) * 2007-04-04 2008-09-03 삼성전기주식회사 탄성표면파 필터 웨이퍼레벨 패키지 제조방법

Similar Documents

Publication Publication Date Title
US6566981B2 (en) Surface acoustic wave device having plural ground conductor films in the housing cavity
US20070080757A1 (en) Composite filter chip
JP4518870B2 (ja) 弾性表面波装置および通信装置
KR20000052590A (ko) 탄성표면파 장치
US7436273B2 (en) Surface acoustic wave device and method for manufacturing the same
US11677377B2 (en) Multi-layer piezoelectric substrate with grounding structure
CN111740722A (zh) 滤波器和射频通信设备
KR100638821B1 (ko) 표면탄성파 소자 및 그 제조방법
US8525615B2 (en) Elastic wave duplexer having a sealing member that includes a recess
JP2001189639A (ja) 弾性表面波装置
JP5038452B2 (ja) 弾性表面波装置および通信装置
US6946929B2 (en) Surface acoustic wave device having connection between elements made via a conductor not on the piezoelectric substrate
CN212627826U (zh) 滤波器和射频通信设备
JP6253306B2 (ja) 電子デバイス
JP2002100945A (ja) 弾性表面波装置およびその製造方法
JP5277883B2 (ja) 弾性波フィルタ装置
JP3911426B2 (ja) 弾性表面波フィルタ用パッケージおよび弾性表面波フィルタ装置
US20240048125A1 (en) Radio frequency acoustic devices and methods with interdigital transducer formed in multilayer piezoelectric substrate
JP7465515B1 (ja) 弾性波デバイス
US20220158610A1 (en) Method of making a packaged acoustic wave devices with multi-layer piezoelectric substrate
US20230336159A1 (en) Surface acoustic wave filters with suppressed cavity bending
US20240039507A1 (en) Transverse mode suppression method of multilayer piezoelectric substrate device with tapered interdigital transducer structure
KR100306630B1 (ko) 복합 표면 탄성파 필터
JP2003087093A (ja) 弾性表面波フィルタ
KR100489825B1 (ko) 플립칩형 표면탄성파 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee