KR100638703B1

KR100638703B1 - 데이터 프로세싱 시스템용 셀룰러 엔진

Info

Publication number: KR100638703B1
Application number: KR1020057009994A
Authority: KR
Inventors: 게오르그 스테판; 댄 토메스쿠
Original assignee: 코넥스 테크날러지, 인크
Priority date: 2002-12-05
Filing date: 2003-12-05
Publication date: 2006-10-31
Also published as: US7908461B2; EP1570373A4; JP2006509306A; US7383421B2; KR20050085299A; US20040123071A1; US20080126757A1; EP1570373A1; WO2004053718A1; AU2003296312A1

Abstract

데이터 프로세싱 시스템(102)은, 각각이 프로세싱 회로(130)를 포함하는, n-셀들을 포함하는 연관 메모리 장치(104)를 포함한다. 컨트롤러(100)는 복수개 명령어들 중 하나를 연관 메모리 장치(104)로 발행하는데 이용되는 한편, 클록 장치(106)는 매 초당 소정 갯수의 클록 사이클들로 이루어진 동기화 클록 신호를 출력하는데 이용된다. 클록 장치(106)는 동기화 클록 신호를 연관 메모리 장치(104), 및 복수개 명령어들 중 하나를, 클록 사이클들 중 하나의 클록 사이클내에서, n-셀들 모두로 동시에 전역적으로 전달하는 컨트롤러로 출력한다.

데이터 프로세싱 시스템, 연관 메모리 장치, 동기화 클록 신호, 복수개 명령어들

Description

데이터 프로세싱 시스템용 셀룰러 엔진 {CELLULAR ENGINE FOR A DATA PROCESSING SYSTEM}

관련 출원들에 대한 상호 참조

본 출원은, 그 전부가 여기에 참조로써 포함되어 있는, "ENHANCED VERSION OF CONNEX MEMORY"라는 명칭으로 2002년 12월 5일에 출원된 미국 가명세출원 제 60/431,154호에 대한 우선권을 주장한다. 본 출원의 주제는, 그 전부가 여기에 참조로써 포함되어 있는, "A MEMORY ENGINE FOR THE INSPECTION AND MANIPULATION OF DATA"라는 명칭으로 2001년 8월 10일에 출원된 계류 중인 미국 특허출원 제 09/928,151호 및 "DATA PROCESSING SYSTEM FOR A CARTESIAN CONTROLLER"라는 명칭으로 2003년 12월 4일에 출원된 미국 특허출원과 관련이 있다.

본 발명은 일반적으로 데이터 프로세싱 시스템용 엔진에 관한 것으로서, 보다 구체적으로는, 데이터 프로세싱 속도 및 효율성을 증가시키기 위해, 액티브 연관 메모리 장치(active associative memory device)를 구현하는 데이터 프로세싱 시스템용 셀룰러 엔진 또는 연관 엔진에 관한 것이다.

자동화 또는 반-자동화 데이터 프로세싱 시스템들은 광범위한 애플리케이션들에서의 통합 컴포넌트들이다. 통상적으로, 데이터 관리 시스템들은 좀더 큰 컴퓨 터화 장치 또는 시스템내에 내장되어, 필요한 산술적 피연산자들, 데이터 변환 등을 수행하는 것 등에 의해, 좀더 큰 컴퓨터화 시스템에서 실행 중인 애플리케이션들을 지원하거나 촉진하는 기능을 한다.

공지되어 있는 바와 같이, 기본적인 데이터 프로세싱 시스템들은 SISD(single instruction, single data stream) 장치들로서 분류될 수 있고 통상적으로, 그들의 가장 간단한 표현으로서, 프로세서, 인터페이스, 및 메모리 장치를 이용한다. 프로세서는, 사용자에 의해서나 전반적인 시스템의 다른 컴포넌트에 의해 입력된 명령어들에 응답하여, 지시된 태스크들을 수행한다. 지시된 태스크들을 수행함에 있어서, 프로세서는, 데이터 요청들과 같은, 명령들을 메모리 장치로 전달하기 위해서 뿐만 아니라 메모리 장치내에 저장되어 있는 소정 데이터를 그것에 의해 수신하기 위해서 인터페이스에 의존한다.

공지의 데이터 프로세싱 시스템들은 대부분, 관용적으로 어드레스된 메모리 장치들을 이용한다. 즉, 공지의 데이터 시스템들은, 각각이 자신만의 특정 어드레스를 갖는, 정의된 로케일들(locales)을 포함하는 메모리 장치들을 이용한다. 프로세서가 어드레스 A에 저장되어 있는 값을 어드레스 B에 저장되어 있는 값과 가산하고자 할 경우, 메모리 장치는 메모리 장치내의 어드레스된 특정 로케이션들 또는 셀들로 진행하고, 인터페이스를 통해, 이 값들을 적절한 합산이 발생할 수 있는 프로세서로 전달할 것이다. 이와 같은 시스템들에서, 통합 컴포넌트들의 특징 및 능력, 즉, 프로세서 및 메모리 장치들의 특징 및 능력들은 잘 정의되어 있으며 서로 상이하다. 도 1은, 프로세서(2)가 입력 라인(4)을 통해 입력된 태스크들에 응답하 여 동작하는 이와 같은 공지의 데이터 프로세싱 시스템을 도시한다. 그 다음, 인터페이스(6)는, 데이터 요청들과 같은, 명령어들을 메모리 장치(8)로 전달하는데 뿐만 아니라 메모리 장치(8)내에 저장되어 있는 소정 데이터를 그것에 의해 수신하는데 이용된다.

데이터 프로세싱 시스템들이 하나 이상의 프로세서 및 메모리 장치를 포함할 수 있다는 것도 공지되어 있으며, 또한, 이러한 다수 컴포넌트들이 명령어들의 다수 스트림들을 실행하는 시스템의 일부일 수 있다는 것도 공지되어 있다. 이러한 MIMD(multiple instructions streams, multiple data streams) 장치들은 밀접하게 결합되어 있는 SISD 장치들의 큰 집합들로 볼 수 있는데, 이 경우, 시스템의 각 프로세서는, 다른 통합 프로세서들과의 전반적인 협력하에 동작하지만, 더 큰 태스크의 특정 부분을 책임진다. 즉, MIMD 장치들의 효과성은 통상적으로, 해결되어야 하는 문제 자체가 복수개의 유사하면서 비교적 독립적인 하부-문제들로 분석되는 것이 적합한 특정 영역들로 한정된다. MIMD 장치들의 통합 컴포넌트들에 대한 특징 및 능력들 또한 잘 정의되어 있으며 서로 상이하다.

또 다른 공지의 데이터 프로세싱 시스템은 SIMD(single instruction multiple data streams) 장치들을 수반한다. 이러한 SIMD 장치들은, 모두가, 서로 동기하여, 동일한 프로그램을 실행하지만, 각각의 프로세서가 현재의 명령어에 의해 특정된 연산자를 상이한 피연산자들에 적용함으로써 자신만의 결과를 발생시키는, 임의 갯수의 프로세서들을 이용한다. SIMD 장치의 프로세서들은 피연산자들을 취하고 결과들을 저장하기 위해 통합 메모리 장치들에 액세스한다. 이 경우에도, SIMD 장치의 그러한 통합 컴포넌트들의 특징 및 능력들은 잘 정의되어 있으며, 그들의 작업을 수행하기 위해서는 메모리 장치로의 소정 유형의 액세스를 가져야 하는 프로세서들에 의해 계산들이 실행된다는 점에서, 서로 상이하다.

따라서, 공지의 데이터 프로세싱 시스템들이 다량의 데이터를 프로세싱할 수는 있지만, 프로세서들 및 메모리 장치들에 대해 정의된 불변의 특징은 다양한 연산들이 완결될 수 있는 속도 및 효율성을 제한한다.

관용적으로 어드레스되지 않는 다른 클래스의 메모리 장치들을 이용하는 다양한 아키텍처들도 구성되었다. 이러한 메모리 장치들은 통상적으로 '연관' 메모리 장치들인 것으로 설명되며, 암시되는 바와 같이, 메모리 장치내의 개별적인 데이터 비트들의 로케이션에 의해 개별적인 데이터 비트들을 목록화하지 않는다. 오히려, 연관 메모리 장치들은 그들의 데이터 비트들을 거기에 저장되어 있는 정보의 특징 또는 고유 품질에 의해 '어드레스'한다. 즉, 연관 메모리 장치들내의 데이터는 데이터의 로케이션들에 대한 이름이 아니라, 메모리의 특정 셀 각각에 저장되어 있는 데이터의 특성들로부터 식별된다.

대부분의 연관 메모리 장치들에 저장되어 있는 모든 데이터에는 고정된 사이즈의 키 필드가 첨부된다. 다음으로는, 검색 키를 이용해, 연관 메모리 장치내에서, 그들의 명명된 로케이션과 상관없이, 지시된 명령어들에 따른 후속 프로세싱을 위한, 첨부된 키 필드(들)가 검색 키와 매칭되는 특정 데이터 필드 또는 복수개의 데이터 필드들을 선택한다.

따라서, 연관 메모리 장치들의 구현이 공지되어 있지만, 이러한 장치들은 항 상, 표준 프로세서들, 인터페이스들, 및 관용적으로 어드레스된 메모리 장치들을 이용하는 공지의 데이터 프로세싱 시스템들내에서, 특수 블록들 또는 컴포넌트들로서 이용되었다. 즉, 공지의 연관 메모리 장치들이 관용적인 어드레싱 프로토콜들을 이용하지는 않지만, 이들이, 공지의 SISD, SIMD, 및 MIMD 아키텍처들과 모순되지 않는 방식으로 공지의 프로세서들 및 외부 메모리 장치들에 의존하는 대신, 정보 자체를 프로세싱할 수는 없다.

상기 문제들 및 관심들을 고려하여, 따라서, 본 발명은, 메모리 장치의 셀들이, 프로세서 및 메모리 장치 모두로서 선택적으로 동작하는 것에 의해, 그들의 작업들을 수행하기 위해 별개의 메모리 블록에 액세스할 필요가 전혀 없으므로, 프로세싱, 계산, 및 통신 시간들을 실질적으로 감소시키는, 가변-사이즈 키들을 사용하는 액티브 연관 메모리 장치를 이용하는 것에 의해 상술된 단점들을 극복하는, 데이터 프로세싱 시스템용 엔진을 제공하고자 한다.

본 발명의 목적은 효율적인 데이터 프로세싱 시스템을 제공하는 것이다.

본 발명의 또 다른 중요 태양은, 데이터 프로세싱 속도 및 효율성을 증가시키는 방식으로, 액티브 연관 메모리를 구현하는 데이터 프로세싱 시스템용 셀룰러 엔진 또는 연관 엔진 장치를 제공하는 것이다.

본 발명의 또 다른 중요 태양은, 그것의 셀들이, 프로세서 및 메모리 장치 모두로서 선택적으로 동작하는 것에 의해, 그들의 작업들을 수행하기 위해 별개의 메모리 블록에 액세스할 필요가 전혀 없는 액티브 연관 메모리를 구현하는 데이터 프로세싱 시스템용 셀룰러 엔진 또는 연관 엔진 장치를 제공하는 것이다.

본 발명의 또 다른 중요 태양은, 그것의 개별적인 셀들이 전역적으로 전파되는 명령어 또는 조회에 의해 설정된 그들의 개별적인 상태에 기초해 소정 명령어를 선택적으로 프로세싱할 수 있는 액티브 연관 메모리 장치를 구현하는 데이터 프로세싱 시스템용 셀룰러 엔진 또는 연관 엔진을 제공하는 것이다.

본 발명의 또 다른 중요 태양은, 그것의 개별적인 셀들이, 단일 클록 사이클내에서 모두, 그들의 개별적인 상태에 기초해 소정 명령어를, 병렬로, 선택적으로 프로세싱할 수 있는 액티브 연관 메모리 장치를 구현하는 데이터 프로세싱 시스템용 셀룰러 엔진 또는 연관 엔진을 제공하는 것이다.

본 발명의 또 다른 중요 태양은, 가변-길이 키 필드들의 사용을 허용하는 액티브 메모리 장치를 구현하는 데이터 프로세싱 시스템용 셀룰러 엔진 또는 셀룰러 엔진을 제공하는 것이다.

본 발명의 또 다른 중요 태양은, 그것의 구조가 균일하여, 메모리에 저장되어 있는 정확하게 동일한 정보 부분이 프로그램이 실행되는 동안의 상이한 시점들에서 키 필드 또는 데이터 필드(의 일부)일 수 있게 하는 액티브 메모리 장치를 구현하는 데이터 프로세싱 시스템용 셀룰러 엔진 또는 셀룰러 엔진을 제공하는 것이다.

본 발명의 또 다른 목적은, 액티브 연관 메모리 장치내에서 검색 공간의 동적 제한을 가능하게 하는 효율적인 데이터 프로세싱 시스템을 위한 셀룰러 엔진을 제공하는 것이다.

본 발명의 또 다른 목적은, 셀 어레이의 일단(either end of the cell array)에 대한 선택적인 액세스 가능성을 제공하는 효율적인 데이터 프로세싱 시스템을 위한 셀룰러 엔진을 제공하는 것이다.

본 발명의 또 다른 목적은, 연관 메모리 장치내의 2 이상의 셀들 사이에서 데이터 전송을 조정할 수 있는 효율적인 데이터 프로세싱 시스템을 위한 엔진을 제공하는 것이다.

본 발명의 일 실시예에 따르면, 데이터 프로세싱 시스템은 각각이 프로세싱 회로를 포함하는 n-셀들을 포함하는 연관 메모리 장치를 포함한다. 컨트롤러를 이용해 복수개 명령어들 중 하나를 연관 메모리 장치로 발행하는 한편, 클록 장치를 이용해 매 초당 소정 갯수의 클록 사이클들로 이루어진 동기화 클록 신호를 출력한다. 클록 장치는 동기화 클록 신호를 연관 메모리 장치로 출력하고 컨트롤러는 복수개 명령어들 중 하나를, 클록 사이클들 중 하나의 클록 사이클 이내에, 동시에 전역적으로 n-셀들 모두로 전달한다.

상세한 설명, 청구항들, 및 도면들을 전체적으로 고려할 때, 본 발명의 이러한 목적들과 다른 목적들 및 그들의 바람직한 실시예들이 명백해질 것이다.

도 1의 공지의 SISD 데이터 프로세싱 아키텍처를 도시하는 블록도이다.

도 2는, 본 발명의 일 실시예에 따른, 메모리 엔진 및 동기화 클록 요소를 포함하는, 데이터 프로세싱 시스템의 대략적인 구성을 나타내는 블록도이다.

도 3은 도 2에 나타낸 메모리 엔진의 상세도를 나타내는 블록도이다.

도 4는, 본 발명의 일 실시예에 따른, 셀 또는 프로세싱 요소의 구조를 나타내는 블록도이다.

도 5는 부호간 변환기(transcoder)의 구조를 나타내는 블록도이다.

도 2는 이하 CC(Cartesian Controller)라고 하는 컨트롤러(100)와 이하 CE(Connex Engine)라고 하는 셀룰러 엔진(102)간의 아키텍처 관계를 도시한다. 동기화 클록 회로(106)는, 복수개 명령어들 중 하나가 CC(100)에 의해 발행되어 병렬 실행 및 프로세싱을 위해 CE(102)로 전달될 수 있도록, CC(100)와 CE(102)의 연산을 조정하는데 이용된다.

클록 회로(106)는 매 초당 소정 갯수의 클록 사이클들을 출력할 수 있고, CC(100)는, CC(100)가 단일 클록 사이클내에서 복수개 명령어들 중 하나를 병렬로 CE(102)로 발행하면서 복수개 내부 연산들 중 하나를 수행할 수 있도록, 내부 연산을 수행할 수 있다.

도 3에 도시된 바와 같이, CE(102)는 CM(Coonex Memory;104) 및 복수개 벡터들(108)을 포함하는 RAM(random access memory)으로 구현되는, 액티브 셀들 또는 프로세싱 요소들의 어레이로 이루어져 있는데, 각각의 벡터는 CM(104)과 동일한 저장 용량을 가지므로 CM(104)의 전체 컨텐츠를 선택적으로 저장할 수 있다. 즉, CE(102)는 n-셀들을 가진 CM(104) 및, 순차적 CC(100)의 제어하에 있는 관련된 벡터 메모리(108)를 포함한다. 본 발명의 일 실시예에서, 메모리 벡터들(108)의 목적은 CM(104)내에 수용될 수 있는 것보다 긴 캐릭터 스트링들에 대해 수행될 검색, 삽입, 및 삭제 연산들을 허용하며, 좀더 상세히 후술되는 바와 같이, 좀더 낮은 구현 비용 및 감소된 전력 소비를 제공하기 위한 것이다.

본 발명은, CC(100)가 CE(102)로 명령들을 발행할 수 있고 CE(102)로부터 데이터를 수신할 수 있다면, 본 발명의 좀더 광범위한 태양들을 벗어나지 않으면서, CE(102)가 임의 갯수의 회로-특정 구성들을 가질 수 있다고 가정한다는 것을 쉽게 알 수 있을 것이다.

도 3을 참조하면, CM(104)의 n-비트 셀 각각은 다음의 레지스터들을 포함한다.

ㆍ 'mark' - 1-비트 마커 레지스터; 및

ㆍ 'w' - 메모리 벡터들의 수와 동일한 다수의 일반 레지스터들과도 관련되지만, 좀더 관용적인 설계에서의 누산기 역할과 유사한 역할을 하는 메인 레지스터

표기 방법들: x는 길이 m의 비트 필드라고 하고 y는 길이 n의 비트 필드라고 하면, {x, y}는 x에 y를 첨부하여 형성되는 길이 m+n의 비트 필드를 지시한다. 이러한 표기 방법은, 예를 들어, 3개의 인수들에 대한 임의 갯수의 비트 필드들로 일반화될 수 있다: {a, b, c} = {a, {b, c}} = {{a, b}, c}.

r을 (n+1)-비트 레지스터라고 하고 n ≥ k ≥0라고 하면, r[k]는, 오른쪽 끝(k = 0)에서 왼쪽 끝(k = n)으로 카운팅하여, r에서의 (k+1)-번째 비트를 지시한다.

r을 (n+1)-비트 레지스터라고 하고 n ≥ m > k ≥0라고 하면, r[m:k]는 길이 m-k+1의 비트 필드, {r[m], r[m-1],..., r[k]}를 지시한다.

따라서, CM(104)내의 m-비트 셀의 컨텐츠는 그것의 마크 레지스터의 컨텐츠에 첨부된 그것의 w 레지스터의 컨텐츠:

cell[m-1:0] = {mark, value}

value[m-2:0] = {ext, symbol}

symbol[m-3:0]

인데, 여기서 ext는 (ext = 1의 경우) 특수한 값들의 알파벳을 생성하는데 사용되는 확장자 비트를 의미한다.

본 발명의 중요 태양은 CM(104)내의 m-비트 셀 각각이 데이터를 저장하는 이외에 데이터를 액티브 프로세싱할 수 있는 능력에 있다. 데이터 프로세싱은 각각의 m-비트 셀 내에서 발생하거나 그 셀을 즉각적으로 소정 셀의 왼쪽 또는 오른쪽에 할당하는 것에 의해 발생할 수 있다. CM(104)내의 m-비트 셀 각각에 대한 기능을 이런 식으로 향상시키는 것에 의해, 본 발명은 좀더 복잡한 시스템-레벨의 거동을 나타내며, 그에 따라, 다른 데이터 프로세싱 시스템들의 성능을 초과한다는 것에 주목해야 한다.

본 발명의 또 다른 중요 태양은, CM(104)내의 셀 레벨에서 데이터를 액티브 프로세싱하는 능력이, 부분적으로, 각각의 셀을, 셀 자체 또는 CM(104)내의 인접 셀에서, 후속적으로 태스크를 수행하거나 피연산자를 실행할 셀로서 지시하여, 각각의 셀이, 조건의 일부로 '마킹(marked)'되거나 단정하는 능력에 의해 실현된다는 것이다.

도 3으로 돌아가면, 본 발명의 목적들을 위해, 1-비트의 내부 셀 레지스터 mark = 1이면, 셀은 '마킹(marked)'인 것으로 간주되고, mark = 0이면, '비-마킹(not marked)'인 것으로 간주된다. 또한, CM(104)은, 특수한 명령어들을 발행하는 것에 의해 동적으로 조정될 수 있는 '왼쪽 한계(left limit)' 및 '오른쪽 한계(right limit)'를 가진다. 또한, CM(104)의 '검색 공간(search space)'은 왼쪽 한계 및 오른쪽 한계에 의해 범위가 정해지는 CM(104)의 세그먼트이다. 본 발명의 좀더 광범위한 태양들로부터 벗어나지 않으면서, 내부 셀 레지스터 mark가 1 비트를 초과할 수도 있다는 것을 쉽게 알 수 있을 것이다.

상술된 바와 같이, CE(102)로 공급된 코드의 실행은 CC(100)에 의해 유도된다. CE(102)/CC(100) 인터페이스는, 도 3에 나타낸 바와 같은, 4개의 특수한 레지스터들을 이용한다:

ㆍ 'INR'(112) - 데이터 입력 레지스터 - 모든 CE(102) 명령어들은 그들의 (직접적인) 데이터 속성을 (존재한다면) (CC(100)에 의해 공급된) INR로부터 취한다;

ㆍ 'OUTR'(114) - 데이터 출력 - 'no mark' 비트 및 값을 포함한다. 셀들 중 하나 이상이 마킹 셀들이라면, OUTR은 제 1 마킹 셀에 포함된 값들에 수반되는 0를 포함하고; 그렇지 않다면, OUTR은, 11...1과 같은, 구현-의존적인 특수 값이 수반되는 1을 포함한다;

ㆍ 'OPR'(116) - 명령어 레지스터, 현재의 CE(102) 명령어에 대한 연산 코드를 포함한다(소스는 CC(100) 명령어에서의 전용 필드이다);

ㆍ 'VAR'(118) - 벡터 메모리에 대한 어드레스 레지스터. VAR(118) 레지스터 는 특수한 CC(100) 명령어들에 의해 업데이트되고 벡터들을 명시적으로 조작하는 명령어들에 대한 인수로서 사용된다; VAR(118) 레지스터는 또한, 셀들과 관련된 일반 레지스터들을 필요로 하는 모든 연산들의 실행에도 사용된다.

도 3에 추가적으로 표현되어 있는 바와 같이, 입/출력 라인들(120)은 CM(104)의 양단들에 액세스하는데 선택적으로 이용될 수 있다. 여기에서 이용되는 바와 같이, 입/출력 라인들(120)은 다음의 의미를 가진다:

ㆍ 'left_in'(122) = {w, mark, eq, first}, 디폴트로 모두가 0이다(eq = 1은 셀에서의 2개의 피연산자들이 동일하다는 것을 의미하고; first = 1은 셀이 제 1 마킹 셀인 것을 의미한다);

ㆍ 'left_out'(124) = {w, mark, eq, first}, 제 1 셀로부터 유래한다;

ㆍ 'right_in'(126) = {w, mark, eq, first}, 디폴트로 모두가 0이다;

ㆍ 'right_out'(128) = {w, mark, eq, first}, 마지막 셀로부터 유래한다.

도 4는 CM(104)내의 m-비트 셀들에 대한 내부 구조의 일 실시예를 도시한다. 도 4에 나타낸 바와 같이, 각 셀의 내부 구조는 다음의 회로들을 포함한다:

ㆍ ALU: 가산, 감산, 비교, 및 비트식 로직 펑크션들(bitwise logic functions)을 수행하는 산술 논리 연산 회로(130)

ㆍ leftMux:

* w : 누산기 레지스터(134)에 저장되어 있는 값

* in: 입력 레지스터(112)로부터 수신된 값

* memOut: 벡터 어드레스 레지스터 VAR(118)에 의해 어드레스되는 벡 터 메모리로부터 판독되는 값

으로부터, ALU에 대한 왼쪽 피연산자를 선택하는 멀티플렉서(131)

ㆍ aluMux:

* w: 누산기 레지스터(134)에 저장되어 있는 값

* fromLeft: 왼쪽 셀의 누산기 레지스터에 저장되어 있는 값

* fromRight: 오른쪽 셀의 누산기 레지스터에 저장되어 있는 값

* ALU(130)의 출력

으로부터, 누산기 레지스터(w(134))에 로딩될 값을 선택하는 멀티플렉서(133)

ㆍ w: 누산기 레지스터(134)

ㆍ mark: 마커 레지스터

ㆍ 3상태 출력 버퍼들

ㆍ DECODE:

* localFlags: ALU에 의해 생성됨

* leftFlags: 왼쪽 셀로부터 수신되는 플래그들

* rightFlags: 오른쪽 셀로부터 수신되는 플래그들

* class_i:

# leftMux, rightMux, ALU, aluMux, mark, 3상태 버퍼들에 대한 명령 코드들

# 인접 셀들로부터의 플래그들

# TRANSCODER에 대한 셀의 state_i 비트

를 생성하는 TRANSCODER로부터 수신되는 분류 코드

에 의해 생성되는 로컬 콘텍스트에 따라 명령어들을 디코딩하는 조합 회로(137)

부호간 변환기

도 5는, CE(102)와 통합된 회로로서 제어 상호 접속 네트워크의 일부로서 동작하는, TRANSCODER의 구성을 도시한다. 즉, TRANSCODER는, 부분적으로,

ㆍ 그것의 상태 비트(state_i), (즉, 로컬 상태)

ㆍ 모든 셀들의 상태 비트들, (즉, 글로벌 상태)

ㆍ 수행될 현재의 명령어

에 따라, 각각의 셀을 다음의 카테고리들:

ㆍ 마킹 셀

ㆍ 제 1 마킹 셀

ㆍ 마지막 마킹 셀

ㆍ 한계들내의 셀(한계들은 TRANSCODER의 메모리 영역에 저장되어 있음)

ㆍ 액티브 셀로 분류하는데 이용된다.

본 발명의 광범위한 태양들을 벗어나지 않으면서, 상기한 것에 다른 셀 카테고리들이 추가될 수 있다는 것을 쉽게 알 수 있을 것이다.

TRANSCODER는 각 셀로부터 상태 비트(state_0, state_1, ..., state_(n-1))를 수신하고 그것이 속하는 클래스(들)를 특정하는 3-비트 코드(class_0, class_1, ..., class_(n-1))를 각 셀로 역송신한다.

부호간 변환기의 구성 블록들은 다음과 같다.

ㆍ OR Prefixes: 수행될 분류에 따른 셀들의 상대적 위치를 주로 계산하는 회로(140)

ㆍ Limit memory: 한계들에 관한 정보를 저장하는데 사용되는 2개의 래치들(141)

ㆍ MUXs : 현재의 명령어에 기초해, 각 셀의 클래스를 선택하는 멀티플렉서들(142)

TRANSCODER는 그것의 사이즈 및 속도를 최적화하기 위해 다음과 같은 2가지 상이한 방법으로 구현될 수 있다.

ㆍ 작은 값의 n에 대한 선형 버전

ㆍ 각각이 O(n^l/2) 차수의 사이즈를 가진 LINE TRANSCODER 및 COLUMN TRANSCODER를 포함하는, (큰 값의 n에 대한) 2차원 버전

따라서, 본 발명의 또 다른 중요 태양은 CE(102)로 명령어들을 발행하여, 이러한 명령어들이 단일 클록 사이클에서 병렬로 CM(104)내의 모든 셀들로 동보될 수 있게 하는 CC(100)의 능력이다. CC(100)로부터의 명령어들에서 설정된 기준들을 충족시키는 셀들은, 예를 들어, 동일한 클록 사이클에서 동시에, 스스로를 독립적으로 그리고 선택적으로 마킹함으로써, 후속 명령어들 또는 연산들이, 다음 클록 사이클에서, 얻어진 분류에 따라, 역시 단일 클록 사이클에서 병렬로 실행되게 할 수 있다.

따라서, 본 발명의 또 다른 중요 태양은, TRANSCODER가 각각의 셀을 그것의 로컬 상태, 예를 들어, 그것의 마킹 또는 비-마킹 상태에 따라 분류할 뿐만 아니라, 그것의 글로벌 상태 및 현재의 명령어에 따라서도 분류한다는 것이다. 즉, TRANSCODER에 의한 셀 분류의 일 태양은 소정 셀의 로컬 상태가 '마킹'이라는 것이 될 수 있지만, 이러한 셀이, '마킹' 셀이 '제 1 마킹' 셀인지 아니면 '마지막 마킹' 셀인지와 같은, 다른 여타 셀들에 관한 자신의 '글로벌 상태'를 '아는 것'도 중요하다.

일례로써, CM(104)내의 소정 셀들이 이전의 클록 사이클에서 CC(100)로부터의 명령어에 의해 지시된 이러한 셀들의 소정 특성에 의해, 다음과 같이, 마킹되었다고 가정한다(마킹 셀들은 스트링에서 볼드체의 숫자들로 표현된다).

CM: 2 5 2 7 6 4 10...

다음으로는, 명령어 "addr 5"가, 역시 단일 클록 사이클에서 병렬로, 벡터 메모리(108)의 vector_5가 다음과 같은, CM(104)내의 모든 셀들로 동보된다고 가정한다.

Line 5 : 3 4 7 8 2 5 12...

그 다음, CM(104)내의 모든 마킹 셀들은 그들의 데이터 필드에 대한 컨텐츠를 vector_5의 대응되는 요소에 대한 컨텐츠에 가산할 것이고, 이 연산의 결과는, 다음과 같이, CM(104)의 개별적인 셀들에 저장될 것이다.

CM: 5 9 2 7 6 9 10...

상기 예에서 지시된 바와 같이, CM(104)내의 각 셀에 대한 마킹/비-마킹 상태는 CC(100)에 의해 발행된 특정 명령어에 의해 영향을 받지 않는다(이 예에서, 언급되지는 않았지만, 소정 명령어들은 CM(104)내의 각 셀에 대한 마킹 상태에 영향을 미칠 것이다). 또한, 모든 가산 연산들은 단일 클록 사이클내에서 동시에(즉, 서로 병렬로) 그리고 각각의 마킹 셀에 대해 내부적으로 실행된다.

상기 예에서 추가적으로 지시되는 바와 같이, 본 발명의 데이터 프로세싱 시스템은 값들의 벡터들에 대해 정의된 연산들을 시스템 레벨에서 구현할 수 있는데, 이 예에서, 벡터 값들은 CM(104) 데이터 및 벡터 메모리(108)의 vector_5이다. 이러한 관점에서, 본 발명의 데이터 프로세싱 시스템은, CM(104)내의 각 셀이 하나 이상의 마커 비트들 및 하나의 누산기(134)를 갖는 동시에, 각각의 셀 레벨에서, 모든 벡터들의 대응되는 요소들을 한 세트의 관련 레지스터들로 볼 수 있는, 액티브 셀들(즉, 프로세싱 요소들)의 선형 어레이 CM(104)을 가진 CE를 포함한다. (따라서, 관련 레지스터들의 수는 벡터들(108)의 수와 동일하다.)

또한, 본 발명의 또 다른 중요 태양은, CM(104)내의 각 셀에 대한 누산기들 및 개개의 관련 레지스터들을 각각 접합하는 것에 의해, 본 발명의 데이터 프로세싱 시스템이 값들의 벡터들에 대한 연산들을 제공함으로써, 행렬 계산 등을 가능하게 할 수 있다는 것이다.

본 발명의 배경에서 논의된 SIMD 및 MIMD 시스템들과 달리, 본 발명의 데이터 프로세싱 시스템은 프로세서 및 링크된 메모리 장치에 대한 연산들간의 변하지 않는 엄격한 구별에 의존하지 않는다.

본 발명의 데이터 프로세싱 시스템에서, 정보는 검색을 위해 CM(104)에 저장될 수 있지만, CM(104)내의 각 셀 자체가 전역적으로 발행된 명령들에 응답하여 정 보를 선택적으로 프로세싱할 수 있으므로, 종래의 "메모리 어드레스" 개념이 아니며, CM(104)내의 각 셀이 상술된 바와 같이 프로세싱 회로를 포함하지만, 프로세서 자체는 아니고, 본 발명의 데이터 프로세싱 시스템의 성능은 엄격하게 그 사이즈의 선형 함수이고 공지의 다른 프로그램 가능한 머신들에 의해 표시되지 않는 방식으로 광범위한 프로그램들/애플리케이션들에 걸쳐 적용될 수 있다.

본 발명의 데이터 프로세싱 시스템이 CM(104)의 n-셀들 각각에 포함되어 있는 프로세싱 회로의 특징 및 구성으로 한정되지 않는다는 것을 쉽게 알 수 있을 것이다.

본 발명에 따르면, CE(102)는, 다음의 클래스들로 분류되는, 명령어들의 풍부한 세트를 가진다.

ㆍ 전역적 관리 - CM(104) 한계들의 설정 및 재설정; CM(104)과 RAM 벡터들(108) 사이에서의 데이터 교환;

ㆍ 검색/액세스 - CM(104)의 셀들 중 하나 이상에 대한 연관 액세스;

ㆍ 마커 조작;

ㆍ 데이터 저장 및 전달;

ㆍ 산술 및 논리;

ㆍ 조건부; 및

ㆍ 인덱스

CE(102)에 대한 모든 명령어들은 단일 머신 사이클에서 실행된다는 것에 주의한다.

CE(102) 자체는 자신의 명령어들을 인출하기 위한 프로그램 메모리로의 액세스를 갖지 않으며 - 매 사이클마다 그것의 셀들은 특수 레지스터의 연산 코드를 취할 것을 기대하지만, GE(102)는 그들을 위해 그것을 수행할 상이한 엔티티, 본 경우에서는, CC(100)를 취하고, 코드가 순차적이므로 그것을 인출하기 위해서는 하나의 액세스 포인트가 존재해야 한다. 따라서, CC(100)의 주된 작업은 CE(102)의 프로그램들에 대한 실행을 유도하는 것, 즉, 개별 셀들에 의해 실행될 명령어들을 인출하여 그것들을 내부 레지스터에 배치하는 것인 동시에, CC(100)는 CE(102)로의 게이트웨이로서 동작함으로써, 모든 입/출력 상호 작용들을 책임진다. 또한, CC(100)는, 그것이 없다면 이러한 머신에 대해 의미있는 코드를 기입하는 것이 불가능할 간단한 순차적 연산들도 실행하는데, 이러한 연산들의 한 분류가 소위 "제어 프리미티브들", 즉 판정-수행 시퀀스들을 코딩하는데 사용되는 명령어들(예를 들어, if, while, repeat 등)이다.

의사 코드

다음에서는, C 프로그래밍 언어로부터 발생된 표기 방법을 사용하는 의사 코드를 이용해 CE(102)에 대한 대다수 명령어들의 의미론을 비공식적으로 특정한다. 이러한 유형의 설명이 명령어들의 실제 구현에 대한 표현을 한정하려는 것이 아니며, 본 발명에 의해 다른 표현들도 예상된다는 것을 쉽게 알 수 있을 것이다.

특수한 의사-문장 forall은 셀들의 세트들에 의해 병렬로 실행되는 동작들을 설명하는데, 그것의 구문은 다음과 같이 표현될 수 있다.

ㆍ <forall statement>::=forall<forall condition>)] <statement >;

ㆍ <forall condition>::=marked

｜in searchSpace;

forall에 대한 다음의 3가지 변형들을 고려한다.

1. forall

<action >;

2. forall(in searchSpace)

<action >;

3. forall(marked)

<action >;

변형 1은 CM(104)의 모든 셀들에 의해 실행되는 동작을 특정하는데 이용될 수 있다. 변형 2는 검색 공간의 모든 셀들에 관한 동작을 위해 이용될 수 있는 한편(상기 참고), 변형 3은 모든 마킹 셀들이 특정 동작을 수행하는 경우에 적용된다.

각 셀의 레벨에서, 의사 코드에 사용되는 모든 명령어들의 이름들과 함께, 모든 명령어들을 실행하는데 필요한 완전한 데이터 세트는 다음과 같다.

ㆍ (관련된 레지스터들을 포함하여) 셀의 레지스터들, 즉, w, mark, rO, rl, ..., rN; 및

ㆍ 셀의 오른쪽 및 왼쪽 이웃들의 컨텐츠, 즉, 각각, right_w, right_mark, 및 left_w, left_mark

동시에, first_mark 및 last_mark의 술어들(predicates)이 셀 레벨에서 평가 될 수 있는데, 전자는 CM의 최좌측 마킹 셀에 대해 참인 한편, 후자는 최우측 마킹 셀의 경우에 참이다.

전역적 관리 명령어들

ldl<value >: 즉각적인 라인 로드; 모든 CM 셀들의 컨텐츠(마커들 및 w 레지스터들)가 VAR의 입력에 대해 생성되는 값에 의해 선택되는 메모리로부터 복귀된다:

CM = RAM[VAR];

stl<value >: 즉각적인 라인 저장; 모든 CM 셀들의 컨텐츠(마커들 및 w 레지스터들)가 VAR의 입력에 대해 생성되는 값에 의해 선택되는 메모리 벡터에 저장된다:

RAM[VAR] = CM;

llim: 왼쪽 한계; 검색 공간의 왼쪽 한계를 제 1 마킹 셀로 설정한다. 마커들은 영향을 받지 않는다. 왼쪽 한계는 검색/액세스 명령어들에 의해 영향을 받는 최좌측 셀(leftmost cell)이라는 것에 주의한다.

rlim: 오른쪽 한계; 검색 공간의 오른쪽 한계를 제 1 마킹 셀로 설정한다. 마커들은 영향을 받지 않는다. 오른쪽 한계는 기본적인 검색/액세스 명령어들에 의해 영향을 받는 최우측 셀이라는 것에 주의한다.

droplim: 한계들을 제거; 왼쪽 한계는 최좌측 CM 셀로 설정되는 한편, 오른쪽 한계는 최우측 CM 셀로 설정된다. 마커들은 영향을 받지 않는다.

검색/액세스 명령어들

주의: 이 섹션에서 설명되는 모든 명령어들은 검색 공간의 한계들내에서만 동작하고, 인수들은 입력 레지스터(INR)에서 이용 가능한 m-1 비트 값들이다.

find<value>: 인수와 동일한 값들을 보유하고 있는 모든 셀들을 식별한다. 매칭이 발견되는 모든 셀에 대해, 그것의 오른쪽 이웃에 대한 마커 비트는 1로 설정되고, 나머지 모든 마커 비트들은 0으로 설정된다:

forall(in searchSpace)

mark = (left_w == INR)? 1: 0;

match<value>: 모든 마킹 셀들에 저장되어 있는 값들을 인수와 비교한다. 소정 셀에서 매칭이 발견되면, 후속 셀의 마커 비트는 1로 설정되고, 나머지 모든 마커 비트들은 0으로 설정되다:

forall(in searchSpace)

mark = (left_mark && left_w == INR)? 1: 0;

lfind<value>: 찾아내기 및 왼쪽 마킹; 인수와 동일한 값을 보유 중인 모든 셀들을 확인한다. 매칭이 발견되는 셀마다, 그것의 왼쪽 이웃에 대한 마커 비트는 1로 설정되고, 나머지 모든 마커 비트들은 0으로 설정된다:

forall(in searchSpace)

mark =(right_w == INR)? 1: 0;

lmatch<value>: 매칭 및 왼쪽 마킹; 모든 마킹 셀들에 저장되어 있는 값들을 인수와 비교한다. 소정 셀에서 매칭이 발견되면, 선행 셀의 마커 비트는 1로 설정되고, 나머지 모든 마커 비트들은 0으로 설정된다:

forall(in searchSpace)

mark = (right_mark && right_w == INR)? 1: 0;

markall: 검색 공간의 모든 셀들을 마킹한다:

forall(in searchSpace)

mark = 1;

addmark<value>: 인수와 동일한 값을 포함하고 있는 모든 셀들을 마킹한다; 다른 마커들은 영향을 받지 않는다:

forall(in searchSpace){

if (w== INR)

mark = 1;

}

mark<value>: 인수와 동일한 값을 포함하고 있는 모든 셀들을 마킹하고, 나머지 모든 마커 비트들은 0으로 설정된다.

forall(in searchSpace)

mark = (w == INR)? 1: 0;

clr<value>: 인수와 동일한 값을 포함하고 있는 모든 셀들의 마커 비트를 소거한다.

forall(in searchSpace){

if (w == INR)

mark = 0;

}

마커 조작 명령어들

clrf: 첫번째 소거; 제 1(즉, 최좌측) 마커를 소거한다.

forall{

if(first_mark)

mark = 0;

}

trace: 마커들을 왼쪽 방향으로 복사한다.

forall{

if(right_mark)

mark = 1;

if(mark)

mark = 1;

}

keepl: 마지막을 유지하기; 마지막(즉, 최우측) 하나를 제외한 모든 마커들을 소거한다.

forall{

if(!last_mark)

mark = 0;

}

clrl: 마지막을 소거하기; 마지막(즉, 최우측) 마커를 소거한다.

forall{

if(last_mark)

mark = 0;

}

left: 모든 마커들을 셀 하나만큼 왼쪽으로 시프트한다.

forall

mark = right_mark;

right: 모든 마커들을 셀 하나만큼 오른쪽으로 시프트한다.

forall

mark = left_mark;

cright: 조건부의 오른쪽 시프트; 11...1이 그 값으로 대체되는 경우인, 모든 마커들의 오른쪽 이웃들이 인수와 동일한 값을 포함하지 않는다면, 모든 마커들을 셀 하나만큼 오른쪽으로 시프트한다.

forall{

if(left_mark && w == INR){

mark = 0;

w = 11...1;

}

if(left_mark && w != INR)

mark = 1;

if(mark)

mark = 0;

}

cleft: 11...1이 그 값으로 대체되는 경우인, 모든 마커들의 왼쪽 이웃들이 소정 값을 포함하지 않는다면, 모든 마커들을 셀 하나만큼 왼쪽으로 시프트한다.

forall{

if(right_mark && w == INR){

mark = 0;

w = 11...1;

}

if(right_mark && w != INR)

mark = 1;

if(mark)

mark = 0;

}

데이터 저장 및 전달 명령어들

nop: 무연산:

reset<value>: 모든 셀들에 값을 저장한다. 마커들은 영향을 받지 않는다.

forall

w = INR;

get: 제 1 마킹 셀에 저장되어 있는 값이 CM 출력으로 송신되고 그것의 마커는 위치 하나만큼 오른쪽으로 이동한다. 다른 마커들은 영향을 받지 않는다.

forall{

if(first_mark){

OUTR = w;

mark = 0;

}

if(left_mark is first_mark)

mark = 1;

}

back: 제 1 마킹 셀에 저장되어 있는 값이 CM 출력으로 송신되고 그것의 마커는 위치 하나만큼 왼쪽으로 이동한다. 다른 마커들은 영향을 받지 않는다.

forall{

if(first_mark){

OUTR = w;

mark = 0;

}

if(right_mark is first_mark)

mark = 1;

}

set<value>: 제 1 마킹 셀에 값을 저장한다. 마커들은 영향을 받지 않는다.

forall(marked){

if(first_mark)

w = INR;

}

setall<value>: 모든 마킹 셀들에 값을 저장한다. 마커들은 영향을 받지 않는다.

forall(marked)

w = INR;

ins<value>: 제 1 마킹 셀 앞에 값을 삽입한다. 삽입 지점 오른쪽의 모든 셀들의 컨텐츠는 위치 하나만큼 오른쪽으로 시프트된다. 최우측 셀에 처음에 보유되었던 값은 본 프로세스에서 상실된다.

forall{

if(right of first_mark)

w =left_w;

if(first_mark)

w = INR;

mark = left_mark;

}

del: 제 1 마킹 셀에 저장되어 있는 값을 삭제한다. 셀은 마킹 상태를 유지하고 삭제 지점 오른쪽의 모든 셀들의 컨텐츠는 위치 하나만큼 왼쪽으로 시프트된다.

forall{

if (first_mark)

w = right_w;

if(right of first_mark)

w = right_w;

mark = right_mark;

}

cpr: 오른쪽 복사; 모든 마킹 셀들에 대해, 전체 셀 컨텐츠(w 레지스터 및 마커)를 오른쪽 이웃에 복사한다.

forall{

if(left_mark)

w = left_w;

mark = left_mark;

}

cpl: 왼쪽 복사; 모든 마킹 셀들에 대해, 전체 셀 컨텐츠(w 레지스터 및 마커)를 왼쪽 이웃에 복사한다.

forall{

if(right_mark)

w =right_w;

mark = right_mark;

}

ccpr<value>: 조건부의 오른쪽 복사; 모든 마킹 셀들에 대해, 레지스터 w에 보유되어 있는 값을 오른쪽 이웃에 복사한다; 인수와 동일한 값이 w에 저장되지 않는다면, 마커들도 복사된다.

forall{

if(left_mark && left_w != INR){

w = left_w;

mark = 1;

}

else

mark = 0;

}

ccpl<value>: 조건부의 왼쪽 복사; 모든 마킹 셀들에 대해, 레지스터 w에 보유되어 있는 값을 왼쪽 이웃에 복사한다; 인수와 동일한 값이 w에 저장되지 않는다면, 마커들도 복사된다.

forall{

if(right_mark && right_w != INR){

w = right_w;

mark = 1;

}

else

mark = 0;

}

ld<address>: 즉각적인 로드; 모든 마킹 셀들에 대해, VAR의 입력에 대해 생성되는 값에 의해 선택되는 RAM 벡터의 일부인, 레지스터 <r>에 보유되어 있는 값을 w로 로딩한다.

forall(marked)

w = <r>;

st<address>: 즉각적인 저장; 모든 마킹 셀들에 대해, VAR의 입력에 대해 생성되는 값에 의해 선택되는 RAM 벡터의 일부인, 레지스터 <r>에 보유되어 있는 값을 w로 이동시킨다.

forall(marked)

w = <r>;

ALU들(Arithmetic & Logic Instructions)

모든 산술 명령어들은 2의 보수로서 표현되는 m-2 비트 숫자들에 대해 수행된다: 피연산자 <op>는 (VAR의 입력에 대해 생성되는 값에 의해 선택되는 RAM 벡터 의 일부인) 관련된 셀 레지스터들 중 하나이거나 컨트롤러에 의해 제공되는 m-2 비트 숫자이다.

<op >::= INR [m-3:0](immediate value)｜r(RAM vector element)

add<op>: 피연산자를 모든 마킹 셀들의 w 레지스터에 가산한다. 마커들은 영향을 받지 않는다.

forall(marked)

w += <op>;

fadd<op>: 오른쪽 확장자가 캐리로서 취급되는 완전 가산(add 참고).

forall{

if(mark)

w += (<op> + right_w[m-2]);

if(left_mark)

w[m-2] = 0;

}

sub<op>: 모든 마킹 셀들의 w 레지스터에 저장되어 있는 값으로부터 피연산자 값을 감산한다. 마커들은 영향을 받지 않는다.

forall(marked)

w -= <op>;

fsub<op>: 오른쪽 확장자가 캐리로서 취급되는 완전 감산(sub 참고).

forall{

if(mark)

w -= (<op> + right_w[m-2]));

if(left_mark)

w[m-2] = 0;

}

half[<op>]: 모든 마킹 셀들에 대해, 레지스터 피연산자를 2로 제산하고 그 결과를 w에 저장한다. 마커들은 영향을 받지 않는다.

forall(marked)

w = {<op>[m-2:m-3], <op>[m-3:1];

fhalf[<op>]: 완전 하프; 모든 마킹 셀들에 대해, 레지스터 피연산자를 2로 제산하고 결과를 w에 저장하는데, 왼쪽 셀의 최하위 비트가 1이면 100...0이 가산된다. 마커들은 영향을 받지 않는다.

forall(marked)

w = {<op>[m-2],left_w[0], <op>[m-3:1];

It<op>: 미만(또는 동일); 모든 마킹 셀들에 대해, 레지스터 w가 <op>에 보유된 값 미만의 값을 보유하는지 아니면 그와 동일한 값을 보유하는지를 체크한다; w < op 이면, w 확장자 비트는 1로 설정된다; op > w 이면, 마커 비트는 0으로 설정된다.

forall(marked){

if(w < <op>)

w[m-2] = 1;

if(w > <op>)

mark = 0;

}

flt<op>: 완전 It; w < op 또는 그것의 왼쪽 이웃이 1로 설정된 w 확장자 비트를 갖는 모든 마킹 셀들에 대해, 확장자 비트를 1로 설정한다; 왼쪽 확장자 비트는 소거되고 w > op라면 마커 또한 소거된다. 이 명령어는 연속적인 다수 셀들에 대한 비교들을 위한 테스트와 함께 사용된다.

forall{

if(mark && (w < <op> ｜｜left_w[m-2]))

w[m-2] = 1;

if(right_mark)

w[m-2] = 0;

if(mark && w > op && !left_w[m-2])

mark = 0;

}

gt<op>: 초과(또는 동일); 모든 마킹 셀들에 대해, 레지스터 w가 <op>에 보유된 값보다 큰 값을 보유하는지 아니면 그와 동일한 값을 보유하는지를 체크한다; w > op 이면, w 확장자 비트는 1로 설정된다; op < w 이면, 마커 비트는 0으로 설정된다.

forall(marked){

if(w > <op>)

w[m-2] = 1;

if(w < <op>)

mark = 0;

}

fgt<op>: w > op 또는 그것의 왼쪽 이웃이 1로 설정된 w 확장자 비트를 가진 모든 마킹 셀들에 대해, 확장자 비트를 1로 설정한다; 왼쪽 확장자 비트는 소거되고 w < op라면 마커 또한 소거된다. 이 명령어는 연속적인 다수 셀들에 대한 비교들을 위한 테스트와 함께 사용된다.

forall{

if(mark && (w > <op> ｜｜left_w[m-2]))

w[m-2] = 1;

if(right_mark)

w[m-2] = 0;

if(mark && w < op && !left_w[m-2])

mark = 0;

}

test: INR과 동일한 값을 포함하는 모든 마킹 셀들의 경우 마커 비트는 0으로 설정되고 왼쪽 셀의 확장자 비트가 1이라면, 레지스터 w에는 11...1이 할당되며 왼쪽 셀의 확장자 비트는 소거된다.

forall{

if(right_mark && right_w == INR)

w[m-2] = 0;

if(mark && w == INR && left_w[m-2])

w = 11...1;

else if(mark && w == INR)

mark = 0;

}

and<op>: 비트식 and; 모든 마킹 셀들에 대해, 레지스터 w와 <op> 사이에서 비트식 and를 수행한다. 마커들은 영향을 받지 않는다.

forall(marked)

w &= <op>;

or<op>: 비트식 or; 모든 마킹 셀들에 대해, 레지스터 w와 <op> 사이에서 비트식 or를 수행한다. 마커들은 영향을 받지 않는다.

forall(marked)

w ｜= <op>;

xor<op>: 비트식 xor; 모든 마킹 셀들에 대해, 레지스터 w와 <op> 사이에서 비트식 xor를 수행한다. 마커들은 영향을 받지 않는다.

forall(marked)

w ^= <op>;

조건부 명령어들

다음의 2개 명령어들은 (VAR의 입력에 대해 생성되는 값에 의해 선택되는 RAM 벡터의 일부인) 피연산자 레지스터 <r> 및 INR로부터의 m-1-비트 값을 사용한다.

<r> ::= w(for register w) ｜ r(RAM vector element)

cond<value>[<r>]: 모든 마킹 셀들에 대해, 2개의 피연산자들 사이에서 비트식 'and'를 실행한 후, 1로 설정된 하나 이상의 비트가 존재하는지의 여부를 체크한다.

forall(marked)

mark = ((<r> & INR) != 0)? 1: 0;

ncond<value>[<r>]: 모든 마킹 셀들에 대해, 2개의 피연산자들 사이에서 비트식 'and' 연산의 실행 결과가 0인지의 여부를 체크한다.

forall(marked)

mark = ((<r> & INR) == 0)? 1: 0;

인덱스 명령어

index: 모든 마킹 셀들에 대해, 레지스터 w에 (인덱스 0를 가진) CM의 최좌측 셀에 대한 셀의 상대적 위치 값이 할당된다.

상기 설명들 및 도면들로부터 알 수 있는 바와 같이, 본 발명은, 프로세싱 시간, 실리콘 면적, 및 전력 소비의 실질적인 감소를 수반하는 증가된 프로세싱 파 워를 제공하는 방식으로 데이터를 프로세싱하는 신규한 방법을 제공한다. 논의된 바와 같이, 본 발명의 데이터 프로세싱 시스템은 임의의 소정 명령어 및 그것의 피연산자(들)이, 병렬로, 동일한 클록 사이클내에서 명령어를 실행하는 모든 CM 셀들로 전달될 수 있게 한다.

본 발명의 데이터 프로세싱 시스템의 또 다른 본질적인 이점은, 셀룰러 엔진내의 각 셀이 단일 클록 사이클내에서 명령어들을 동시에 실행할 뿐만 아니라 이러한 전역적으로 동보된 명령어들을 실행하는 셀들을 로컬 및 글로벌 상태 정보 모두를 이용해 동적으로 제한하는 능력과 관련이 있다. 특히, 개별적인 셀 레벨의 마커 비트들을 이용하는 것에 의해, 연관 메모리내의 실제 셀들은 지금까지 알려지지 않은 방식으로 마킹 셀들의 왼쪽이나 오른쪽 셀들에 영향을 미칠 수 있다. 따라서, 시스템 레벨에서, 본 발명은, 연관 메커니즘들에 의해, 즉, 지시된 특정한 위치 어드레스가 아니라, CM(104)내의 개개 셀들의 컨텐츠에 대한 특징 또는 특성에 의해, 마킹 상태의 선택적인 활성화 또는 변경을 제공한다.

따라서, 본 발명은, CM(104)의 개개 셀이 자신의 작업을 수행하기 위해 별개의 메모리 블록에 액세스할 필요가 전혀 없다는 것을 의미하는, 아주 근본적인 레벨에서 프로세싱과 메모리를 조합한다. 또한, 피연산자들은 셀 레벨에서 그들만의 로컬 공간에 상주하므로, 결과들은, 통신 및 프로세싱 시간, 실리콘 면적, 및 전력을 절감하면서, 그 자리에 유지된다.

일부의 명령어 피연산자들은, 사실상, 명령어가 전역적으로 동보되는 것과 동시에, CC(100)에 의해 동보된다는 것에 주의해야 한다.

바람직한 실시예들을 참조하여 본 발명을 설명하였지만, 당업자들은, 본 발명의 실질적인 범위를 벗어나지 않으면서, 다양하고 명백한 변경들이 이루어질 수 있으며 그것의 요소들이 등가물들로 대체될 수 있다는 것을 알 수 있을 것이다. 따라서, 본 발명은 개시된 소정 실시예들로 한정되지 않으며, 첨부된 청구항들의 범위내에 해당되는 모든 실시예들을 포함한다.

Claims

데이터 프로세싱 시스템용 셀룰러 엔진으로서,

각각이 m개 비트들을 저장할 수 있는, n-셀들을 가진 데이터 장치;

각각이 n×m-비트들의 저장 용량을 가진, p-벡터들을 포함하는 벡터 메모리;

상기 n-셀들 각각의 로컬 상태에 따라, 상기 n-셀들 각각을 분류하는 제어 상호 접속 네트워크;

컨트롤러로부터 발행된 명령어를 수용하는 명령어 레지스터; 및

매 초당 소정 갯수의 클록 사이클들로 이루어진 동기화 클록 신호를 상기 데이터 장치 및 상기 벡터 메모리로 출력하는 클록 장치를 구비하고,

상기 엔진은 상기 명령어를, 상기 클록 사이클들 중 하나의 클록 사이클내에서, 동시에 상기 n-셀들 모두로 전역적으로 전달하며,

상기 명령어는, 상기 제어 상호 접속 네트워크에 의한 상기 n-셀들 각각의 상기 분류에 따라, 상기 데이터 장치내에서 선택된 셀들에 의해 병렬로, 상기 클록 사이클들 중 하나의 클록 사이클내에서 모두 실행되는 것인 데이터 프로세싱 시스템용 셀룰러 엔진.
제1항에 있어서,

상기 명령어는 상기 데이터 장치내의 상기 n-셀들 모두에 의해 병렬로 실행되는 것인 데이터 프로세싱 시스템용 셀룰러 엔진.
제1항에 있어서,

각각의 셀을 그것의 오른쪽 및 왼쪽 이웃들에 각각 접속시키는 데이터 상호 접속 네트워크를 더 구비하는 데이터 프로세싱 시스템용 셀룰러 엔진.
제1항에 있어서,

상기 제어 상호 접속 네트워크는, 상기 n-셀들 각각의 로컬 상태 및 상기 n-셀들 모두의 글로벌 상태 모두에 따라, 상기 n-셀들 각각을 분류하는 것인 데이터 프로세싱 시스템용 셀룰러 엔진.
제4항에 있어서,

상기 n-셀들 각각은 상태 필드 및 데이터 필드를 포함하고, 상기 상태 필드는 상기 n-셀들 각각의 로컬 상태를 인코딩하는 마커 비트를 구비하며,

상기 마커 비트는 마킹 상태 및 비-마킹 상태 중 하나인 것인 데이터 프로세싱 시스템용 셀룰러 엔진.
제5항에 있어서,

상기 상태 필드는 명령어들의 소정 서브세트에 속하는 상기 명령어의 상기 실행에 의해 구현되는 연관 메커니즘들을 사용해 변경되는 것인 데이터 프로세싱 시스템용 셀룰러 엔진.
제6항에 있어서,

상기 데이터 필드는 상기 제어 상호 접속 네트워크에 의한 상기 n-셀들 각각의 상기 분류에 따라 상기 n-셀들에서 논리 산술 명령어들을 실행하는 것에 의해 변경되는 것인 데이터 프로세싱 시스템용 셀룰러 엔진.
제3항에 있어서,

상기 데이터 상호 접속 네트워크 및 상기 제어 상호 접속 네트워크 모두는 확장 가능한 것인 데이터 프로세싱 시스템용 셀룰러 엔진.
제1항에 있어서,

상기 데이터 장치는 연관 메모리 장치인 것인 데이터 프로세싱 시스템용 셀룰러 엔진.
제9항에 있어서,

상기 연관 메모리 장치의 상기 n-셀들 각각은 프로세싱 회로를 포함하는 것인 데이터 프로세싱 시스템용 셀룰러 엔진.
데이터 프로세싱 시스템용 엔진으로서,

n-셀들을 포함하는 메모리 장치;

상기 메모리 장치에 명령어를 선택적으로 발행하는 컨트롤러;

상기 n-셀들 각각의 로컬 상태와 관련하여 동작하는 셀 분류 장치; 및

매 초당 소정 갯수의 클록 사이클들로 이루어진 동기화 클록 신호를 상기 메모리 장치 및 상기 컨트롤러로 출력하는 클록 장치를 구비하고,

상기 엔진은 상기 명령어를, 상기 클록 사이클들 중 하나의 클록 사이클내에서, 동시에 상기 n-셀들 모두로 전역적으로 전달하며,

상기 명령어는 상기 셀 분류 장치에 의해 지시되는 상기 n-셀들의 상기 로컬 상태에 따라 상기 메모리 장치내에서 선택된 셀들에 의해 실행되고, 상기 명령어의 상기 실행은, 상기 클록 사이클들 중 하나의 클록 사이클내에서, 상기 선택된 셀들 각각에서 동시에 발생하는 것인 데이터 프로세싱 시스템용 엔진.
제11항에 있어서,

상기 명령어는 상기 메모리 장치내의 상기 n-셀들 모두에 의해 실행되는 것인 데이터 프로세싱 시스템용 엔진.
제11항에 있어서,

상기 메모리 장치는 관용적으로 어드레스 지정되지 않는 것인 데이터 프로세싱 시스템용 엔진.
제11항에 있어서,

상기 메모리 장치는 연관 메모리 장치인 것인 데이터 프로세싱 시스템용 엔진.
제11항에 있어서,

상기 n-셀들 각각은 프로세싱 회로를 포함하는 것인 데이터 프로세싱 시스템용 엔진.
제15항에 있어서,

상기 프로세싱 회로는 누산기를 갖는 것인 데이터 프로세싱 시스템용 엔진.
제11항에 있어서,

상기 n-셀들 각각은 마커 비트를 가진 필드를 포함하고,

상기 로컬 상태는 상기 마커 비트의 마킹 상태 및 비-마킹 상태 중 하나를 반영하는 것인 데이터 프로세싱 시스템용 엔진.
제11항에 있어서,

상기 셀 분류 장치는 상기 n-셀들의 글로벌 상태와 관련하여 동작하고,

상기 명령어는 상기 셀 분류 장치에 의해 지시되는 상기 n-셀들의 상기 로컬 상태 및 상기 글로벌 상태에 따라 상기 메모리 장치내에서 선택된 셀들에 의해 실행되며, 상기 명령어의 상기 실행은, 상기 클록 사이클들 중 하나의 클록 사이클내 에서, 상기 선택된 셀들 각각에서 동시에 발생하는 것인 데이터 프로세싱 시스템용 엔진.
제18항에 있어서,

상기 분류 장치에 의해 이용되는 상기 글로벌 상태는 상기 n-셀들 모두의 상기 로컬 상태들에 의해 판정되는 것인 데이터 프로세싱 시스템용 엔진.
제17항에 있어서,

상기 명령어는 상기 마킹 상태로 설정되어 있는 상기 마커 비트를 가진 n-셀들내에서만 실행되는 것인 데이터 프로세싱 시스템용 엔진.
제11항에 있어서,

상기 n-셀들 각각은 복수개의 마커 비트들을 가진 필드를 포함하는 것인 데이터 프로세싱 시스템용 엔진.
데이터 프로세싱 시스템으로서,

각각이 프로세싱 회로 및 m-비트들의 메모리 용량을 포함하는, n-셀들을 포함하는 연관 메모리 장치;

복수개 명령어들 중 하나를 상기 연관 메모리 장치에 발행하는 컨트롤러; 및

매 초당 소정 갯수의 클록 사이클들로 이루어진 동기화 클록 신호를 상기 연 관 메모리 장치 및 상기 컨트롤러로 출력하는 클록 장치를 구비하고,

상기 컨트롤러는 상기 복수개 명령어들 중 하나를, 상기 클록 사이클들 중 하나의 클록 사이클내에서, 동시에 상기 n-셀들 모두로 전역적으로 전달하는 것인 데이터 프로세싱 시스템.
제22항에 있어서,

상기 n-셀들 각각의 로컬 상태와 관련하여 선택적으로 동작하는 분류 장치를 더 구비하고,

상기 복수개 명령어들 중 하나는 상기 셀 분류 장치에 의해 지시되는 상기 n-셀들의 상기 로컬 상태에 따라 상기 연관 메모리 장치내에서 선택된 셀들에 의해 실행되고, 상기 명령어의 상기 실행은, 상기 클록 사이클들 중 하나의 클록 사이클내에서, 상기 선택된 셀들 각각에서 동시에 발생하는 것인 데이터 프로세싱 시스템.
제23항에 있어서,

상기 n-셀들 각각은 상태 필드 및 데이터 필드를 포함하고, 상기 상태 필드는 상기 n-셀들 각각의 로컬 상태를 인코딩하는 마커 비트를 구비함으로써, 상기 n-셀들 각각의 마킹 상태 및 비-마킹 상태 중 하나를 지시하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'load line immediate' 명령이고, 그에 의해, 상기 마킹 상태에 있는 상기 n-셀들 모두의 컨텐츠는 상기 'load line immediate' 명령에 의해 지시되는 데이터로 대체되는 것인 데이터 프로세싱 시스템.
제25항에 있어서,

각각이 m-비트들을 각각 가진 n-요소들을 포함하는, p-벡터들을 포함하는 벡터 메모리를 더 구비하고,

상기 'load line immediate' 명령에 의해 지시되는 상기 데이터는 상기 p-벡터들 중 하나에 대응되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'store line immediate' 명령이고, 그에 의해, 상기 마킹 상태에 있는 상기 n-셀들 모두의 컨텐츠는 상기 'store line immediate' 명령에 의해 지시되는 메모리 벡터에 저장되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'left limit' 명령이고, 그에 의해, 검색 공간의 왼쪽 한계는 상기 마킹 상태에 있는 상기 n-셀들의 최좌측 셀로 설정되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'right limit' 명령이고, 그에 의해, 검색 공간의 오른쪽 한계는 상기 마킹 상태에 있는 상기 n-셀들의 최우측 셀로 설정되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러는 상기 n-셀들내에서 검색 공간을 동적으로 제한하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'find' 명령이고, 그에 의해, 상기 'find' 명령에 의해 지시되는 인수와 동일한 값을 보유 중인 상기 n-셀들 각각이 식별되며,

상기 'find' 명령은 상기 식별된 n-셀들의 오른쪽에 위치한 상기 n-셀들 각각의 상기 마커 비트를 상기 마킹 상태로 설정하고 상기 n-셀들 중 다른 모두의 상기 마커 비트를 상기 비-마킹 상태로 설정하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'match' 명령이고, 그에 의해, 상기 마킹 상태의 마커 비트를 가지며 상기 'match' 명령에 의해 지시되는 인수와 매칭되는 상기 데이터 필드를 가진 상기 n-셀들 각각이 식별되며,

상기 'match' 명령은 상기 식별된 n-셀들에 수반되는 상기 n-셀들 각각의 상기 마커 비트를 상기 마킹 상태로 설정하고 상기 n-셀들 중 다른 모두의 상기 마커 비트를 상기 비-마킹 상태로 설정하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'find and mark left' 명령이고, 그에 의해, 상기 'find and mark left' 명령에 의해 지시되는 인수와 동일한 값을 보유 중인 상기 n-셀들 각각이 식별되며,

상기 'find and mark left' 명령은 상기 식별된 n-셀들의 왼쪽에 위치한 상기 n-셀들 각각의 상기 마커 비트를 상기 마킹 상태로 설정하고 상기 n-셀들 중 다른 모두의 상기 마커 비트를 상기 비-마킹 상태로 설정하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'match and mark left' 명령이고, 그에 의해, 상기 마킹 상태의 마커 비트를 가지며 상기 'match and mark left' 명령에 의해 지시되는 인수와 매칭되는 상기 데이터 필드를 가진 상기 n-셀들 각각이 식별되며,

상기 'match and mark left' 명령은 상기 식별된 n-셀들의 왼쪽에 위치한 상기 n-셀들 각각의 상기 마커 비트를 상기 마킹 상태로 설정하는 것인 데이터 프로세싱 시스템.
제28항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'markall' 명령이고, 그에 의해, 상기 검색 공간내의 상기 n-셀들 각각의 상기 마커 비트는 상기 마킹 상태로 설정되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'addmark' 명령이고, 그에 의해, 상기 'addmark' 명령에 의해 지시되는 인수와 동일한 값을 포함하는 상기 n-셀들 각각의 상기 마커 비트는 상기 마킹 상태로 설정되며,

상기 'addmark' 명령은 상기 n-셀들 중 다른 것의 상기 마커 비트에 영향을 미치지 않는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'mark' 명령이고, 그에 의해, 상기 'mark' 명령에 의해 지시되는 인수와 동일한 값을 포함하는 상기 n-셀들 각각의 상기 마커 비트는 상기 마킹 상태로 설정되며,

상기 'mark' 명령은 상기 'mark' 명령에 의해 지시되는 인수와 동일한 값을 포함하지 않는 상기 n-셀들 각각의 상기 마커 비트를 상기 비-마킹 상태로 설정하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'clr' 명령이고, 그에 의해, 상기 'clr' 명령에 의해 지시되는 인수와 동일한 값을 포함하는 상기 n-셀들 각각의 상기 마커 비트는 상기 비-마킹 상태로 설정되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'clear first' 명령이고, 그에 의해, 상기 마킹 상태로 설정된 상기 마커 비트를 가진 상기 n-셀들 중 상기 최좌측 셀은 상기 비-마킹 상태로 설정되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'trace' 명령이고, 그에 의해, 상기 n-셀들 모두의 상기 마커 비트는 상기 연관 메모리 장치에 왼쪽으로 복사되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'keepl' 명령이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들 중 최우측 셀을 제외한 상기 n-셀들 모두의 상기 마커 비트는 상기 비-마킹 상태로 설정되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'clrl' 명령이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들 중 최우측 셀의 상기 마커 비트는 상기 비-마킹 상태로 설정되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'left' 명령이고, 그에 의해, 상기 n-셀들에 대한 상기 마커 비트들 모두는 하나만큼 왼쪽으로 시프트되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'right' 명령이고, 그에 의해, 상기 n-셀들에 대한 상기 마커 비트들 모두는 하나만큼 오른쪽으로 시프트되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'cright' 명령이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들에 대한 상기 마커 비트들 모두는, 후속-오른쪽 셀이 상기 'cright' 명령에 의해 지시되는 인수와 동일한 값을 포함하지 않는다면, 오른쪽으로 하나만큼 상기 후속-오른쪽 셀로 시프트되며,

상기 후속-오른쪽 셀이 상기 'cright' 명령에 의해 지시되는 인수와 동일한 값을 포함할 경우, 상기 'cright' 명령은 상기 후속-오른쪽 셀의 상기 데이터 필드를 소정 값으로 대체하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'cleft' 명령이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들에 대한 상기 마커 비트들 모두는, 후속-왼쪽 셀이 상기 'cleft' 명령에 의해 지시되는 인수와 동일한 값을 포함하지 않는다면, 왼쪽으로 하나만큼 상기 후속-왼쪽 셀로 시프트되며,

상기 후속-왼쪽 셀이 상기 'cleft' 명령에 의해 지시되는 인수와 동일한 값 을 포함할 경우, 상기 'cleft' 명령은 상기 후속-왼쪽 셀의 상기 데이터 필드를 소정 값으로 대체하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'nop' 명령이고, 그에 의해, 아무 연산도 실행되지 않는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'reset' 명령이고, 그에 의해, 상기 n-셀들의 상기 데이터 필드에는 상기 'reset' 명령에 의해 지시되는 값이 할당되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'get' 명령이고, 그에 의해, 상기 n-셀들 중 상기 마킹 상태의 최좌측 셀에 저장되어 있는 값이 상기 연관 메모리 장치로부터 출력되며,

상기 마킹 상태의 상기 최좌측 셀의 상기 마커 비트는 셀 하나만큼 오른쪽으로 시프트되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'back' 명령이고, 그에 의해, 최좌측 마킹 셀에 저장되어 있는 값이 상기 연관 메모리 장치로부터 출력되며,

상기 최좌측 마킹 셀의 상기 마커 비트는 셀 하나만큼 왼쪽으로 시프트되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'set' 명령이고, 그에 의해, 상기 'set' 명령에 의해 지시되는 값이 상기 n-셀들 중 상기 마킹 상태의 최좌측 셀에 저장되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'setall' 명령이고, 그에 의해, 상기 'setall' 명령에 의해 지시되는 값이 상기 n-셀들 중 상기 마킹 상태의 모든 셀들에 저장되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'ins' 명령이고, 그에 의해, 상기 'ins' 명령에 의해 지시되는 값이 상기 n-셀들 중 상기 마킹 상태의 최좌측 셀 이전에 위치하는 삽입 포인트의 상기 n-셀들 중 하나에 저장 되며,

상기 'ins' 명령은 상기 삽입 포인트의 오른쪽에 위치하는 상기 n-셀들 각각의 컨텐츠를 하나만큼 오른쪽으로 시프트하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'del' 명령이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들 중 최좌측 셀의 데이터 필드가 삭제되며,

상기 'del' 명령은 상기 최좌측 마킹 셀의 오른쪽에 위치한 상기 n-셀들 각각의 컨텐츠를 하나만큼 왼쪽으로 시프트하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'cpr' 명령이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들 모두의 컨텐츠가 하나만큼 오른쪽으로 카피되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'cpl' 명령이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들 모두의 컨텐츠가 하나만큼 왼쪽으로 카피되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'ccpr' 명령이고, 그에 의해, 상기 마킹 상태의 카피를 포함하여, 상기 마킹 상태의 상기 n-셀들 모두의 컨텐츠가 하나만큼 오른쪽으로 카피되며,

상기 'ccpr' 명령은, 상기 n-셀들 중 그것의 상기 컨텐츠가 상기 'ccpr' 명령에 의해 지시되는 값과 동일한 셀들의 상기 마킹 상태는 카피하지 않는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'ccpl' 명령이고, 그에 의해, 상기 마킹 상태의 카피를 포함하여, 상기 마킹 상태의 상기 n-셀들 모두의 컨텐츠가 하나만큼 왼쪽으로 카피되며,

상기 'ccpl' 명령은, 상기 n-셀들 중 그것의 상기 컨텐츠가 상기 'ccpl' 명령에 의해 지시되는 값과 동일한 셀들의 상기 마킹 상태는 카피하지 않는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'ld' 명령이고, 그에 의해, 상기 'ld' 명령에 의해 지시되는 값이 상기 마킹 상태의 상기 n- 셀들 모두에 대한 상기 데이터 필드에 로딩되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

p-벡터들을 포함하는 벡터 메모리를 더 구비하고,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'st' 명령이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들 모두에 대한 상기 데이터 필드의 컨텐츠가 상기 'st' 명령에 의해 지시되는 상기 p-벡터들 중 하나의 대응되는 위치에 카피되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'add' 명령이고, 그에 의해, 상기 'add' 명령에 의해 지시되는 값이 상기 마킹 상태의 상기 n-셀들 모두의 상기 데이터 필드에 가산되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'fadd' 명령이고, 그에 의해, 상기 'fadd' 명령에 의해 지시되는 값이 상기 마킹 상태의 상기 n-셀들 모두의 상기 데이터 필드에 가산되며,

상기 마킹 상태의 상기 n-셀들 각각의 오른쪽에 위치한 상기 연관 메모리 장치내의 셀에 대한 상기 데이터 필드의 최좌측 비트는 캐리 비트로서 동작하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'sub' 명령이고, 그에 의해, 상기 'sub' 명령에 의해 지시되는 값이 상기 마킹 상태의 상기 n-셀들 모두의 상기 데이터 필드로부터 감산되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'fsub' 명령이고, 그에 의해, 상기 'fsub' 명령에 의해 지시되는 값이 상기 마킹 상태의 상기 n-셀들 모두의 상기 데이터 필드로부터 감산되며,

상기 마킹 상태의 상기 n-셀들 각각의 오른쪽에 위치한 상기 연관 메모리 장치내의 셀에 대한 상기 데이터 필드의 최좌측 비트는 캐리 비트로서 동작하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'half' 명령이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들 모두의 상기 데이터 필드는 2로 제산되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'fhalf' 명령이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들 모두의 상기 데이터 필드는 2로 제산되며,

상기 마킹 상태의 상기 n-셀들 각각의 왼쪽에 위치한 상기 연관 메모리 장치내의 셀에 대한 최하위 데이터 비트가 상기 마킹 상태라면, 상기 데이터 필드의 최좌측 비트에 1이 가산되는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'lt' 명령이고, 그에 의해, 상기 'lt' 명령에 의해 지시되는 값이 상기 마킹 상태의 상기 n-셀들 모두의 상기 데이터 필드와 비교되며,

상기 'lt' 명령에 의해 지시되는 상기 값이 상기 데이터 필드보다 크다면, 상기 'lt' 명령은 상기 마킹 상태의 상기 n-셀들에 대한 상기 마커 비트를 상기 비-마킹 상태로 설정하고,

상기 'lt' 명령에 의해 지시되는 상기 값이 상기 데이터 필드보다 작다면, 상기 'lt' 명령은 상기 마킹 상태의 상기 n-셀들에 대한 상기 데이터 필드의 최좌측 비트를 1로 설정하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'flt' 명령이고, 그에 의해, 상기 'flt' 명령에 의해 지시되는 값이 상기 마킹 상태의 상기 n-셀들 모두의 상기 데이터 필드와 비교되며,

상기 'flt' 명령에 의해 지시되는 상기 값이 상기 데이터 필드보다 크고 상기 마킹 상태의 상기 n-셀들 각각의 왼쪽에 위치한 상기 연관 메모리 장치내의 셀에 대한 상기 데이터 필드의 최좌측 비트가 0이라면, 상기 'flt' 명령은 상기 마킹 상태의 상기 n-셀들에 대한 상기 마커 비트를 상기 비-마킹 상태로 설정하고,

상기 'flt' 명령에 의해 지시되는 상기 값이 상기 데이터 필드보다 작다면, 상기 'flt' 명령은 상기 마킹 상태의 상기 n-셀들에 대한 상기 데이터 필드의 최좌측 비트를 1로 설정하며,

상기 마킹 상태의 상기 n-셀들 각각의 왼쪽에 위치한 상기 연관 메모리 장치내의 셀에 대한 상기 최좌측 비트가 1이라면, 상기 'flt' 명령은 상기 마킹 상태의 상기 n-셀들에 대한 상기 데이터 필드의 최좌측 비트를 1로 설정하고,

상기 'flt' 명령은 상기 마킹 상태의 상기 n-셀들 각각의 왼쪽에 위치한 상기 연관 메모리 장치내의 셀에 대한 상기 최좌측 비트를 0으로 설정하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'gt' 명령이고, 그에 의해, 상기 'gt' 명령에 의해 지시되는 값이 상기 마킹 상태의 상기 n- 셀들 모두의 상기 데이터 필드와 비교되며,

상기 'gt' 명령에 의해 지시되는 상기 값이 상기 데이터 필드보다 작다면, 상기 'gt' 명령은 상기 마킹 상태의 상기 n-셀들에 대한 상기 마커 비트를 상기 비-마킹 상태로 설정하고,

상기 'gt' 명령에 의해 지시되는 상기 값이 상기 데이터 필드보다 크다면, 상기 'gt' 명령은 상기 마킹 상태의 상기 n-셀들에 대한 상기 데이터 필드의 최좌측 비트를 1로 설정하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'fgt' 명령이고, 그에 의해, 상기 'fgt' 명령에 의해 지시되는 값이 상기 마킹 상태의 상기 n-셀들 모두의 상기 데이터 필드와 비교되며,

상기 'fgt' 명령에 의해 지시되는 상기 값이 상기 데이터 필드보다 작고 상기 마킹 상태의 상기 n-셀들 각각의 왼쪽에 위치한 상기 연관 메모리 장치내의 셀에 대한 상기 데이터 필드의 최좌측 비트가 0이라면, 상기 'fgt' 명령은 상기 마킹 상태의 상기 n-셀들에 대한 상기 마커 비트를 상기 비-마킹 상태로 설정하고,

상기 'fgt' 명령에 의해 지시되는 상기 값이 상기 데이터 필드보다 크다면, 상기 'fgt' 명령은 상기 마킹 상태의 상기 n-셀들에 대한 상기 데이터 필드의 최좌측 비트를 1로 설정하며,

상기 마킹 상태의 상기 n-셀들 각각의 왼쪽에 위치한 상기 연관 메모리 장치 내의 셀에 대한 상기 최좌측 비트가 1이라면, 상기 'fgt' 명령은 상기 마킹 상태의 상기 n-셀들에 대한 상기 데이터 필드의 최좌측 비트를 1로 설정하고,

상기 'fgt' 명령은 상기 마킹 상태의 상기 n-셀들 각각의 왼쪽에 위치한 상기 연관 메모리 장치내의 셀에 대한 상기 최좌측 비트를 0으로 설정하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'test' 명령이고, 그에 의해, 상기 'test' 명령에 의해 지시되는 값을 포함하는 상기 마킹 상태의 상기 n-셀들 모두에 대해, 상기 'test' 명령은 상기 마커 비트를 상기 비-마킹 상태로 설정하며,

상기 지시되는 값을 가진 상기 n-셀들 모두의 왼쪽에 위치한 셀의 최좌측 비트가 1이라면, 상기 'test' 명령은 상기 지시된 값을 가진 상기 n-셀들 모두의 상기 데이터 필드에 소정 값을 할당하고,

상기 최좌측 비트가 0이라면, 상기 'test' 명령은 상기 지시된 값을 가진 상기 n-셀들 모두의 왼쪽에 위치한 상기 셀의 최좌측 비트를 소거하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'and' 명령 이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들 모두에 대해, 상기 'and' 명령은 상기 'and' 명령에 의해 지시되는 값과 상기 마킹 상태의 상기 n-셀들 모두에 대한 상기 데이터 필드의 비트식 AND를 실현하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'or' 명령이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들 모두에 대해, 상기 'or' 명령은 상기 'or' 명령에 의해 지시되는 값과 상기 마킹 상태의 상기 n-셀들 모두에 대한 상기 데이터 필드의 비트식 OR를 실현하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'xor' 명령이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들 모두에 대해, 상기 'xor' 명령은 상기 'xor' 명령에 의해 지시되는 값과 상기 마킹 상태의 상기 n-셀들 모두에 대한 상기 데이터 필드의 비트식 XOR를 실현하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'cond' 명령이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들 모두에 대해, 상기 'cond' 명령에 의해 지시되는 값과 상기 마킹 상태의 상기 n-셀들 모두에 대한 상기 데이터 필 드 사이의 비트식 AND 연산의 결과가 0이라면, 상기 'cond' 명령은 그들의 마킹 상태를 상기 비-마킹 상태로 전환하는 것인 데이터 프로세싱 시스템.
제24항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'ncond' 명령이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들 모두에 대해, 상기 'ncond' 명령에 의해 지시되는 값과 상기 마킹 상태의 상기 n-셀들 모두에 대한 상기 데이터 필드 사이의 비트식 AND 연산의 결과가 0이 아니라면, 상기 'ncond' 명령은 그들의 마킹 상태를 상기 비-마킹 상태로 전환하는 것인 데이터 프로세싱 시스템.
제71항에 있어서,

상기 컨트롤러에 의해 발행되는 상기 복수개 명령어들 중 하나는 'index' 명령이고, 그에 의해, 상기 마킹 상태의 상기 n-셀들 모두에 대해, 상기 'index' 명령은 상기 n-셀들의 최좌측 셀에 관하여 상기 마킹된 n-셀들 각각의 위치를 나타내는 값을 상기 마킹된 n-셀들 각각에 할당하는 것인 데이터 프로세싱 시스템.
제22항에 있어서,

상기 분류 장치는 상기 n-셀들 각각의 글로벌 상태를 판정하고,

상기 복수개 명령어들 중 상기 하나는 상기 n-셀들의 상기 로컬 상태 및 상기 글로벌 상태 모두에 따라 상기 연관 메모리 장치내에서 선택된 셀들에 의해 실 행되고, 상기 명령어의 상기 실행은, 상기 클록 사이클들 중 하나의 클록 사이클내에서, 상기 선택된 셀들 각각에서 동시에 발생하는 것인 데이터 프로세싱 시스템.
제22항에 있어서,

상기 연관 메모리 장치는 가변-길이 키 필드들의 사용을 허용하는 것인 데이터 프로세싱 시스템.
제78항에 있어서,

상기 가변-길이 키 필드들은 데이터 필드 및 키 필드를 포함하고, 상기 n-셀들 각각은 상기 데이터 필드 및 상기 키 필드를 가지며,

상기 n-셀들 각각에 저장되어 있는 데이터는, 상기 복수개 명령어들 중 하나가 실행되는 동안의 상이한 시점들에서, 상기 데이터 필드 및 상기 키 필드의 일부로서 양자택일적으로 간주되는 것인 데이터 프로세싱 시스템.
n-셀들을 포함하기 위한 연관 메모리 장치를 형성하는 단계;

상기 n-셀들 각각을 프로세싱 회로를 포함하도록 구성하는 단계;

복수개 명령어들 중 하나를 컨트롤러로부터 상기 연관 메모리 장치로 발행하는 단계;

매 초당 소정 갯수의 클록 사이클들로 이루어진 동기화 클록 신호를 상기 연관 메모리 장치 및 상기 컨트롤러로 출력하기 위해 클록 장치를 이용하는 단계; 및

상기 복수개 명령어들 중 하나를, 상기 클록 사이클들 중 하나의 클록 사이클내에서, 상기 컨트롤러로부터 상기 n-셀들 모두로 동시에 전역적으로 전달하는 단계를 구비하는 데이터 프로세싱 방법.
데이터 프로세싱 시스템으로서,

각각이 프로세싱 회로를 포함하는, n-셀들을 포함하는 연관 메모리 장치;

복수개 명령어들 중 하나를 상기 연관 메모리 장치로 발행하기 위한 컨트롤러; 및

매 초당 소정 갯수의 클록 사이클들로 이루어진 동기화 클록 신호를 상기 연관 메모리 장치 및 상기 컨트롤러로 출력하는 클록 장치를 구비하고,

상기 컨트롤러는 상기 복수개 명령어들 중 하나를, 상기 클록 사이클들 중 하나의 클록 사이클내에서, 상기 n-셀들 모두로 동시에 전역적으로 전달하는 것인 데이터 프로세싱 시스템.