KR100635176B1 - 반도체 메모리 장치 및 그것의 라이트 데이터 멀티플렉싱방법 - Google Patents

반도체 메모리 장치 및 그것의 라이트 데이터 멀티플렉싱방법 Download PDF

Info

Publication number
KR100635176B1
KR100635176B1 KR1020050008133A KR20050008133A KR100635176B1 KR 100635176 B1 KR100635176 B1 KR 100635176B1 KR 1020050008133 A KR1020050008133 A KR 1020050008133A KR 20050008133 A KR20050008133 A KR 20050008133A KR 100635176 B1 KR100635176 B1 KR 100635176B1
Authority
KR
South Korea
Prior art keywords
data
write
input
output
global
Prior art date
Application number
KR1020050008133A
Other languages
English (en)
Other versions
KR20060087207A (ko
Inventor
신범주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050008133A priority Critical patent/KR100635176B1/ko
Priority to TW094112822A priority patent/TWI258767B/zh
Priority to US11/153,338 priority patent/US7209393B2/en
Publication of KR20060087207A publication Critical patent/KR20060087207A/ko
Application granted granted Critical
Publication of KR100635176B1 publication Critical patent/KR100635176B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 글로벌 입출력 버스로 전송되는 라이트 데이터를 입력받아 멀티플렉싱하는 라이트 먹스부를 라이트 드라이버 앞단에 배치함으로써, 종래에 추가로 필요했던 제2 메탈 라인을 제거하는 반도체 메모리 장치에 관한 것이다. 본 발명에 따른 반도체 메모리 장치는 메모리 셀들의 어레이를 포함하는 메모리 코어 영역; 메모리 셀들에 기록될 데이터들을 외부로부터 수신하는 데이터 입력 경로; 데이터 입력 경로를 통해서 데이터들을 수신하는 글로벌 입출력 버스; 글로벌 입출력 버스로부터 데이터들을 수신해서 멀티플렉싱하는 멀티플렉싱부; 및 멀티플렉싱된 데이터들을 선택적으로 구동시키는 구동부를 포함한다.
먹스, 글로벌 입출력 버스, 메탈 2

Description

반도체 메모리 장치 및 그것의 라이트 데이터 멀티플렉싱 방법{Semiconductor memory device and method for multiplexing write data thereof}
도 1은 종래의 라이트 데이터를 멀티플렉싱하는 스킴을 갖는 반도체 메모리 장치를 도시한 블록도이다.
도 2는 데이터 폭이 X4인 경우에 라이트 데이터를 멀티플렉싱하는 스킴을 갖는 반도체 메모리 장치를 도시한 블록도이다.
도 3은 데이터 폭이 X8인 경우에 라이트 데이터를 멀티플렉싱하는 스킴을 갖는 반도체 메모리 장치를 도시한 블록도이다.
도 4는 데이터 폭이 X16인 경우에 라이트 데이터를 멀티플렉싱하는 스킴을 갖는 반도체 메모리 장치를 도시한 블록도이다.
도 5는 도 2 내지 도 4에 도시한 라이트 데이터를 멀티플렉싱하는 스킴을 모두 도시한 블록도이다.
도 6a 내지 도 6p는 도 1 내지 도 5의 라이트 먹스부를 도시한 회로도이다.
도 7은 본 발명의 바람직한 실시예에 따른 라이트 데이터를 멀티플렉싱하는 스킴을 갖는 반도체 메모리 장치를 도시한 블록도이다.
도 8은 데이터 폭이 X4인 경우에 라이트 데이터를 멀티플렉싱하는 스킴을 갖 는 반도체 메모리 장치를 도시한 블록도이다.
도 9는 데이터 폭이 X8인 경우에 라이트 데이터를 멀티플렉싱하는 스킴을 갖는 반도체 메모리 장치를 도시한 블록도이다.
도 10은 데이터 폭이 X16인 경우에 라이트 데이터를 멀티플렉싱하는 스킴을 갖는 반도체 메모리 장치를 도시한 블록도이다.
도 11a 내지 도 11p는 도 7 내지 도 10의 라이트 먹스부를 도시한 회로도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 입력 버퍼
200 : 라이트 래치부
300 : 라이트 먹스부
400 : 데이터 증폭부
500: 라이트 구동부
본 발명은 반도체 메모리 장치 및 그것의 라이트 데이터 멀티플렉싱 방법에 관한 것으로, 특히 DQ 패드를 통해서 입력되는 라이트 데이터를 메모리 코어 영역 의 라이트 구동부 앞단에서 멀티플렉싱하는 반도체 메모리 장치 및 방법에 관한 것이다.
DRAM은 데이터 폭에 따라 X4, X8, X16으로 나뉘며, 서로 다른 패키지로 제작된다. 그러나, 일반적으로 X4, X8, X16은 한꺼번에 설계되므로 DRAM 내부에서는 X4, X8, X16에 따라 서로 다르게 동작한다. X16일 경우에는 16개의 데이터가 입출력되고, X8일 때는 8개의 데이터가 입출력되며, X4일 때는 4개의 데이터만 입출력된다.
따라서, 똑 같은 글로벌 입출력 버스(GIO)라도 라이트시에 X4, X8, X16에 따라 서로 다른 패드(DQ)로 입력된 데이터를 메모리 코어(Core) 영역으로 전송할 뿐만 아니라, 리드시에도 같은 글로벌 입출력 버스라도 메모리 셀로부터 출력되는 데이터를 서로 다른 패드(DQ)로 출력한다.
게다가, DRAM은 SDR DRAM에서 DDR DRAM으로 넘어오면서 프리페치(prefetch) 개념이 생겼는데, DDR SDRAM은 클럭 사이클 마다 메모리 셀로부터 2비트의 데이터가 액세스되어 데이터 패드로 출력되는 것으로서, 이것을 2-비트 프리페치라고 한다. DDR2 SDRAM은 클럭 사이클마다 메모리 셀로부터 4비트의 데이터가 액세스되어 데이터 패드로 출력되는 것으로서, 이것을 4-비트 프리페치라고 한다. DDR3 SDRAM은 클럭 사이클마다 메모리 셀로부터 8비트의 데이터가 액세스되어 데이터 패드로 출력되는 것으로서, 이것을 8-비트 프리페치라고 한다.
예로 들어, DDR2 SDRAM에서 데이터 폭이 X16이면, DDR2 SDRAM은 4-비트 프리페치이므로, 4*16=64개의 데이터가 동시에 DRAM 내부에서 움직인다.
도 1은 데이터 입출력 경로 중 데이터 입력 경로인 라이트(write) 경로를 나타낸 블록도이다.
도 1을 참조하면, DQ 패드(DQ<0:15>)는 라이트 동작시에 외부로부터 메모리 셀들(미도시)에 기록될 라이트 데이터를 수신한다. DQ 패드(DQ<0:15>)로부터 출력되는 16개의 라이트 데이터는 입력 버퍼(100), 라이트 래치부(200), 라이트 먹스부(300), 및 데이터 증폭부(400)를 통해서 글로벌 입출력 버스(GIO)로 전송된다. 여기서, 라이트 먹스부(300)는 데이터 증폭부(400)와 라이트 래치부(200) 사이에 배치되어, 라이트 래치부(200)로부터 전송되는 라이트 데이터를 멀티플렉싱하여 데이터 증폭부(400)로 전송한다. 데이터 증폭부(400)는 최상위 로우 어드레스(ROW<12>; 256Mb DDR2 SDRAM)와 컬럼 어드레스(COL<11>)를 이용해서 메모리 셀(미도시)에 기록될 데이터만 선택하여 글로벌 입출력 버스(GIO)로 전송한다. 라이트 구동부(500)는 글로벌 입출력 버스(GIO)로부터 전송되는 라이트 데이터를 구동시켜서 로컬 입출력 버스(LIO, LIOB)로 전송한다.
도 2 내지 도 6은 DQ 패드와 라이트 래치부(200)를 통해서 입력되는 라이트 데이터(U<0:7>, L<0:7>)를 라이트 먹스부(300)에서 멀티플렉싱하여 데이터 증폭부(400)로 전송하는 경로를 나타낸 도면이다.
도 2 내지 도 6을 참조하면, DQ 패드는 라이트 데이터(U<0:7>, L<0:7>)를 외부로부터 입력받아 출력한다. 라이트 래치부(200)는 16개의 라이트 래치회로(UDQ<0:7>, LDQ<0:7>)로 구성되고, 라이트 먹스부(300)는 16개의 라이트 먹스(301-316)로 구성되며, 데이터 증폭부(400)는 16개의 데이터 입출력 센스앰프(USA<0:7>, LSA<0:7>)로 구성된다.
도 2는 데이터 폭이 X4인 경우에 라이트 먹스부(300)의 동작을 나타낸다.
데이터 폭이 X4인 경우에 라이트 먹스(301-316)가 라이트 래치회로(LDQ<0:3>)로부터 출력되는 4개의 라이트 데이터(L<0:3>)를 입력받아 16개로 멀티플렉싱하여 16개의 데이터 입출력 센스앰프(USA<0:7>, LSA<0:7>)로 각각 전송한다.
이하, 라이트 먹스(301-316)가 라이트 래치회로(LDQ<0:3>)로부터 전송되는 4개의 라이트 데이터(L<0:3>)를 16개로 멀티플렉싱하여 16개의 데이터 입출력 센스앰프(USA<0:7>, LSA<0:7>)로 전송하는 동작을 도 2 및 도 6a 내지 도 6p를 참조하면서 보다 상세히 설명하기로 한다.
첫 번째로, 라이트 래치회로(LDQ<0>)로 전송되는 라이트 데이터(L<0>)는 도 6h에 도시한 라이트 먹스(308)로 입력되어 X4 신호에 의해서 전달 게이트(TG22)가 턴-온되면, 제1 메탈 라인(메탈 1로 이루어진 데이터 라인; 300-11), 제2 메탈 라인(메탈 2로 이루어진 데이터 라인;310-1), 및 제1 메탈 라인(300-1)을 통해서 데이터 입출력 센스앰프(USA<7>)로 전송된다. 또한, 라이트 데이터(L<0>)는 도 6a에 도시한 라이트 먹스(301)로 입력되어 X4 신호에 의해 전달 게이트(TG1)가 턴-온되면, 제1 메탈 라인(300-11), 제2 메탈 라인(310-4), 및 제1 메탈 라인(300-4)을 통해서 데이터 입출력 센스앰프(USA<0>)로 전송된다. 또한, 라이트 데이터(L<0>)는 도 6p에 도시한 라이트 먹스(316)로 입력되어, X4 신호에 의해서 전달 게이트(TG39)가 턴-온되면, 제1 메탈 라인(300-11), 제2 메탈 라인(310-10), 및 제1 메탈 라인(300-10)을 통해서 센스앰프(LSA<7>)로 전송된다. 또한, 라이트 데이터(L<0>)는 도 6i에 도시한 라이트 먹스(309)로 입력되어 X4 신호에 의해서 전달 게이트(TG25)가 턴-온되면, 제1 메탈 라인(300-11)을 통해서 바로 데이터 입출력 센스앰프(LSA<7>)로 전송된다.
두 번째로, 라이트 래치회로(LDQ<1>)로 전송되는 라이트 데이터(L<1>)는 첫 번째와 같은 방법으로 도 6g, 도 6b, 도 6o, 및 도 6j에 도시한 라이트 먹스(307, 302, 315, 310)로 입력되어 X4 신호에 의해 전달 게이트(TG19, TG4, TG37, TG27)가 각각 턴-온되면, 제1 메탈 라인(300-12), 제2 메탈 라인(310-2, 310-3, 310-9), 및 제1 메탈 라인(300-2, 300-3, 300-9)을 통해서 데이터 입출력 센스앰프(USA<6>, USA<1>, LSA<6>, LSA<1>)으로 전송된다.
세 번째로, 라이트 래치회로(LDQ<2>)로 전송되는 라이트 데이터(L<2>)는 첫 번째와 같은 방법으로 도 6c, 도 6e, 도 6k, 도 6m에 도시한 라이트 먹스(303, 305, 311, 313)로 입력되어 X4 신호에 의해 전달 게이트(TG7, TG11, TG29, TG32)가 각각 턴-온되면, 제1 메탈 라인(300-14), 제2 메탈 라인(310-6, 310-8, 310-12), 및 제1 메탈 라인(300-6, 300-8, 300-16)을 통해서 데이터 입출력 센스앰프(USA<2>, USA<4>, LSA<2>, LSA<4>)로 전송된다.
네 번째로, 라이트 래치회로(LDQ<3>)로 전송되는 라이트 데이터(L<3>)는 첫 번째와 같은 방법으로 도 6d, 도 6f, 도 6l, 도 6n에 도시한 라이트 먹스(304, 306, 312, 314)로 입력되어, X4 신호에 의해 전달 게이트(TG9, TG15, TG30, TG35)가 각각 턴-온되면, 제1 메탈 라인(300-13), 제2 메탈 라인(310-5, 310-7, 310- 11), 및 제1 메탈 라인(300-5, 300-7, 300-15)을 통해서 데이터 입출력 센스앰프(USA<3>, USA<5>, LSA<3>, LSA<5>)로 전송된다.
상술한 바와 같이 라이트 래치회로(LDQ<0:3>)로 전송되는 라이트 데이터(L<0:3>)는 16개의 제1 메탈 라인(300-1~300-16)과 12개의 제2 메탈 라인(310-1~310-12)을 통해서 16개의 데이터 입출력 센스앰프(USA<0:7>, LSA<0:7>)로 전송된다.
그러면, 데이터 증폭부(400)는 어느 메모리 셀에 데이터를 기록할 것인지에 대한 정보를 가지고 있는 최상위 로우 어드레스(ROW<12>)와 컬럼 어드레스(COL<11>)를 이용해서 16개의 라이트 데이터 중 4개의 데이터만을 선택하여 4개의 글로벌 입출력 버스(GIO_L<0:3>)로 전송한다.
도 3은 데이터 폭이 X8인 경우에 라이트 먹스부(300)의 동작을 나타낸다.
데이터 폭이 X8인 경우에 라이트 먹스부(300)는 라이트 래치회로(LDQ<0:7>)로부터 8개의 라이트 데이터(L<0:7>)를 입력받아 16개로 멀티플렉싱하여 16개의 데이터 입출력 센스앰프(USA<0:7>, LSA<0:7>)로 각각 전송한다.
이하, 라이트 래치회로(LDQ<0:7>)로부터 전송되는 8개의 라이트 데이터(L<0:7>)를 라이트 먹스(301-316)에서 16개로 멀티플렉싱하여 16개의 데이터 입출력 센스앰프(USA<0:7>, LSA<0:7>)로 전송하는 동작을 도 3 및 도 6a 내지 도 6p를 참조하면서 보다 상세히 설명하기로 한다.
첫 번째로, 라이트 래치회로(LDQ<0>)로 전송되는 라이트 데이터(L<0>)는 도 6a 및 도 6i에 도시한 바와 라이트 먹스(301, 309)로 입력되어 X8 신호에 의해 전 달 게이트(TG1, TG25)가 각각 턴-온되면, 제1 메탈 라인(300-11), 제2 메탈 라인(310-4), 및 제1 메탈 라인(300-4)을 통해서 데이터 입출력 센스앰프(USA<0>, LSA<0>)로 전송된다.
두 번째로, 라이트 래치회로(LDQ<1>)로 전송되는 라이트 데이터(L<1>)는 도 6b 및 도 6j에 도시한 라이트 먹스(302, 310)로 입력되어 X8 신호에 의해 전달 게이트(TG4, TG27)가 각각 턴-온되면, 제1 메탈 라인(300-12), 제2 메탈 라인(310-3), 및 제1 메탈 라인(300-3)을 통해서 데이터 입출력 센스앰프(USA<1>, LSA<1>)로 전송된다.
세 번째로, 라이트 래치회로(LDQ<2>)로 전송되는 라이트 데이터(L<2>)는 도 6c 및 도 6k에 도시한 라이트 먹스(303, 311)로 입력되어 전달 게이트(TG7, TG29)가 각각 턴-온되면, 제1 메탈 라인(300-14), 제2 메탈 라인(310-6), 및 제1 메탈 라인(300-6)을 통해서 데이터 입출력 센스앰프(USA<2>, LSA<2>)로 전송된다.
네 번째로, 라이트 래치회로(LDQ<3>)로 전송되는 라이트 데이터(L<3>)는 도 6d 및 도 6l에 도시한 라이트 먹스(304, 312)로 입력되어 X8 신호에 의해 전달 게이트(TG9, TG30)가 각각 턴-온되면, 제1 메탈 라인(300-13), 제2 메탈 라인(310-5), 및 제1 메탈 라인(300-5)을 통해서 데이터 입출력 센스앰프(USA<3>, LSA<3>)로 전송된다.
다섯 번째로, 라이트 래치회로(LDQ<4>)로 전송되는 라이트 데이터(L<4>)는 도 6e 및 도 6m에 도시한 라이트 먹스(305, 313)로 입력되어 X8 신호에 의해 전달 게이트(TG12, TG31)가 각각 턴-온되면, 제1 메탈 라인(300-16), 제2 메탈 라인 (310-16), 및 제1 메탈 라인(300-8)을 통해서 데이터 입출력 센스앰프(USA<4>, LSA<4>)로 전송된다.
여섯 번째로, 라이트 래치회로(LDQ<5>)로 전송되는 라이트 데이터(L<5>)는 도 6f 및 도 6n에 도시한 라이트 먹스(306, 314)로 입력되어 X8 신호에 의해 전달 게이트(TG16, TG34)가 각각 턴-온되면, 제1 메탈 라인(300-15), 제2 메탈 라인(310-15), 및 제1 메탈 라인(300-7)을 통해서 데이터 입출력 센스앰프(USA<5>, LSA<5>)로 전송된다.
일곱 번째로, 라이트 래치회로(LDQ<6>)로 전송되는 라이트 데이터(L<6>)는 도 6g 및 도 6o에 도시한 라이트 먹스(307, 315)로 입력되어 X8 신호에 의해 전달 게이트(TG20, TG38)가 각각 턴-온되면, 제1 메탈 라인(300-9), 제2 메탈 라인(310-14), 및 제1 메탈 라인(300-2)을 통해서 데이터 입출력 센스앰프(USA<6>, LSA<6>)로 전송된다.
여덟 번째로, 라이트 래치회로(LDQ<7>)로 전송되는 라이트 데이터(L<7>)는 도 6h 및 도 6p에 도시한 라이트 먹스(308, 316)로 입력되어 X8 신호에 의해 전달 게이트(TG23, TG40)가 각각 턴-온되면, 제1 메탈 라인(300-10), 제2 메탈 라인(310-13), 및 제1 메탈 라인(300-1)을 통해서 데이터 입출력 센스앰프(USA<7>, LSA<7>)로 전송된다.
상술한 바와 같이 라이트 래치회로(LDQ<0:7>)로 전송된 라이트 데이터(L<0:7>)는 16개의 제1 메탈 라인(300-1~300-16)과 8개의 제2 메탈 라인(310-3~310-6, 310-13~310-16)을 통해서 16개의 데이터 입출력 센스앰프(USA<0:7>, LSA<0:7>)로 전송된다.
그러면, 데이터 증폭부(400)는 어느 메모리 셀에 데이터를 기록할 것인지에 대한 정보를 가지고 있는 최상위 로우 어드레스(ROW<12>)를 이용해서 16개의 라이트 데이터 중 8개의 데이터만을 선택하여 8개의 글로벌 입출력 버스(GIO_L<0:7>)로 전송한다.
도 4는 데이터 폭이 X16인 경우에 라이트 먹스부(300)의 동작을 나타낸다.
데이터 폭이 X16인 경우에 라이트 래치회로(UDQ<0:7>, LDQ(0:7>)로부터 출력되는 16개의 라이트 데이터(U<0:7>, L<0:7>)는 1:1로 대응하는 16개의 데이터 입출력 센스앰프(USA<0:7>, LSA<0:7>)로 각각 전송된다.
이하, 라이트 래치회로(UDQ<0:7>, LDQ<0:7>)로부터 전송되는 16개의 라이트 데이터(U<0:7>, L<0:7>)를 라이트 먹스(301-316)에서 16개로 멀티플렉싱하여 16개의 데이터 입출력 센스앰프(USA<0:7>, LSA<0:7>)로 전송하는 동작을 도 4 및 도 6a 내지 도 6p를 참조하면서 보다 상세히 설명하기로 한다.
라이트 래치회로(UDQ<0:7>, LDQ<0:7>)로 전송되는 라이트 데이터(U<0:7>, L<0:7>)는 도 6a 내지 도 6p에 도시한 라이트 먹스(301~316)로 입력되어 X16 신호에 의해 전달 게이트(TG2, TG5, TG8, TG10, TG13, TG17, TG21, TG24, TG25, TG27, TG29, TG30, TG31, TG34, TG38, TG40)가 턴-온되면, 제1 메탈 라인(300-1~300-16)를 통해서 데이터 입출력 센스앰프(USA<0:7, LSA<0:7>>)로 전송된다.
여기서, 라이트 래치회로(UDQ<0:7>, LDQ<0:7>)는 16개의 제1 메탈 라인(300-1~300-16)과 1:1로 대응하고, 16개의 데이터 입출력 앰프센스(USA<0:7>, LSA<0:7>) 도 16개의 제1 메탈 라인(300-1~300-16)과 1:1로 대응한다.
상술한 바와 같이, 라이트 래치회로(UDQ<0:7>, LDQ<0:7>)로 전송되는 16개의 라이트 데이터(U<0:7>, L<0:7>)는 16개의 제1 메탈 라인(300-1~300-16)을 각각 통해서 16개의 데이터 입출력 센스앰프(USA<0:7>, LSA<0:7>)로 전송된다. 그러면, 16개의 데이터 입출력 센스앰프(USA<0:7>, LSA<0:7>)는 16개의 라이트 데이터(U<0:7>, L<0:7>)를 16개의 글로벌 입출력 버스(GIO_U<0:7>, GIO_L<0:7>)로 전송한다.
도 5는 라이트 데이터(U<0:7>, L<0:7>)를 도 2 내지 도 4에 도시한 16개의 제1 메탈 라인(300-1~300-16)과 16개의 제2 메탈 라인(310-1~310-16)을 통해서 16개의 데이터 입출력 앰프센스(USA<0:7>, LSA<0:7>)로 전송하는 경로를 나타낸 것이다.
그러나, 도 5에는 도 2 내지 도 4에는 제공되지 않은 8개의 제2 메탈 라인(310-17~310-24)이 제공되는데, 그 이유는 테스트 모드(TM)일 때 라이트 래치회로(LDQ<0:3>)로 전송되는 4개의 라이트 데이터(L<0:3>)를 8개의 제2 메탈 라인(310-17~310-24)을 통해서 16개의 센스앰프(USA<0:7>, LSA<0:7>)로 전송하기 위함이다.
이상 설명한 바와 같이, 16개의 라이트 데이터(U<0:7>, L<0:7>)를 전송하기 위해서는 테스트 모드(TM)를 포함해서 총 24개의 제2 메탈 라인(310-1~310-24)과 16개의 제1 메탈 라인(300-1~300-16)이 필요하다.
그러나, DDR2 DRAM의 경우에는 4-비트 프리페치이므로 4*24=96개의 제2 메탈 라인이 필요하고, DDR3 DRAM의 경우에는 8-비트 프리페치이므로 8*24=192개의 제2 메탈 라인이 필요하다. 따라서, 제2 메탈 라인의 피치(pitch)가 2㎛라고 가정하면, DDR2 DRAM의 경우는 제2 메탈 라인이 2㎛*96개=192㎛만큼의 면적을 차지고, DDR3 DRAM의 경우는 제2 메탈 라인이 2㎛*192개=384㎛만큼의 면적을 차지한다.
즉, 종래에는 프리페치 개수가 많아짐에 따라 라이트 데이터를 멀티플렉싱하는데 필요한 제2 메탈 라인의 개수가 급격히 증가하여, 메모리 장치의 주변영역의 레이아웃 및 칩 사이즈가 상당히 커지는 문제점이 있다.
게다가, 종래에는 데이터 폭이 X4인 경우에 라이트 래치부(LDQ<0:3>)가 4개의 데이터(L<0:3>)를 래치한 후에 라이트 먹스(301-316)를 통해서 데이터 입출력 센스앰프(USA<0:7>, LSA<0:7>)로 전송하는데, 이 전송과정에서 어떤 라이트 데이터는 입출력 패드와 같은 위치에 있는 데이터 입출력 센스앰프로 인가되고, 또 어떤 라이트 데이터는 제2 메탈 라인으로 전송된 후에 데이터 입출력 센스앰프로 인가되기 때문에, 라이트 데이터가 데이터 입출력 센스앰프에 도착하는데 걸리는 시간이 달라져서 데이터 간의 시간차이(skew)가 많이 발생하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 글로벌 입출력 버스로 전송되는 라이트 데이터를 입력받아 멀티플렉싱하는 라이트 먹스부를 라이트 드라이버 앞단에 배치함으로써, 종래에 추가로 필요했던 제2 메탈 라인을 제거하는 것을 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 메모리 장치는, 메모리 셀들의 어레이를 포함하는 메모리 코어 영역; 상기 메모리 셀들에 기록될 데이터들을 외부로부터 수신하는 데이터 입력 경로; 상기 데이터 입력 경로를 통해서 상기 데이터들을 수신하는 글로벌 입출력 버스; 상기 글로벌 입출력 버스로부터 상기 데이터들을 수신해서 멀티플렉싱하는 멀티플렉싱부; 상기 멀티플렉싱된 데이터들을 선택하여 구동시키는 구동부를 포함하고, 상기 멀티플렉싱부와 상기 구동부는 상기 메모리 코어 영역에 포함되고, 상기 멀티플렉싱부는 상기 구동부의 앞단에 배치되어 상기 데이터들을 멀티플렉싱한다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 메모리 장치는 메모리 셀들의 어레이; 상기 메모리 셀에 기록될 데이터들을 외부로부터 수신하는 입출력 패드들; 상기 입출력 패드부로부터 상기 데이터들을 수신해서 래치시키는 래치회로들; 상기 래치부로부터 상기 데이터들을 수신해서 증폭하는 증폭기들; 상기 증폭기들로부터 상기 증폭된 상기 데이터들을 수신하는 글로벌 입출력 버스; 상기 글로벌 입출력 버스로부터 상기 데이터들을 수신해서 멀티플렉싱하는 멀티플렉서들; 및 상기 멀티플렉싱된 데이터들을 선택하여 구동시키는 구동회로들을 포함하고, 상기 멀티플렉서들은 상기 구동회로들의 앞단에 배치되어 상기 데이터들을 멀티플렉싱한다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 메모리 장치의 라이트 데이터 멀티플렉싱 방법은, 메모리 셀에 기록될 라이트 데이터들을 입출력패드를 통해서 수신하는 단계; 상기 입출력패드로부터 수신된 상기 라이트 데이터들을 래치시키는 단계; 상기 래치된 라이트 데이터들을 증폭시키는 단계; 상기 증폭된 라이트 데이터들을 글로벌 입출력 버스로 전송하는 단계; 상기 글로벌 입출력 버스로부터 전송된 라이트 데이터들을 멀티플렉싱하는 단계; 및 상기 멀티플렉싱된 라이트 데이터들을 구동시키는 단계를 포함하며, 상기 멀티플렉싱 단계는 상기 라이트 데이터들을 구동시키기 바로 직전에 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
본 발명은 종래와 같은 부재에 대해서는 동일한 참조부호로 나타내었다.
도 7은 본 발명의 바람직한 실시예에 따른 데이터 입력 경로인 라이트(write) 경로를 나타낸 블록도이다.
도 7을 참조하면, 메모리 셀(미도시)에 기록될 라이트 데이터를 DQ 패드(DQ<0:15>), 입력 버퍼(100), 라이트 래치부(200), 및 데이터 증폭부(400)를 통해서 글로벌 입출력 버스(GIO)로 전송한다. 라이트 먹스부(300)는 글로벌 입출력 버스(GIO)로 전송되는 라이트 데이터를 멀티플렉싱하여 메모리 코어 영역의 라이트 구동부(500)로 전송한다. 라이트 구동부(500)는 최상위 로우 어드레스(ROW<12>;256Mb DDR2 SDRAM)와 컬럼 어드레스(COL<11>)에 의해 선택적으로 동작되 어, 라이트 먹스부(300)를 통해서 전송되는 라이트 데이터를 로컬 입출력 버스(LIO/LIOB)로 전송한다. 글로벌 입출력 버스(GI0)는 라이트 먹스부(300) 위치에 관계없이 칩 전체로 라우팅이 되어 있다. 비트라인 센스앰프(600), 리드 먹스부(700), 파이프 래치부(800), 및 출력 드라이버(900)는 메모리 셀(미도시)에 저장된 데이터를 입출력 패드(DQ<0:15>)를 통해서 외부로 출력할 때 이용되는 것으로 이에 대한 상세한 설명은 생략하기로 한다.
도 7에 도시한 바와 같이, 라이트 먹스부(300)는 종래와 달리 메모리 코어 영역의 라이트 구동부(500) 앞단에 배치되어 있다.
도 8 내지 도 10은 DQ 패드, 라이트 래치부(200), 데이터 증폭부(400), 및 글로벌 입출력 버스를 통해서 입력되는 라이트 데이터를 라이트 먹스부(300)에서 멀티플렉싱하여 라이트 구동부(500)로 전송하는 경로를 나타낸 도면이다.
도 8 내지 도 10을 참조하면, DQ 패드는 16개의 라이트 데이터(U<0:7>, L<0:7>)를 외부로부터 입력받아 출력한다. 라이트 래치부(200)는 16개의 라이트 래치회로(UDQ<0:7>, LDQ<0:7>)로 구성된다. 라이트 먹스부(300)는 16개의 라이트 먹스(301-316)로 구성된다. 데이터 증폭부(400)는 16개의 데이터 입출력 센스앰프(USA<0:7>, LSA<0:7>)로 구성된다. 라이트 구동부(500)는 16개의 라이트 드라이버(UWR<0:7>, LWR<0:7>)로 구성된다. 여기서, 라이트 먹스부(300)는 종래와 달리 메모리 코어 영역(10)에 포함되어 라이트 구동부(500) 앞단에 배치된다.
이하, 본 발명이 종래와 다른 점을 설명하면, 종래에는 DDR2 DRAM인 경우에 4X24=96개의 제2 메탈 라인이 필요하고, 또한 데이터 폭(X4, X8, X16)에 관계없이 4X16=64개의 데이터 입출력 센스앰프가 모두 구동되었지만, 본 발명에서는 DDR2 DRAM인 경우에 96개의 제2 메탈 라인이 필요없고, 또한, DDR2 DRAM인 경우에 데이터 폭이 X4이면 데이터 입출력 센스앰프가 4X4=16개만 구동되고, 데이터 폭이 X8이면 데이터 입출력 센스앰프는 4X8=32개만 구동된다.
게다가, 종래에는 데이터 증폭부(400)가 최상위 로우 어드레스(ROW<12>;256Mb DDR2 SDRAM)와 컬럼 어드레스(COL<11>)를 이용해서 어느 메모리 셀에 라이트 데이터를 기록할 것인가를 결정했는데, 본 발명에는 라이트 구동부(500)가 최상위 로우 어드레스(ROW<12>)와 컬럼 어드레스(COL<11>)를 이용해서 어느 메모리 셀에 라이트 데이터를 기록할 것인가를 결정한다.
도 11a 내지 도 11p는 도 8 내지 도 10에 도시한 라이트 먹스부의 상세 회로를 나타낸다.
여기서, 도 11a 내지 도 11p에 도시한 라이트 먹스가 도 6a 내지 도 6p에 도시한 라이트 먹스와 구성상 다른 점은, 도 6a 내지 도 6p에 도시한 라이트 먹스의 출력단에는 인버터(IV1-IV16)가 포함되어 있지만, 도 11a 내지 도 11p에 도시한 본 발명의 라이트 먹스(301-316)에는 입력단에 글로벌 입출력 버스(GIO_L<0:7>, GIO_U<0:7>)로부터 전송되는 라이트 데이터를 반전시키는 인버터(IV21-IV60)를 포함하고 있다. 이러한 인버터(IV21-IV60)가 존재하는 이유는 글로벌 입출력 버스(GIO_L<0:7>, GIO_U<0:7>)의 로딩(loading)을 줄이기 위함이다. 만약, 인버터(IV21-IV60)가 없다면, 글로벌 입출력 버스(GIO_L<0:7>, GIO_U<0:7>)는 전달 게이트(TG41-TG80)을 통과하여 래치(LT21-LT36) 전단까지를 데이터 로딩 경로로 한다. 그러나, 인버터(IV21-IV60)가 존재하면, 글로벌 입출력 버스(GIO_L<0:7>, GIO_U<0:7>)는 인버터(IV21-IV60) 전단까지만 데이터 로딩 경로로 하기 때문에, 글로벌 입출력 버스(GIO_L<0:7>, GIO_U<0:7>)의 로딩을 줄일 수 있게 되는 것이다.
이하, 도 8 내지 도 11a~11p를 참조하면서 본 발명의 바람직한 실시예를 설명하기로 한다.
도 8은 데이터 폭이 X4인 경우에 라이트 먹스부(300)의 동작을 나타낸다
도 8을 참조하면, DQ 패드 중 4개의 입출력 패드를 통해서 입력되는 라이트 데이터(L<0:3>)는 1:1로 대응하는 4개의 제1 메탈 라인(M1)을 통해서 4개의 라이트 래치회로(LDQ<0:3>)로 전송된다. 4개의 라이트 래치회로(LDQ<0:3>)는 4개의 전송된 라이트 데이터(L<0:3>)를 4개의 제1 메탈 라인(M1)을 통해서 4개의 데이터 입출력 센스앰프(LSA<0:3>)로 전송한다. 데이터 입출력 센스앰프(LSA<0:3>)는 라이트 데이터(L<0:3>)를 글로벌 입출력 버스(GIO_L<0:3>)로 전송한다. 라이트 먹스(301-316)는 글로벌 입출력 버스(GIO_L<0:3>)로부터 전송되는 4개의 라이트 데이터를 16개로 멀티플렉싱하여 라이트 드라이버(UWR<0:7>, LWR<0:7>)로 전송한다. 라이트 드라이버(UWR<0:7>, LWR<0:7>)는 최상위 로우 어드레스(ROW<12>)와 컬럼 어드레스(COL<11>)를 이용해서 메모리 셀에 기록될 데이터만을 선택하여 로컬 입출력 버스(LIO, LIOB)로 전송한다.
다음에는, 도 8 및 11a 내지 11p를 참조하여 데이터 폭이 X4인 경우에 4개의 글로벌 입출력 버스(GIO_L<0:3>)를 통해서 전송되는 4개의 라이트 데이터(L<0:3>)를 라이트 먹스(301-316)를 통해서 16개로 멀티플렉싱한 후에 16개의 라이트 드라이버(UWR<0:7>, LWR<0:7>)로 전송하는 스킴에 대해서 설명하기로 한다.
첫 번째로, 글로벌 입출력 버스(GIO_L<0>)로 전송되는 라이트 데이터(L<0>)는 도 11a에 도시한 라이트 먹스(301)로 입력되어 X4 신호에 의해서 전달 게이트(TG41)가 턴-온되면 라이트 드라이버(UWR<7>)로 전송된다. 또한, 라이트 데이터(L<0>)는 도 11h에 도시한 라이트 먹스(308)로 입력되어, X4 신호에 의해서 전달 게이트(TG62)가 턴-온되면 라이트 드라이버(UWR<7>)로 전송된다. 또한, 라이트 데이터(L<0>)는 도 11i에 도시한 라이트 먹스(309)로 입력되어, X4 신호에 의해 전달 게이트(TG65)가 턴-온되면 라이트 드라이버(LWR<0>)로 전송된다. 마지막으로, 라이트 데이터(L<0>)는 도 11p에 도시한 라이트 먹스(316)로 입력되어, X4신호에 의해 전달 게이트(TG79)가 턴-온되면 라이트 드라이버(LWR<7>)로 전송된다.
두 번째로, 글로벌 입출력 버스(GIO_L<1>)로 전송되는 라이트 데이터(L<1>)는 도 11b에 도시된 라이트 먹스(302)로 입력되어, X4신호에 의해 전달 게이트(TG44)가 턴-온되면 라이트 드라이버(UWR<<1>)로 전송된다. 또한, 라이트 데이터(L<1>)는 도 11g에 도시된 라이트 먹스(307)로 입력되어, X4 신호에 의해 전달 게이트(TG59)가 턴-온되면 라이트 드라이버(UWR<6>)로 전송된다. 또한, 라이트 데이터(L<1>)는 도 11j에 도시된 라이트 먹스(310)로 입력되어, X4신호에 의해 전달 게이트(TG67)가 턴-온되면 라이트 드라이버(LWR<1>)로 전송된다. 마지막으로, 라이트 데이터(L<1>)는 도 11o에 도시된 라이트 먹스(315)로 입력되어, X4신호에 의해 전달 게이트(TG77)가 턴-온되면 라이트 드라이버(LWR<6>)로 전송된다.
세 번째로, 글로벌 입출력 버스(GIO_L<2>)로 전송되는 라이트 데이터(L<2>) 는 도 11c에 도시된 라이트 먹스(303)로 입력되어, X4신호에 의해 전달 게이트(TG47)가 턴-온되면 라이트 드라이버(UWR<<2>)로 전송된다. 또한, 라이트 데이터(L<2>)는 도 11e에 도시된 라이트 먹스(305)로 입력되어, X4신호에 의해 전달 게이트(TG51)가 턴-온되면 라이트 드라이버(UWR<4>)로 전송된다. 또한, 라이트 데이터(L<2>)는 도 11k에 도시된 라이트 먹스(311)로 입력되어, 전원전압(VDD)에 의해 항상 턴-온되어 있는 전달 게이트(TG69)를 통해서 라이트 드라이버(LWR<2>)로 전송된다. 마지막으로, 라이트 데이터(L<2>)는 도 11m에 도시된 라이트 먹스(313)로 입력되어, X4신호에 의해 전달 게이트(TG72)가 턴-온되면 라이트 드라이버(LWR<4>)로 전송된다.
네 번째로, 글로벌 입출력 버스(GIO_L<3>)로 전송되는 라이트 데이터(L<3>)는 도 11d에 도시된 라이트 먹스(304)로 입력되어, X4신호에 의해 전달 게이트(TG49)가 턴-온되면 라이트 드라이버(UWR<<3>)로 전송된다. 또한, 라이트 데이터(L<3>)는 도 11f에 도시된 라이트 먹스(306)로 입력되어, X4신호에 의해 전달 게이트(TG55)가 턴-온되면 라이트 드라이버(UWR<5>)로 전송된다. 또한, 라이트 데이터(L<3>)는 도 11l에 도시된 라이트 먹스(312)로 입력되어, 전원전압(VDD)에 의해 항상 턴-온되어 있는 전달 게이트(TG70)를 통해서 라이트 드라이버(LWR<3>)로 전송된다. 마지막으로, 라이트 데이터(L<3>)는 도 11n에 도시된 라이트 먹스(314)로 입력되어, X4신호에 의해 전달 게이트(TG75)가 턴-온되면 라이트 드라이버(LWR<5>)로 전송된다.
상술한 바와 같이, DQ 패드를 통해서 입력되는 라이트 데이터(L<0:3>)가 라 이트 래치회로(LDQ<0:3>), 데이터 입출력 센스앰프(LSA<0:3>), 글로벌 입출력 버스(GIO_U<0:3>), 글로벌 입출력 버스(GIO_L<0:3>), 및 라이트 먹스(301-316)를 통해서 16개의 라이트 드라이버(UWR<0:7>, LWR<0:7>)로 모두 입력되면, 라이트 드라이버(UWR<0:7>, LWR<0:7>)는 최상위 로우 어드레스(ROW<12>)와 컬럼 어드레스(COL<11>)를 이용해서 4개만 동작되어 4개의 라이트 데이터만 로컬 입출력 버스(LIO, LIOB)로 전송한다.
구체적으로 설명하면, 최상위 로우 어드레스(ROW<12>)가 0, 컬럼 어드레스(COL<11>)가 0이면, 4개의 라이트 드라이버(UWR<4:7>)가 동작하여, 4개의 라이트 데이터만 로컬 입출력 버스(LIO, LIOB)로 전송된다. 최상위 로우 어드레스(ROW<12>)가 0, 컬럼 어드레스(COL<11>)가 1이면, 4개의 라이트 드라이버(UWR<0:3>)가 동작하여 4개의 라이트 데이터만 로컬 입출력 버스(LIO, LIOB)로 전송된다. 최상위 로우 어드레스(ROW<12>)가 1, 컬럼 어드레스(COL<11>)가 0이면, 4개의 라이트 드라이버(LWR<4:7>)가 동작하여 4개의 라이트 데이터만 로컬 입출력 버스(LIO, LIOB)로 전송된다. 최상위 로우 어드레스(ROW<12>)가 1, 컬럼 어드레스(COL<11>)가 1이면, 4개의 라이트 드라이버(LWR<0:3>)가 동작하여 4개의 라이트 데이터만 로컬 입출력 버스(LIO, LIOB)로 전송된다.
도 9는 도 8은 데이터 폭이 X8인 경우에 라이트 먹스부(300)의 동작을 나타낸다.
도 9를 참조하면, 8개의 DQ 패드를 통해서 입력되는 8개의 라이트 데이터 L<0:7>)는 1:1로 대응하는 8개의 제1 메탈 라인(M1)을 통해서 8개의 라이트 래치회 로(LDQ<0:7>)로 전송된다. 라이트 래치회로(LDQ<0:7>)는 전송된 8개의 라이트 데이터(L<0:7>)를 1:1로 대응하는 8개의 제1 메탈 라인(M1)을 통해서 데이터 입출력 센스앰프(LSA<0:7>)로 전송한다. 데이터 입출력 센스앰프(LSA<0:7>)는 8개의 라이트 데이터(L<0:7>)를 8개의 글로벌 입출력 버스(GIO_L<0:7>)으로 전송한다. 라이트 먹스(301-316)는 글로벌 입출력 버스(GIO_L<0:7>)로부터 전송되는 8개의 라이트 데이터를 16개로 멀티플렉싱하여 라이트 드라이버(UWR<0:7>, LWR<0:7>)로 전송한다. 라이트 드라이버(UWR<0:7>, LWR<0:7>)는 최상위 로우 어드레스(ROW<12>)를 이용해서 메모리 셀에 기록될 라이트 데이터만을 선택하여 로컬 입출력 버스(LIO, LIOB)로 전송한다.
다음에는, 도 9 및 도 11a 내지 도 11p를 참조하여 데이터 폭이 X8인 경우에 글로벌 입출력 버스(GIO_L<0:7>)로 전송되는 8개의 라이트 데이터(L<0:7>)를 라이트 먹스(301-316)를 통해서 16개로 멀티플렉싱한 후에 16개의 라이트 드라이버(UWR<0:7>, LWR<0:7>)로 전송하는 스킴에 대해서 설명하기로 한다.
첫 번째로, 글로벌 입출력 버스(GIO_L<0>)로 전송되는 라이트 데이터(L<0>)는 도 11a에 도시된 라이트 먹스(301)로 입력되어 X8 신호에 의해 전달 게이트(TG41)가 턴-온되면 라이트 드라이버(UWR<0>)로 전송된다. 또한, 라이트 데이터(L<0>)는 도 11i에 도시된 라이트 먹스(309)로 입력되어 X8 신호에 의해 전달 게이트(TG65)가 턴-온되면 라이트 드라이버(LWR<0>)로 전송된다.
두 번째로, 글로벌 입출력 버스(GIO_L<1>)로 전송되는 라이트 데이터(L<1>)는 도 11b에 도시된 라이트 먹스(302)로 입력되어 X8신호에 의해 전달 게이트 (TG44)가 턴-온되면 라이트 드라이버(UWR<<1>)로 전송된다. 또한, 라이트 데이터(L<1>)는, 도 11j에 도시된 라이트 먹스(310)로 입력되어 X8신호에 의해 전달 게이트(TG67)가 턴-온되면 라이트 드라이버(LWR<1>)로 전송된다.
세 번째로, 글로벌 입출력 버스(GIO_L<2>)로 전송되는 라이트 데이터(L<2>)는 도 11c에 도시된 라이트 먹스(303)로 입력되어 X8신호에 의해 전달 게이트(TG47)가 턴-온되면 라이트 드라이버(UWR<<2>)로 전송된다. 또한, 라이트 데이터(L<2>)는 도 11k에 도시된 라이트 먹스(311)로 입력되어 항상 턴-온되어 있는 전달 게이트(TG69)를 통해서 라이트 드라이버(LWR<2>)로 전송된다.
네 번째로, 글로벌 입출력 버스(GIO_L<3>)로 전송되는 라이트 데이터(L<3>)는 도 11d에 도시된 라이트 먹스(304)로 입력되어, X8신호에 의해 전달 게이트(TG49)가 턴-온되면 라이트 드라이버(UWR<<3>)로 전송된다. 또한, 라이트 데이터(L<3>)는 도 11l에 도시된 라이트 먹스(312)로 입력되어 항상 턴-온되어 있는 전달 게이트(TG70)를 통해서, 라이트 드라이버(LWR<3>)로 전송된다.
다섯 번째로, 글로벌 입출력 버스(GIO_L<4>)로 전송되는 라이트 데이터(L<3>)는 도 11e에 도시된 라이트 먹스(305)로 입력되어 X8 신호에 의해 전달 게이트(TG52)가 턴-온되면 라이트 드라이버(UWR<4>)로 전송된다. 또한, 라이트 데이터(L<4>)는 도 11m에 도시된 라이트 먹스(313)로 입력되어 X8 신호에 의해 전달 게이트(TG71)가 턴-온되면 라이트 드라이버(LWR<4>)로 전송된다.
여섯 번째로, 글로벌 입출력 버스(GIO_L<5>)로 전송되는 라이트 데이터(L<4>)는 도 11f에 도시된 라이트 먹스(306)로 입력되어 X8신호에 의해 전달 게이 트(TG56)가 턴-온되면 라이트 드라이버(UWR<5>)로 전송된다. 또한, 라이트 데이터(L<5>)는 다음에 도 11n에 도시된 라이트 먹스(314)로 입력되어 X8신호에 의해 전달 게이트(TG74)가 턴-온되면 라이트 드라이버(LWR<5>)로 전송된다.
일곱 번째로, 글로벌 입출력 버스(GIO_L<6>)로 전송되는 라이트 데이터(L<5>)는 도 11g에 도시된 라이트 먹스(307)로 입력되어 X8신호에 의해 전달 게이트(TG60)가 턴-온되면 라이트 드라이버(UWR<<6>)로 전송된다. 또한, 라이트 데이터(L<6>)는 다음에 도 11o에 도시된 라이트 먹스(315)로 입력되어 X8 신호에 의해 전달 게이트(TG78)가 턴-온되면 라이트 드라이버(LWR<6>)로 전송된다.
여덟 번째로, 글로벌 입출력 버스(GIO_L<7>)로 전송되는 라이트 데이터(L<5>는 도 11h에 도시된 라이트 먹스(308)로 입력되어 X8신호에 의해 전달 게이트(TG63)가 턴-온되면 라이트 드라이버(UWR<7>)로 전송된다. 또한, 라이트 데이터(L<7>)는 도 11p에 도시된 라이트 먹스(316)로 입력되어 X8 신호에 의해 전달 게이트(TG80)가 턴-온되면 라이트 드라이버(LWR<7>)로 전송된다.
상술한 바와 같이, DQ 패드를 통해서 입력되는 라이트 데이터(L<0:7>)가 라이트 래치회로(LDQ<0:7>), 데이터 입출력 센스앰프(LSA<0:7>), 글로벌 입출력 버스(GIO_U<0:7>), 및 라이트 먹스(301-316)를 통해서 16개의 라이트 드라이버(UWR<0:7>, LWR<0:7>)로 모두 입력되면, 라이트 드라이버(UWR<0:7>, LWR<0:7>)는 최상위 로우 어드레스(ROW<12>)를 이용해서 8개만 동작되어, 8개의 라이트 데이터만 로컬 입출력 버스(LIO, LIOB)로 전송한다.
구체적으로 설명하면, 최상위 로우 어드레스(ROW<12>)가 0이면, 8개의 라이 트 드라이버(UWR<0:7>)만 동작하여, 라이트 드라이버(UWR<0:7>)로부터 출력되는 8개의 라이트 데이터만 로컬 입출력 버스(LIO, LIOB)로 전송된다. 최상위 로우 어드레스(ROW<12>)가 1이면, 8개의 라이트 드라이버(LWR<0:7>)만 동작하여 라이트 드라이버(LWR<0:7>)로부터 출력되는 8개의 라이트 데이터만 로컬 입출력 버스(LIO, LIOB)로 전송된다.
도 10은 도 8은 데이터 폭이 168인 경우에 라이트 먹스부(300)의 동작을 나타낸다.
도 10을 참조하면, DQ 패드를 통해서 입력되는 16개의 라이트 데이터(U<0:7>, L<0:7>)는 1:1로 대응하는 16개의 제1 메탈 라인(M1)을 통해서 16개의 라이트 래치회로(UDQ<0:7>, LDQ<0:7>)로 전송된다. 라이트 래치회로(UDQ<0:7>, LDQ<0:7>)는 전송된 16개의 라이트 데이터(U<0:7>, L<0:7>)를 1:1로 대응하는 16개의 제1 메탈 라인(M1)을 통해서 16개의 데이터 입출력 센스앰프(USA<0:7>, LSA<0:7>)로 전송한다. 데이터 입출력 센스앰프(USA<0:7>, LSA<0:7>)는 16개의 라이트 데이터(U<0:7>, L<0:7>)를 16개의 글로벌 입출력 버스(GIO_U<0:7>, GIO_L<0:7>)으로 전송한다. 라이트 먹스(301-316)는 글로벌 입출력 버스(GIO_U<0:7>, GIO_L<0:7>)로부터 전송되는 16개의 라이트 데이터를 멀티플렉싱하여 16개의 라이트 드라이버(UWR<0:7>, LWR<0:7>)로 전송한다.
다음에는, 도 10 및 도 11a 내지 도 11p를 참조하여 데이터 폭이 X16인 경우에 글로벌 입출력 버스(GIO_U<0:7>, GIO_L<0:7>)로 전송되는 16개이 라이트 데이터(U<0:7>, L<0:7>)를 라이트 먹스(301-316)를 통해서 멀티플렉싱한 후에 16개의 라이트 드라이버(UWR<0:7>, LWR<0:7>)로 전송하는 스킴에 대해서 설명하기로 한다.
첫 번째로, 글로벌 입출력 버스(GIO_U<0>)로 전송되는 라이트 데이터(U<0>)는 도 11a에 도시된 라이트 먹스(301)로 입력되어 X16 신호에 의해 전달 게이트(TG42)가 턴-온되면 라이트 드라이버(UWR<0>)로 전송된다.
두 번째로, 글로벌 입출력 버스(GIO_U<1>)로 전송되는 라이트 데이터(U<1>)는 도 11b에 도시된 라이트 먹스(302)로 입력되어 X16신호에 의해 전달 게이트(TG45)가 턴-온되면 라이트 드라이버(UWR<<1>)로 전송된다.
세 번째로, 글로벌 입출력 버스(GIO_U<2>)로 전송되는 라이트 데이터(U<2>)는 도 11c에 도시된 라이트 먹스(303)로 입력되어 X16신호에 의해 전달 게이트(TG48)가 턴-온되면 라이트 드라이버(UWR<<2>)로 전송된다.
네 번째로, 글로벌 입출력 버스(GIO_U<3>)로 전송되는 라이트 데이터(U<3>)는 도 11d에 도시된 라이트 먹스(304)로 입력되어 X16신호에 의해 전달 게이트(TG50)가 턴-온되면 라이트 드라이버(UWR<<3>)로 전송된다.
다섯 번째로, 글로벌 입출력 버스(GIO_U<4>)로 전송되는 라이트 데이터(U<4>)는 도 11e에 도시된 라이트 먹스(305)로 입력되어 X16 신호에 의해 전달 게이트(TG53)가 턴-온되면 라이트 드라이버(UWR<4>)로 전송된다.
여섯 번째로, 글로벌 입출력 버스(GIO_U<5>)로 전송되는 라이트 데이터(U<5>)는 도 11f에 도시된 라이트 먹스(306)로 입력되어 X16신호에 의해 전달 게이트(TG57)가 턴-온되면 라이트 드라이버(UWR<5>)로 전송된다.
일곱 번째로, 글로벌 입출력 버스(GIO_U<6>)로 전송되는 라이트 데이터 (U<6>)는 도 11g에 도시된 라이트 먹스(307)로 입력되어 X16신호에 의해 전달 게이트(TG61)가 턴-온되면 라이트 드라이버(UWR<<6>)로 전송된다.
여덟 번째로, 글로벌 입출력 버스(GIO_U<7>)로 전송되는 라이트 데이터(U<7>)는 도 11h에 도시된 라이트 먹스(308)로 입력되어 X16신호에 의해 전달 게이트(TG64)가 턴-온되면 라이트 드라이버(UWR<7>)로 전송된다.
아홉 번째로, 글로벌 입출력 버스(GIO_L<0>)로 전송되는 라이트 데이터(L<0>)는 도 11i에 도시된 라이트 먹스(309)로 입력되어 X16 신호에 의해 전달 게이트(TG65)가 턴-온되면 라이트 드라이버(LWR<0>)로 전송된다.
열 번째로, 글로벌 입출력 버스(GIO_L<1>)로 전송되는 라이트 데이터(L<1>)는 도 11j에 도시된 라이트 먹스(310)로 입력되어 X16신호에 의해 전달 게이트(TG67)가 턴-온되면 라이트 드라이버(LWR<1>)로 전송된다.
열 한 번째로, 글로벌 입출력 버스(GIO_L<2>)로 전송되는 라이트 데이터(L<2>)는 도 11k에 도시된 라이트 먹스(311)로 입력되어 전원전압(VDD)에 의해 항상 턴-온되어 있는 전달 게이트(TG69)를 통해서 라이트 드라이버(LWR<2>)로 전송된다.
열 두 번째로, 글로벌 입출력 버스(GIO_L<3>)로 전송되는 라이트 데이터(L<3>)는 도 11l에 도시된 라이트 먹스(312)로 입력되어 전원전압(VDD)에 의해 항상 턴-온되어 있는 전달 게이트(TG70)를 통해서, 라이트 드라이버(LWR<3>)로 전송된다.
열 세 번째로, 글로벌 입출력 버스(GIO_L<4>)로 전송되는 라이트 데이터 (L<4>)는 도 11m에 도시된 라이트 먹스(313)로 입력되어 X16 신호에 의해 전달 게이트(TG71)가 턴-온되면 라이트 드라이버(LWR<4>)로 전송된다.
열 네 번째로, 글로벌 입출력 버스(GIO_L<5>)로 전송되는 라이트 데이터(L<5>는 도 11n에 도시된 라이트 먹스(314)로 입력되어 X16신호에 의해 전달 게이트(TG74)가 턴-온되면 라이트 드라이버(LWR<5>)로 전송된다.
열 다섯 번째로, 글로벌 입출력 버스(GIO_L<6>)로 전송되는 라이트 데이터(L<6>)는 도 11o에 도시된 라이트 먹스(315)로 입력되어 X16 신호에 의해 전달 게이트(TG78)가 턴-온되면 라이트 드라이버(LWR<6>)로 전송된다
열 여섯 번째로, 글로벌 입출력 버스(GIO_L<0>)로 전송되는 라이트 데이터(L<7>)는 도 11p에 도시된 라이트 먹스(316)로 입력되어 X16 신호에 의해 전달 게이트(TG80)가 턴-온되면, 라이트 드라이버(LWR<7>)로 전송된다.
상술한 바와 같이, 종래에는 도 5에 도시한 바와 같이 라이트 먹스부(300)가 라이트 래치부(200)와 데이터 증폭부(400) 사이에 배치됨으로써 추가로 24개의 제2 메탈 라인(DDR2 SDRAM의 경우는 96개, DDR3 SDRAM의 경우 192개)이 필요했지만, 본 발명에서는 도 8 내지 도 10에 도시한 바와 같이, 라이트 먹스부(300)가 메모리 코어 영역(10)의 라이트 구동부(500) 앞단에 배치됨으로써, 종래의 추가로 필요했던 제2 메탈 라인이 필요없게 되었다. 대신에 라이트 먹스부(300)는 글로벌 입출력 버스(GIO_U<0:7>, GIO_L<0:7>)를 통해서 전송되는 라이트 데이터(L<0:7>,U<0:7>)를 입력받아 멀티플렉싱을 한다.
이상 설명한 바와 같이, 본 발명에 따르면, DDR2 SDRAM의 경우에 주변영역에 필요했던 96개의 제2 메탈 라인과, DDR3 SDRAM의 경우에는 192개의 제2 메탈 라인을 제거함으로써 레이아웃이 용이하고, 또한 칩 사이즈를 줄일 수 있는 이점이 있다.
게다가, 메모리 셀로 기록될 라이트 데이터가 언제나 입출력 패드를 통해서 1:1로 곧바로 데이터 입출력 센스앰프로 전송되기 때문에, 라이트 데이터가 입출력 패드로부터 데이터 입출력 센스앰프에 도착한데 걸리는 시간이 같게 되어, 데이터 간의 시간차이(skew)가 종래보다 덜 발생하게 된다. 그 결과, 라이트 래치부에서 데이터 증폭부로 라이트 데이터를 전송할 때 결정되는 tDQSS(라이트 동작시에 외부클럭에 동기하여 DQS(데이터 스트로브 신호)가 언제 인가되는지에 대한 시간)을 개선시킬 수 있는 이점이 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (28)

  1. 메모리 셀들의 어레이를 포함하는 메모리 코어 영역;
    상기 메모리 셀들에 기록될 데이터들을 외부로부터 수신하는 데이터 입력 경로;
    상기 데이터 입력 경로를 통해서 상기 데이터들을 수신하는 글로벌 입출력 버스;
    상기 글로벌 입출력 버스로부터 상기 데이터들을 수신해서 멀티플렉싱하는 멀티플렉싱부;
    상기 멀티플렉싱된 데이터들을 선택하여 구동시키는 구동부를 포함하고,
    상기 멀티플렉싱부와 상기 구동부는 상기 메모리 코어 영역에 포함되며, 상기 멀티플렉싱부는 상기 구동부의 앞단에 배치되어 상기 데이터들을 멀티플렉싱하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 메모리 코어 영역에 결합된 로컬 입출력 버스를 더 포함하여, 상기 구동부에 의해 선택되어 구동되는 데이터들을 상기 로컬 입출력 버스를 통해서 상기 메모리 셀들에 기록하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 데이터 입력 경로는 외부로부터 상기 메모리 셀들에 기록될 데이터들을 수신할 때 제1 메탈 라인들만을 통해서 수신하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 제1 메탈 라인들은 데이터 폭과 N비트 프리페치 방식에 따라 개수가 결정되는 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 데이터 입력 경로는,
    외부로부터 상기 메모리 셀들에 기록될 데이터들을 수신하는 입출력 패드부;
    상기 입출력 패드부로부터 상기 데이터들 수신받아 래치시키는 래치부;
    상기 래치부로부터 상기 데이터를 수신받아 증폭하여 상기 글로벌 입출력 버스로 출력하는 증폭부를 포함하는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 래치부와 상기 증폭부는 복수개의 래치회로들과 복수개의 증폭기들로 구성되고, 데이터 폭과 N비트 프리페치 방식에 따라 개수가 결정되는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 래치회로들로부터 출력되는 데이터들은 일대일로 상기 증폭기들로 전송되는 반도체 메모리 장치.
  8. 제 6 항에 있어서,
    상기 복수개의 래치회로들과 상기 복수개의 증폭기들 각각은 상기 데이터 폭이 X4, X8, X16이고 4비트 프리페치 방식일 때, 16개, 32개, 64개가 구동되는 반도체 메모리 장치.
  9. 제 6 항에 있어서,
    상기 복수개의 래치회로들과 복수개의 증폭기들 각각은, 상기 데이터 폭이 X4, X8, X16이고 8비트 프리페치 방식일 때, 32개, 64개, 128개가 구동되는 반도체 메모리 장치.
  10. 제 5 항에 있어서,
    상기 글로벌 입출력 버스는 상기 증폭부와 상기 멀티플렉싱부 사이에 배치되는 반도체 메모리 장치.
  11. 제 1 항에 있어서,
    상기 멀티플렉싱부는 데이터 폭이 X4인 경우에 상기 글로벌 입출력 버스로부터 4개의 데이터를 수신받아 16개로 멀티플렉싱하여 상기 구동부로 전송하는 반도체 메모리 장치.
  12. 제 1 항에 있어서,
    상기 멀티플렉싱부는 데이터 폭이 X8인 경우에 상기 글로벌 입출력 버스로부터 8개의 데이터를 수신받아 16개로 멀티플렉싱하여 상기 구동부로 전송하는 반도체 메모리 장치.
  13. 제 1 항에 있어서,
    상기 멀티플렉싱부는 데이터 폭이 X16인 경우에 상기 글로벌 입출력 버스로부터 16개의 데이터를 수신받아 멀티플렉싱하여 상기 구동부로 전송하는 반도체 메모리 장치.
  14. 제 1 항에 있어서,
    상기 구동부는 데이터 폭이 X4인 경우에 최상위 로우 어드레스와 컬럼 어드레스를 이용해서 상기 멀티플렉싱된 데이터들 중 상기 메모리 셀에 기록될 4개의 데이터들만을 선택하여 구동시키는 반도체 메모리 장치.
  15. 제 1 항에 있어서,
    상기 구동부는 데이터 폭이 X8인 경우에 로우 어드레스를 이용해서 상기 멀티플렉싱된 데이터들 중 상기 메모리 셀에 기록될 8개의 데이터만을 선택하여 구동시키는 반도체 메모리 장치.
  16. 제 1 항에 있어서,
    상기 구동부는 데이터 폭이 X16인 경우에 상기 멀티플렉싱된 데이터들을 모두 선택하여 구동시키는 반도체 메모리 장치.
  17. 메모리 셀들의 어레이;
    상기 메모리 셀에 기록될 데이터들을 외부로부터 수신하는 입출력 패드들;
    상기 입출력 패드부로부터 상기 데이터들을 수신해서 래치시키는 래치회로들;
    상기 래치회로들로부터 상기 데이터들을 수신해서 증폭하는 증폭기들;
    상기 증폭기들로부터 상기 증폭된 상기 데이터들을 수신하는 글로벌 입출력 버스;
    상기 글로벌 입출력 버스로부터 상기 데이터들을 수신해서 멀티플렉싱하는 멀티플렉서들; 및
    상기 멀티플렉싱된 데이터들을 선택하여 구동시키는 구동회로들을 포함하고,
    상기 멀티플렉서들은 상기 구동회로들의 앞단에 배치되어 상기 데이터들을 멀티플렉싱하는 반도체 메모리 장치.
  18. 제 17 항에 있어서,
    상기 메모리 셀들의 어레이에 결합된 로컬 입출력 버스를 더 포함하여, 상기 구동부에 의해 선택되어 구동되는 데이터들을 상기 로컬 입출력 버스를 통해서 상기 메모리 셀들에 기록하는 반도체 메모리 장치.
  19. 제 17 항에 있어서,
    상기 래치회로들로부터 출력되는 상기 래치된 데이터들은 일대일로 상기 증폭기들로 전송되는 반도체 메모리 장치.
  20. 제 17 항에 있어서,
    상기 래치회로들과 상기 증폭기들 사이에는 제1 메탈 라인들만이 배치되는 반도체 메모리 장치.
  21. 제 20 항에 있어서,
    상기 제1 메탈 라인들은 데이터 폭과 N비트 프리페치 방식에 따라 개수가 결정되는 반도체 메모리 장치.
  22. 메모리 셀에 기록될 라이트 데이터들을 입출력패드를 통해서 수신하는 단계;
    상기 입출력패드로부터 수신된 상기 라이트 데이터들을 래치시키는 단계;
    상기 래치된 라이트 데이터들을 증폭시키는 단계;
    상기 증폭된 라이트 데이터들을 글로벌 입출력 버스로 전송하는 단계;
    상기 글로벌 입출력 버스로부터 전송된 라이트 데이터들을 멀티플렉싱하는 단계; 및
    상기 멀티플렉싱된 라이트 데이터들을 구동시키는 단계를 포함하며,
    상기 멀티플렉싱 단계는 상기 라이트 데이터들을 구동시키기 바로 직전에 이루어지는 반도체 메모리 장치의 라이트 데이터 멀티플렉싱 방법.
  23. 삭제
  24. 제 22 항에 있어서,
    상기 멀티플렉싱 단계는 데이터 폭이 X4인 경우에 상기 글로벌 입출력 버스로부터 4개의 라이트 데이터들을 수신받아 16개로 멀티플렉싱하는 반도체 메모리 장치의 라이트 데이터 멀티플렉싱 방법.
  25. 제 22 항에 있어서,
    상기 멀티플렉싱 단계는 데이터 폭이 X8인 경우에 상기 글로벌 입출력 버스로부터 8개의 라이트 데이터들을 수신받아 16개로 멀티플렉싱하는 반도체 메모리 장치의 라이트 데이터 멀티플렉싱 방법.
  26. 제 22 항에 있어서,
    상기 멀티플렉싱 단계는 데이터 폭이 X16인 경우에 상기 글로벌 입출력 버스로부터 16개의 라이트 데이터들을 수신받아 16개로 멀티플렉싱하는 반도체 메모리 장치의 라이트 데이터 멀티플렉싱 방법.
  27. 제 22 항에 있어서,
    상기 구동된 라이트 데이터들을 로컬 입출력 버스로 전송하는 단계; 및
    상기 로컬 입출력 버스로 전송된 라이트 데이터들을 상기 메모리 셀에 기록하는 단계를 더 포함하는 반도체 메모리 장치의 라이트 데이터 멀티플렉싱 방법.
  28. 삭제
KR1020050008133A 2005-01-28 2005-01-28 반도체 메모리 장치 및 그것의 라이트 데이터 멀티플렉싱방법 KR100635176B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050008133A KR100635176B1 (ko) 2005-01-28 2005-01-28 반도체 메모리 장치 및 그것의 라이트 데이터 멀티플렉싱방법
TW094112822A TWI258767B (en) 2005-01-28 2005-04-22 Semiconductor memory device and method for multiplexing write data thereof
US11/153,338 US7209393B2 (en) 2005-01-28 2005-06-16 Semiconductor memory device and method for multiplexing write data thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008133A KR100635176B1 (ko) 2005-01-28 2005-01-28 반도체 메모리 장치 및 그것의 라이트 데이터 멀티플렉싱방법

Publications (2)

Publication Number Publication Date
KR20060087207A KR20060087207A (ko) 2006-08-02
KR100635176B1 true KR100635176B1 (ko) 2006-10-16

Family

ID=36756365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008133A KR100635176B1 (ko) 2005-01-28 2005-01-28 반도체 메모리 장치 및 그것의 라이트 데이터 멀티플렉싱방법

Country Status (3)

Country Link
US (1) US7209393B2 (ko)
KR (1) KR100635176B1 (ko)
TW (1) TWI258767B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7606093B2 (en) * 2007-01-22 2009-10-20 United Memories, Inc. Optimized charge sharing for data bus skew applications
KR20160004759A (ko) * 2014-07-04 2016-01-13 에스케이하이닉스 주식회사 반도체 장치
US9721624B2 (en) * 2014-12-23 2017-08-01 Arm Limited Memory with multiple write ports
WO2020117700A1 (en) 2018-12-03 2020-06-11 Rambus Inc. Dram interface mode with improved channel integrity and efficiency at high signaling rates
US11183231B2 (en) 2019-11-25 2021-11-23 Piecemakers Technology, Inc. Apparatus for enhancing prefetch access in memory module

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69230366T2 (de) 1992-02-06 2000-06-08 Ibm Multiport statischer Direktzugriffspeicher mit schnellem Schreibdurchschema
US5406525A (en) * 1994-06-06 1995-04-11 Motorola, Inc. Configurable SRAM and method for providing the same
US5497347A (en) * 1994-06-21 1996-03-05 Motorola Inc. BICMOS cache TAG comparator having redundancy and separate read an compare paths
US5673227A (en) * 1996-05-14 1997-09-30 Motorola, Inc. Integrated circuit memory with multiplexed redundant column data path
US6198682B1 (en) * 1999-02-13 2001-03-06 Integrated Device Technology, Inc. Hierarchical dynamic memory array architecture using read amplifiers separate from bit line sense amplifiers
US6307790B1 (en) * 2000-08-30 2001-10-23 Micron Technology, Inc. Read compression in a memory
KR100368117B1 (ko) * 2000-12-28 2003-01-15 삼성전자 주식회사 레이트 선택 동기 파이프라인 타입 반도체 메모리장치에서의 데이터 코히런시 유지방법 및 그에 따른데이터 코히런시 유지회로
KR100387529B1 (ko) * 2001-06-11 2003-06-18 삼성전자주식회사 랜덤 억세스 가능한 메모리 셀 어레이를 갖는 불휘발성반도체 메모리 장치
US6838712B2 (en) * 2001-11-26 2005-01-04 Micron Technology, Inc. Per-bit set-up and hold time adjustment for double-data rate synchronous DRAM
US6570809B1 (en) * 2002-04-17 2003-05-27 Ememory Technology Inc. Real-time multitasking flash memory with quick data duplication
US6879524B2 (en) * 2002-09-19 2005-04-12 Lsi Logic Corporation Memory I/O buffer using shared read/write circuitry
KR100533965B1 (ko) * 2003-04-30 2005-12-07 주식회사 하이닉스반도체 Ｄｑｓ 신호의 리플현상으로 인하여 오동작을 방지할 수있는 동기식 메모리 장치

Also Published As

Publication number Publication date
TWI258767B (en) 2006-07-21
US20060171211A1 (en) 2006-08-03
US7209393B2 (en) 2007-04-24
TW200627451A (en) 2006-08-01
KR20060087207A (ko) 2006-08-02

Similar Documents

Publication Publication Date Title
US9070428B2 (en) Semiconductor device
US6323664B1 (en) Semiconductor memory device capable of accurately testing for defective memory cells at a wafer level
JP3881869B2 (ja) 半導体記憶装置
KR100635176B1 (ko) 반도체 메모리 장치 및 그것의 라이트 데이터 멀티플렉싱방법
JP2003187600A (ja) 半導体集積回路装置
US7876624B2 (en) Data input circuit and semiconductor memory device including the same
US7085171B2 (en) Semiconductor memory device
US20070070712A1 (en) Data input/output multiplexer of semiconductor device
US20070081397A1 (en) Data output multiplexer
US20110026337A1 (en) Data input/output circuit and semiconductor memory apparatus including the same
TWI267082B (en) Twisted bit-line compensation for dram having redundancy
TW591666B (en) Twisted bit-line compensation
KR19990056396A (ko) 동시 칼럼선택라인 활성화 회로를 구비하는 반도체 메모리장치 및 칼럼 선택 라인 제어방법
KR100524944B1 (ko) 고속의 기입 및 독출동작을 가능하게 하는 입출력 구조를갖는 반도체 메모리장치
US20220293163A1 (en) Column selector architecture with edge mat optimization
KR100550643B1 (ko) 반도체메모리소자
KR100892668B1 (ko) 뱅크 선택 제어 블록을 포함하는 반도체 집적 회로
US7035153B2 (en) Semiconductor memory device of bit line twist system
US7643355B2 (en) Semiconductor memory device and method of inputting/outputting data
US7952386B2 (en) Data input/output multiplexer of semiconductor device
US20080101135A1 (en) High-density semiconductor device
KR100961200B1 (ko) 데이터출력제어회로
US7940586B2 (en) Semiconductor memory device
KR100337205B1 (ko) 데이타 센스앰프 구동장치
KR20130061546A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee