KR100634152B1 - 반도체 장치의 오프셋 보정 회로 - Google Patents

반도체 장치의 오프셋 보정 회로 Download PDF

Info

Publication number
KR100634152B1
KR100634152B1 KR1019990000186A KR19990000186A KR100634152B1 KR 100634152 B1 KR100634152 B1 KR 100634152B1 KR 1019990000186 A KR1019990000186 A KR 1019990000186A KR 19990000186 A KR19990000186 A KR 19990000186A KR 100634152 B1 KR100634152 B1 KR 100634152B1
Authority
KR
South Korea
Prior art keywords
signal
filter
offset correction
signals
amplified
Prior art date
Application number
KR1019990000186A
Other languages
English (en)
Other versions
KR20000050366A (ko
Inventor
최진섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990000186A priority Critical patent/KR100634152B1/ko
Publication of KR20000050366A publication Critical patent/KR20000050366A/ko
Application granted granted Critical
Publication of KR100634152B1 publication Critical patent/KR100634152B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing

Landscapes

  • Amplifiers (AREA)

Abstract

본 발명에 따른 반도체 장치는 필터, 프로그램어블 앰프 및 오프셋 보정 회로를 포함한다. 필터는 필터 동작 기준 전압을 필터링한 제 1 출력 신호 및 제 2 출력 신호를 출력한다. 프로그램어블 앰프는 비교 신호에 응답해서 상기 필터의 상기 제 1 및 제 2 출력 신호들을 소정 증폭율로 각각 증폭한 제 1 증폭 신호 및 제 2 증폭 신호를 출력한다. 그리고 오프셋 보정 회로는 상기 제 1 및 제 2 증폭 신호들을 비교하여 상기 제 2 증폭 신호의 전압레벨이 상기 제 1 증폭 신호의 전압레벨보다 낮을 때 상기 비교 신호를 활성화하고, 상기 제 1 및 제 2 증폭 신호들 간의 오프셋 전압을 보정하기 위한 제 1 및 제 2 오프셋 보정 전류들을 상기 필터의 출력으로 제공한다. 상기 비교 신호가 상기 활성 상태일 때, 상기 프로그램어블 앰프는 노말 증폭율보다 높은 증폭율로 상기 제 1 및 제 2 출력 신호들을 증폭해서 상기 제 1 및 제 2 증폭 신호들을 출력한다. 그리고 상기 오프셋 보정 동작이 종료된 후, 비교기, 카운터, 클럭 발생기 및 조합 회로가 디스에이블된다. 이로써, 전원이 인가된 후 전원전압이 안정화되기 전에, 상기 오프셋 보정 회로에서 상기 필터의 출력 단자들에 발생되는 DC 오프셋 전압을 오프셋 허용 범위 내로 줄인다. 그리고, DC 오프셋 전압이 허용 범위 내로 줄어든 후, 상기 오프셋 보정 회로가 디스에이블됨으로써, 오프셋 보정 동작에 의해 발생되는 노이즈 및 전류 소모를 방지할 수 있다.

Description

반도체 장치의 오프셋 보정 회로{OFFSET COMPENSATION CIRCUIT OF SEMICONDUCTOR DEVICE}
도 1은 본 발명에 따른 오프셋 보정 회로의 블록도 및;
도 2a 내지 도 2b는 도 1의 오프셋 보정 회로의 동작을 보여주는 동작 파형도이다.
*도면의 주요 부분에 대한 부호 설명
100 : GM-C 필터200 : 프로그램어블 앰프
310 : 스위치 회로320 : 비교기
330 : 카운터340 : 클럭 발생기
350 : 조합 회로360 : 디지털-아날로그 변환기
370 : GM 셀
본 발명은 반도체 장치(semiconductor device)에 관한 것으로서, 구체적으로는 지엠-씨 필터의 오프셋을 보상하는 오프셋 보정 회로(offset compensation circuit)에 관한 것이다.
차동(differential) 출력을 가지는 지엠-씨 필터(gm-c filter)는 주로 반도체 장치(IC)내에서 필요한 신호를 필터링하는데 사용되고 그리고, 필터를 구성하는 각 소자들의 미스 매치(miss match)에 의해 양의 출력과 음의 출력 사이에 DC 오프셋이 발생되며, 그 양은 수 mV(milli voltage)에서 수십 mV에 이른다. 이는 곧 회로의 특성을 악화시키는 요인이 되기 때문에, DC 오프셋을 보상해야만 한다.
DC 오프셋을 보상하기 위한 방법 중 가장 확실한 방법은 필터의 출력을 다음 단의 회로에서 커패시터를 이용하여 커플링하면 DC 오프셋을 보상할 수 있다. 그러나, 입력되는 신호의 주파수 대역이 수 KHz(kilo herze)의 저주파 대역일 경우에는 커플링 커패시터를 칩 내부에 장착하기에는 커패시터의 용량이 너무 크기 때문에, 커패시터를 외부에 연결해야 하는 단점이 있다.
다른 하나의 DC 오프셋 보정 방법은 비교기를 사용하여 필터 출력 신호의 레벨을 공통 레벨(common level)과 비교하여 디지털 신호(digital signal)로 만든다. 그 후에 디지털 신호의 로직 하이(logic high) 및 로직 로우(logic low)를 평균하여 필터의 출력 값을 산출한 다음, 이를 기준으로 오프셋을 보상하는 방법이 있다. 이 방법은 필터의 정상 동작 중에도 필터의 DC 오프셋을 보상할 수 있고, 다른 제한 조건 없이 칩(chip) 내에 구현이 가능하고 그리고 온도나 습도 등의 외부 조건에 의해 필터의 DC 특성이 변화되어도 DC 오프셋을 보상해 줄 수 있다. 그러나, 이 방법을 구현하기 위해서는 시스템이 복잡해지고, 필터의 동작 중에도 항상 DC 오프셋을 보상하기 때문에, 오프셋 보정 회로에 의해 노이즈(noise) 특성의 악화와 전류 소모가 증가되는 문제점이 발생된다.
따라서 본 발명의 목적은 전류 소모의 증가 및 노이즈 특성의 악화없이 필터의 DC 오프셋을 보상할 수 있는 오프셋 보정 회로를 제공하는 것이다.
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 반도체 장치는 본 발명에 따른 반도체 장치는 필터, 프로그램어블 앰프 및 오프셋 보정 회로를 포함한다. 필터는 필터 동작 기준 전압을 필터링한 제 1 출력 신호 및 제 2 출력 신호를 출력한다. 프로그램어블 앰프는 비교 신호에 응답해서 상기 필터의 상기 제 1 및 제 2 출력 신호들을 소정 증폭율로 각각 증폭한 제 1 증폭 신호 및 제 2 증폭 신호를 출력한다. 그리고 오프셋 보정 회로는 상기 제 1 및 제 2 증폭 신호들을 비교하여 상기 제 2 증폭 신호의 전압레벨이 상기 제 1 증폭 신호의 전압레벨보다 낮을 때 상기 비교 신호를 활성화하고, 상기 제 1 및 제 2 증폭 신호들 간의 오프셋 전압을 보정하기 위한 제 1 및 제 2 오프셋 보정 전류들을 상기 필터의 출력으로 제공한다. 상기 비교 신호가 상기 활성 상태일 때, 상기 프로그램어블 앰프는 노말 증폭율보다 높은 증폭율로 상기 제 1 및 제 2 출력 신호들을 증폭해서 상기 제 1 및 제 2 증폭 신호들을 출력한다. 그리고 상기 오프셋 보정 동작이 종료된 후, 비교기, 카운터, 클럭 발생기 및 조합 회로가 디스에이블된다. 이로써, 전원(Power)이 인가된 후, 상기 오프셋 보정 회로에서 상기 필터의 출력 단자들에 발생되는 DC 오프셋 전압을 오프셋 허용 범위 내로 줄인다. 그리고, DC 오프셋 전압이 허용 범위 내로 줄어든 후, 상기 오프셋 보정 회로가 디스에이블됨으로써, 오프셋 보정 동작에 의해 발생되는 노이즈 및 전류 소모를 방지할 수 있다.
이 실시예에 있어서, 상기 오프셋 보정 회로는 상기 오프셋 보정 동작 동안에, 상기 비교 신호에 응답해서 상기 필터의 두 입력 단자들로 필터 동작 기준 전압을 전달하고 그리고 상기 오프셋 보정 동작이 종료되면, 상기 제 1 및 제 2 입력 신호들을 상기 필터의 입력 단자들로 전달하는 스위치 회로와, 상기 기준 클럭 및 상기 파워 온 리셋 신호에 응답해서 상기 파워 온 리셋 신호가 활성화될 때, 소정의 주기를 가지는 클럭 신호 및 리셋 신호를 출력하는 클럭 발생기와, 상기 클럭 발생기로부터의 상기 리셋 신호에 응답해서 상기 프로그램어블 앰프로부터의 상기 제 1 및 제 2 증폭 신호들을 비교하여 비교 결과로서 비교 신호를 출력하는 비교기와, 상기 클럭 신호 및 상기 비교 신호를 조합한 조합 신호를 출력하는 조합 회로와, 상기 비교 신호 및 상기 리셋 신호에 응답해서 상기 조합 신호를 카운팅한 복수 비트의 카운트 신호들을 출력하는 카운터와, 상기 카운터로부터의 상기 카운트 신호들을 제 1 및 제 2 아날로그 전압들로 변환하여 출력하는 디지털-아날로그 변환기 및, 상기 디지털-아날로그 변환기로부터의 상기 제 1 및 제 2 아날로그 전압들을 상기 제 1 및 제 2 오프셋 전류들로 변환하는 전압-전류 변환 수단을 포함한다.
(작용)
이와 같은 장치에 의해서, 전원이 인가된 후의 정상 전압에서 안정화되기 이전의 오프셋 보정 동작 동안에, 필터에서 발생되는 DC 오프셋을 보정한다. 또한, 필터의 DC 오프셋이 보정된 후 자동적으로 디스에이블됨으로써 필터의 오프셋 보정 동작 동안에 발생되는 노이즈 및 전류 소모의 증가 없이 필터의 DC 오프셋을 정밀하게 보상할 수 있다.
(실시예)
이하 본 발명의 실시예에 따른 참조도면 도 1 내지 도 2c에 의거하여 상세히 설명한다.
도 1을 참조하면, 본 발명의 신규한 반도체 장치는 필터(100), 프로그램어블 앰프(200) 및 오프셋 보정 회로(300)를 포함한다. 상기 필터(100)는 외부로부터 입력되는 제 1 및 제 2 입력 신호들(VINP, VINN)을 필터링한 제 1 및 제 2 출력 신호들을 출력 단자들(IOUTP, IOUTN)을 통해 출력한다. 상기 프로그램어블 앰프(200)는 전원이 인가된 후 정상전압에서 안정화되기 전의 오프셋 보정 동작 동안에, 상기 오프셋 보정 회로(300)로부터의 비교 신호(COMP)에 응답해서 상기 필터(100)로부터의 상기 제 1 및 제 2 출력 신호들을 정상 동작시의 증폭율보다 높은 소정의 증폭율로 증폭한 제 1 및 제 2 증폭 신호들(VOUTP, VOUTN)을 출력한다.
상기 오프셋 보정 회로(300)는 스위치 회로(310), 비교기(320), 카운터(330), 클럭 발생기(340), 조합 회로(350), 디지털-아날로그 변환기(360) 및 지엠-셀(370)을 포함하며, 전원(POWER)이 인가된 후, 상기 프로그램어블 앰프(200)의 증폭율을 높이기 위한 비교 신호(COMP)를 출력하고, 오프셋 보정 동작 동안에, 상기 필터(100)에서 발생된 DC 오프셋 전압들을 보상하는 제 1 및 제 2 오프셋 보정 전류들을 상기 필터(100)의 출력 단자들(IOUTP, IOUTN)로 공급하고 그리고 상기 오프셋 보정 동작이 종료된 후, 디스에이블된다. 이로써, 전원이 인가된 후, 오프셋 보정 동작 동안에, 상기 오프셋 보정 회로(300)에서 상기 필터(100)의 출력 단자들에 발생되는 DC 오프셋 전압을 오프셋 허용 범위 내로 줄인다. 그리고, DC 오프셋 전압이 허용 범위 내로 줄어든 다음, 상기 오프셋 보정 회로(300)의 상기 비교기(320), 상기 카운터(330), 상기 클럭 발생기(340) 및 상기 조합 회로(350)가 디스에이블됨으로써, 오프셋 보정 동작에 의해 발생되는 노이즈 및 전류 소모를 방지할 수 있다.
도 1을 참조하면, 본 발명에 따른 반도체 장치는 지엠-씨 필터(100), 프로그램어블 앰프(200) 및 오프셋 보정 회로(300)를 포함한다. 상기 지엠-씨 필터(100)는 외부로부터 입력되는 제 1 및 제 2 입력 신호들(VINP, VINN)을 필터링한 제 1 및 제 2 출력 신호들을 출력 단자들(IOUTP, IOUTN)을 통해 출력한다. 상기 프로그램어블 앰프(200)는 전원(POWER)이 인가된 후 오프셋 보정 동작 동안에, 상기 오프셋 보정 회로(300)로부터의 비교 신호(COMP)에 응답해서 상기 지엠-씨 필터(100)로부터의 상기 제 1 및 제 2 출력 신호들을 정상 동작시의 증폭율보다 높은 소정의 증폭율로 증폭한 제 1 및 제 2 증폭 신호들(VOUTP, VOUTN)을 출력한다. 상기 오프셋 보정 회로(300)는 스위치 회로(310), 비교기(320), 카운터(330), 클럭 발생기(340), 조합 회로(350), 디지털-아날로그 변환기(360) 및 지엠-셀(370)을 포함한다.
상기 스위치 회로(310)는 전원(POWER)이 인가된 후, 오프셋 보정 동작 동안에, 상기 비교기(320)로부터의 비교 신호의 제어에 의해 상기 지엠-씨 필터(100)의 두 입력 단자들을 쇼트(short)시켜서 필터 동작 기준 전압(VCM)을 전달하고 그리고 오프셋 보정 동작이 종료되면, 외부로부터의 제 1 및 제 2 입력 신호들(VINP, VINN)을 상기 지엠-씨 필터(100)로 전달한다. 상기 비교기(320)는 전원(POWER)이 인가되면 논리 하이 레벨의 비교 신호(COMP)를 출력한다. 그리고 상기 오프셋 보정 동작 동안에, 상기 비교기(320)는 상기 클럭 발생기(340)로부터의 리셋 신호(RST)에 응답해서 상기 프로그램어블 앰프(200)로부터의 상기 제 1 및 제 2 증폭 신호들(VOUTP, VOUTN)을 비교한 논리 로우 레벨의 비교 신호(COMP)를 출력한다.
상기 카운터(330)는 전원이 인가된 후, 상기 비교기(320)로부터의 논리 하이 레벨의 상기 비교 신호(COMP)에 응답해서 초기 카운트 값을 가지는 복수 비트의 카운트 신호들(COUNT0, COUNT1, ..., COUNTn)을 출력하고 그리고 상기 오프셋 보정 동작 동안에, 상기 리셋 신호(RST) 및 상기 비교 신호(COMP)에 응답해서 상기 조합 회로(350)로부터의 조합 신호(COMB)를 카운트한 상기 카운트 신호들(COUNT0, COUNT1, ..., COUNTn)을 출력한다.
상기 클럭 발생기(340)는 외부로부터의 기준 클럭(RCLK) 및 파워 온 리셋 신호(PORST)에 응답해서 소정의 주기를 가지는 클럭 신호(CLK) 및 상기 리셋 신호(RST)를 발생한다. 상기 조합 회로(350)는 상기 클럭 발생기(340)로부터의 상기 클럭 신호(CLK)와 상기 비교기(320)로부터의 상기 비교 신호(COMP)를 조합한 상기 조합 신호(COMB)를 출력한다. 상기 디지털-아날로그 변환기(360)는 상기 카운터(330)로부터의 상기 카운트 신호들(COUNT0, COUNT1, ..., COUNTn)을 제 1 및 제 2 아날로그 전압들(OCV1, OCV2)로 변환하여 출력한다. 상기 지엠-셀(370)은 상기 디지털-아날로그 변환기(360)로부터의 상기 제 1 및 제 2 아날로그 전압들(OCV1, OCV2)을 제 1 및 제 2 오프셋 보정 전류들(OCI1, OCI2)로 변환하여 상기 지엠-씨 필터(100)의 출력 단자들로 공급한다.
이하 도 1 내지 도 2c를 참조하여, 본 발명에 따른 오프셋 보정 회로의 동작이 설명된다.
도 1 내지 도 2c를 참조하면, 본 발명에 따른 오프셋 보정 회로에서 주목할만한 것은 오프셋 보정 회로(300)가 전원(POWER)이 인가된 후의 오프셋 보정 동작 동안에, 상기 지엠-씨 필터(100)의 출력 단자들로 제 1 및 제 2 오프셋 보정 전류들(OCI1, OCI2)을 공급하여 지엠-씨 필터(100)의 출력 단자들(IOUTP, IOUTN)에 발생된 DC 오프셋 전압들을 보상하고 그리고 오프셋 보정 동작이 종료된 후, 디스에이블됨으로써, 오프셋 보정 동작에 의해 발생되는 노이즈 및 전류 소모를 방지한다는 점이다.
도 1의 지엠-씨 필터(100)는 상기한 바와 같이, 큰 DC 오프셋 전압을 가지는 제 1 및 제 2 출력 신호들을 출력 단자들(IOUTP, IOUTN)을 통해 출력한다. 이를 보상하기 위한 오프셋 보정 동작은 전원(POWER)이 인가된 후 상기 지엠-씨 필터(100) 및 상기 프로그램어블 앰프(200)가 정상 동작되기 이전에 수행된다. 전원(POWER)이 인가된 후 전원(POWER)이 정상 전압에서 안정화되기 전에, 상기 오프셋 보정 회로(300)의 상기 스위치 회로(310)는 상기 지엠-씨 필터(100)의 입력 단자들을 쇼트시켜서 필터 동작 기준 전압(VCM)을 상기 지엠-씨 필터(100)로 공급하고 그리고 상기 비교기(320)는 논리 로우 레벨의 상기 리셋 신호(RST)의 제어에 의해 논리 하이 레벨의 상기 비교 신호(COMP)를 출력한다. 상기 비교 신호(COMP)는 상기 비교기(320) 및 상기 카운터(330)의 인에이블 신호(enable signal)로서 사용되고 그리고 상기 프로그램어블 앰프(200)의 증폭율을 높이는 역할을 한다.
이때, 상기 카운터(330)는 상기 비교 신호(COMP) 및 상기 리셋 신호(RST)의 제어에 의해 초기값(예를 들어, 00 ... 00)을 가지는 복수 비트의 상기 카운트 신호들(COUNT0, COUNT1, ..., COUNTn)을 상기 디지털-아날로그 변환기(360)로 출력한다. 그리고 상기 디지털-아날로그 변환기(360)는 상기 카운터(330)로부터의 상기 카운트 신호들(COUNT0, COUNT1, ..., COUNTn)을 제 1 및 제 2 아날로그 전압들(OCV1, OCV2)로 변환하여 상기 지엠-셀(370)로 공급한다. 이때, 상기 제 1 아날로그 전압(OCV1)은 도 2b와 같이 'VCM+Vmax'(여기서, VCM은 상기 지엠-씨 필터(100)의 필터 동작 기준 전압을 의미하고 그리고 Vmax는 오프셋 보정 회로가 보상할 수 있는 오프셋 최대 전압 값을 나타냄)의 전압 레벨을 가지고 그리고 상기 제 2 아날로그 전압(OCV2)은 'VCM-Vmax'의 전압 레벨을 가진다. 상기 지엠-셀(370)은 상기 제 1 및 제 2 아날로그 전압들(OCV1, OCV2)을 제 1 및 제 2 오프셋 보정 전류들(OCI1, OCI2)로 변환하여 상기 지엠-씨 필터(100)의 대응되는 출력 단자들(IOUTP, IOUTN)로 공급한다.
전원(POWER)이 정상전압에 이르면, 상기 스위치 회로(310)로부터 상기 필터 동작 기준 전압(VCM)이 상기 지엠-씨 필터(100)로 공급되어 상기 지엠-씨 필터(100)는 상기 DC 오프셋 전압을 포함하는 제 1 및 제 2 출력 신호들을 상기 출력 단자들(IOUTP, IOUTN)을 통해 출력한다. 상기 프로그램어블 앰프(200)는 상기 지엠-씨 필터(100)로부터의 상기 제 1 및 제 2 출력 신호들을 받아들이고, 상기 오프셋 보정 회로(300)의 상기 비교기(320)로부터의 상기 비교 신호(COMP)에 응답해서 정상 동작시의 증폭율보다 높은 소정의 증폭율로 상기 제 1 및 제 2 출력 신호들을 증폭한 제 1 및 제 2 증폭 신호들(VOUTP, VOUTN)을 출력한다. 이때, 상기 제 1 및 제 2 오프셋 보정 전류들(OCI1, OCI2)에 의해 상기 제 1 증폭 신호(VOUTP)의 전압 레벨은 상기 제 2 증폭 신호(VOUTN)의 전압 레벨보다 상기 오프셋 보정 회로(300)에서 보상할 수 있는 범위 내에서 최대로 높게 설정된다.
이때, 전원(POWER)이 정상 전압에서 안정화되면, 상기 오프셋 보정 회로(300)의 상기 클럭 신호 발생기(340)는 외부로부터의 상기 기준 클럭(RCLK) 및 논리 하이 레벨의 상기 파워 온 리셋 신호(PORST)에 응답해서 도 2a와 같이 논리 하이 레벨의 상기 리셋 신호(RST) 및 상기 클럭 신호(CLK)를 출력한다. 상기 비교기(320)는 논리 하이 레벨의 상기 비교 신호(COMP) 및 상기 클럭 발생기(340)로부터의 논리 하이 레벨의 상기 리셋 신호(RST)에 응답해서 상기 프로그램어블 앰프(200)로부터의 상기 제 1 및 제 2 증폭 신호들(VOUTP, VOUTN)을 비교하여 비교 결과로서, 논리 하이 레벨의 상기 비교 신호(COMP)를 출력한다.
상기 조합 회로(350)는 상기 비교기(320)로부터의 상기 비교 신호(COMP) 및 상기 클럭 발생기(340)로부터의 상기 클럭 신호(CLK)를 조합한 상기 조합 신호(COMB)를 출력한다. 이때, 상기 카운터(330)는 논리 하이 레벨의 상기 비교 신호(COMP) 및 상기 리셋 신호(RST)에 응답해서 상기 조합 신호(COMB)를 카운팅한 상기 카운트 신호들(COUNT0, COUNT1, ..., COUNTn)을 도 2a와 같이 순차적으로 출력한다. 상기 디지털-아날로그 변환기(360)는 상기 카운터(330)로부터의 상기 카운트 신호들(COUNT0, COUNT1, ..., COUNTn)을 상기 제 1 및 제 2 아날로그 전압들(OCV1, OCV2)로 변환하여 출력한다. 상기 제 1 및 제 2 아날로그 전압들(OCV1, OCV2)은 도 2b와 같이, 상기 카운터(330)가 카운트 동작을 수행할 때마다 필터 동작 기준 전압(VCM) 레벨에 근접한다. 상기 지엠-셀(370)은 상기 제 1 및 제 2 아날로그 전압들(OCV1, OCV2)을 상기 제 1 및 제 2 오프셋 보정 전류들(OCI1, OCI2)로 변환하여 출력한다.
만약, 상기 제 1 및 제 2 아날로그 전압들(OCV1, OCV2)이 상기 필터 동작 기준 전압(VCM)에 일치될 때까지 상기 지엠-씨 필터(100)의 DC 오프셋 전압이 보상되지 않으면, 상기 제 2 아날로그 전압(OCV2) 레벨이 상기 제 1 아날로그 전압(OCV1) 레벨보다 높아진다. 이러한 오프셋 보정 동작이 상기한 바와 같이 계속 진행되어 상기 지엠-씨 필터(100)로부터의 상기 제 2 출력 단자(IOUTN)의 전압 레벨이 상기 제 1 출력 단자(IOUTP)의 전압 레벨보다 높아지면, 상기 프로그램어블 앰프(200)로부터의 상기 제 2 증폭 신호(VOUTN) 레벨이 상기 제 1 증폭 신호(VOUTN) 레벨보다 높아진다. 상기 비교기(320)는 상기 프로그램어블 앰프(200)로부터의 상기 제 2 증폭 신호(VOUTN)와 상기 제 2 증폭 신호(VOUTN)보다 낮은 전압 레벨을 가지는 상기 제 1 증폭 신호(VOUTN)를 비교하여 논리 로우 레벨의 상기 비교 신호(COMP)를 출력한다.
상기 비교 신호(COMP)가 논리 하이 레벨에서 논리 로우 레벨로 천이되면, 상기 비교기(320), 상기 카운터(330), 상기 클럭 발생기(340) 및 상기 조합 회로(350)가 상기 비교 신호(COMP)의 제어에 의해 디스에이블된다. 그리고 상기 스위치 회로(310)는 외부로부터의 상기 제 1 및 제 2 입력 신호들(VINP, VINN)을 상기 지엠-씨 필터(100)로 전달한다. 이때 상기 카운터(330)는 상기 비교 신호(COMP)가 논리 로우 레벨로 천이되기 이전의 카운트 값을 유지한다. 그리고, 상기 프로그램어블 앰프(200)의 증폭율은 상기 비교 신호(COMP)가 로우 레벨로 천이됨에 따라 정상 동작 동안의 증폭율로 조절된다. 이로써, 도 2c와 같이, 상기 지엠-씨 필터(100)의 출력 단자들에 발생된 DC 오프셋 전압은 상기 프로그램어블 앰프(200)의 증폭율이 작아짐으로 인해서 도 2c와 같이 더욱 작아진다.
이로써, 전원이 인가된 후의 오프셋 보정 동작 동안에, 지엠-씨 필터에서 발생되는 DC 오프셋을 보정하고 그리고 지엠-씨 필터의 DC 오프셋이 보정된 후, 자동적으로 디스에이블됨으로써, 지엠-씨 필터의 오프셋 보정 동작 동안에 발생되는 노이즈 및 전류 소모의 증가 없이 필터의 DC 오프셋을 정밀하게 보상할 수 있다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상기한 바와 같이, 전원이 인가된 후의 오프셋 보정 동작 동안에, 지엠-씨 필터에서 발생되는 DC 오프셋을 보정하고 그리고 지엠-씨 필터의 DC 오프셋이 보정된 후, 자동적으로 디스에이블됨으로써, 지엠-씨 필터의 오프셋 보정 동작 동안에 발생되는 노이즈 및 전류 소모의 증가 없이 필터의 DC 오프셋을 정밀하게 보상할 수 있다.

Claims (8)

  1. 필터 동작 기준 전압을 필터링한 제 1 출력 신호 및 제 2 출력 신호를 출력하는 필터와;
    비교 신호에 응답해서 상기 필터의 상기 제 1 및 제 2 출력 신호들을 소정 증폭율로 각각 증폭한 제 1 증폭 신호 및 제 2 증폭 신호를 출력하는 프로그램어블 앰프 및,
    상기 제 1 및 제 2 증폭 신호들을 비교하여 상기 제 2 증폭 신호의 전압레벨이 상기 제 1 증폭 신호의 전압레벨보다 낮을 때 상기 비교 신호를 활성화하고, 상기 제 1 및 제 2 증폭 신호들 간의 오프셋 전압을 보정하기 위한 제 1 및 제 2 오프셋 보정 전류들을 상기 필터의 출력단으로 제공하는 오프셋 보정 회로를 포함하되,
    상기 비교 신호가 상기 활성 상태일 때, 상기 프로그램어블 앰프는 노말 증폭율보다 높은 증폭율로 상기 제 1 및 제 2 출력 신호들을 증폭해서 상기 제 1 및 제 2 증폭 신호들을 출력하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 오프셋 보정 회로는 상기 제 2 증폭 신호의 전압 레벨이 상기 제 1 증폭 신호의 전압 레벨보다 높을 때 상기 비교 신호를 비활성화하는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 비교 신호가 상기 비활성 상태인 동안에, 상기 프로그램어블 앰프는 상기 노말 증폭율로 상기 제 1 및 제 2 출력 신호들을 증폭해서 상기 제 1 및 제 2 증폭 신호들을 출력하는 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서,
    상기 비교 신호가 상기 비활성 상태인 동안에, 상기 오프셋 보정 회로는 상기 필터 동작 기준전압을 차단하고, 상보적인 한 쌍의 입력 신호가 상기 필터에 입력되도록 제어하는 것을 특징으로 하는 반도체 장치.
  5. 제 2 항에 있어서,
    상기 비교 신호가 상기 활성 상태인 동안에, 상기 오프셋 보정회로는 상기 제 1 및 제 2 증폭 신호들 간의 오프셋 전압 값을 줄이기 위하여 상기 제 1 및 제 2 보정 전류들의 양을 단계적으로 변화시키는 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 비교 신호가 상기 비활성 상태인 동안에, 상기 오프셋 보정회로는 상기 제 1 및 제 2 오프셋 보정 전류들의 양을 상기 비교 신호의 이전 활성 상태에서의 최종 변화량으로 고정하는 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서,
    상기 오프셋 보정 회로는.
    상기 비교 신호가 활성화되면 상기 필터의 두 입력 단자들로 상기 필터 동작 기준 전압을 전달하고, 상기 비교 신호가 비활성화되면 상기 한 쌍의 상보적인 입력 신호들을 필터의 입력 단자들로 전달하는 스위치 회로와,
    외부로부터의 기준 클럭 및 파워 온 리셋 신호에 응답해서 상기 파워 온 리셋 신호가 활성화될 때, 소정의 주기를 가지는 클럭 신호 및 리셋 신호를 발생하는 클럭 발생기와,
    상기 클럭 발생기로부터의 상기 리셋 신호에 응답해서 상기 프로그램어블 앰프로부터의 상기 제 1 및 제 2 증폭 신호들을 비교하여 비교 결과로서 상기 비교 신호를 출력하는 비교기와,
    상기 클럭 신호 및 상기 비교 신호를 조합한 조합 신호를 출력하는 조합 회로와,
    상기 리셋 신호에 응답해서 상기 조합 신호를 카운팅한 복수 비트의 카운트 신호들을 출력하는 카운터와,
    상기 카운터로부터의 상기 카운트 신호들을 제 1 및 제 2 아날로그 전압들로 변환하여 출력하는 디지털-아날로그 변환기 및,
    상기 디지털-아날로그 변환기로부터의 상기 제 1 아날로그 전압을 상기 제 1 오프셋 보정 전류로 변환하고, 상기 제 2 아날로그 전압을 상기 제 2 오프셋 보정 전류로 변환하는 전압-전류 변환 수단을 포함하는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 비교 신호가 비활성 상태인 동안에 상기 클럭 발생기와 상기 비교기, 상기 카운터 및 상기 조합회로가 디스에이블 되는 것을 특징으로 하는 반도체 장치.
KR1019990000186A 1999-01-07 1999-01-07 반도체 장치의 오프셋 보정 회로 KR100634152B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990000186A KR100634152B1 (ko) 1999-01-07 1999-01-07 반도체 장치의 오프셋 보정 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990000186A KR100634152B1 (ko) 1999-01-07 1999-01-07 반도체 장치의 오프셋 보정 회로

Publications (2)

Publication Number Publication Date
KR20000050366A KR20000050366A (ko) 2000-08-05
KR100634152B1 true KR100634152B1 (ko) 2006-10-16

Family

ID=19570788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990000186A KR100634152B1 (ko) 1999-01-07 1999-01-07 반도체 장치의 오프셋 보정 회로

Country Status (1)

Country Link
KR (1) KR100634152B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101341642B1 (ko) * 2009-07-27 2013-12-16 한국전자통신연구원 오프셋 전압 보정 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101341642B1 (ko) * 2009-07-27 2013-12-16 한국전자통신연구원 오프셋 전압 보정 회로

Also Published As

Publication number Publication date
KR20000050366A (ko) 2000-08-05

Similar Documents

Publication Publication Date Title
US20170288619A1 (en) Dc offset compensation
US7405682B2 (en) Delta-sigma analog digital converter with offset compensation
US6262626B1 (en) Circuit comprising means for reducing the DC-offset and the noise produced by an amplifier
US7554376B2 (en) Offset correcting method, offset correcting circuit, and electronic volume
JP2003506940A (ja) デジタルスイッチング増幅器のためのｄｃオフセット校正
JP5624493B2 (ja) 差動増幅装置
JP5547217B2 (ja) 増幅回路
US7408494B2 (en) Continuous-time delta-sigma analog digital converter
US8456341B2 (en) Three-level digital-to-analog converter
US20070194855A1 (en) Continuous-time delta-sigma analog digital converter having operational amplifiers
US8390493B1 (en) Low-noise voltage reference generator with digitally-filtered reference matching
US6870495B1 (en) Double throughput analog to digital converter
US6940348B2 (en) Differential amplifier circuit with common mode output voltage regulation
EP3913799A1 (en) Chopper amplifiers with multiple sensing points for correcting input offset
JP2001044770A (ja) 増幅回路
KR100634152B1 (ko) 반도체 장치의 오프셋 보정 회로
US20050140530A1 (en) [circuit and method of multi-channel dual slope adc with offset cancellation and hysteresis input]
US6054886A (en) Reference buffer technique for high speed switched capacitor circuits
CN111224668A (zh) ∑δ模数转换器
CN213750802U (zh) 一种输入失调电压自动修正电路
CN114301402A (zh) 自稳零放大器及纹波消除方法
CN118677374A (zh) 放大电路以及系统
CN117879612A (zh) 可调节输出共模电压的比较器及模数转换器
US20180054213A1 (en) Feed-forward operational amplifier noise cancellation technique and associated filter and delta-sigma modulator
KR20000015842A (ko) 플래쉬-아날로그 디지털 변환기를 이용하여 오프셋 보상을 하는무선 수신기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090914

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee