KR100632300B1 - 반도체 장치의 클럭드라이버 - Google Patents

Abstract

본 발명은 클럭 신호에서 각각 에지를 2분주만 한 후, 그 두개의 신호를 이용하여, 클럭을 분주하는 1개의 모드 카운터형태로 설계하여, 사이즈 확보와 디바이드 비에 둔감한 클럭드라이버를 제공하기 위한 것으로, 이를 위해 본 발명은 클럭신호의 로우에지를 기준으로 2분주된 제2 클럭신호를 출력하기 위한 제2 플립플롭; 상기 제1 클럭신호와 상기 제2 클럭신호가 다른 로직레벨일 경우만 하이레벨의 제3 클럭신호를 제공하는 제1 로직부; 상기 제3 클럭신호를 이용하여 카운팅신호를 출력하는 카운터; 상기 카운팅 신호와 분주비에 대한 정보를 가진 입력신호과 비교하여 상기 카운팅 신호가 상기 입력신호와 같은 값을 유지할 때에 감지신호를 출력하기 위한 제2 로직부; 상기 감지신호의 하이에지 구간 마다 반전하는 카운터 클럭을 출력하는 타이밍 블럭을 구비하는 클럭드라이버를 제공한다.

반도체, 클럭, 드라이버, 분주, 신호.

Description

반도체 장치의 클럭드라이버{CLOCK DRIVER OF SEMICONDUCTOR DEVICE}

도1은 본 발명의 바람직한 실시예에 따른 반도체 장치의 클럭드라이버를 나타내는 회로도.

도2는 도1에 도시된 타이밍 블럭의 내부를 나타내는 회로도.

도3 내지 도10은 본 발명에 따른 클럭드라이버의 동작을 나타내는 파형도.

* 도면의 주요부분에 대한 부호의 설명 *b

10 : 낸드게이트 11,14,23 : 인버터

22 : 앤드게이트 13,16,17,18,19 : 배타적 오어게이트

20 : 배타적 노어게이트 12, 15 : 플립플립

21 : 타이밍 블럭

본 발명은 반도체장치의 클럭드라이버에 관한 것이다.

본 발명은 디스플레이 드라이버 IC에 사용되는 오실레이트 클럭 및 컨트롤 클럭 신호등을 1/1 단위로 분주하여 사용할 수 있게 해주는 회로로써, 기존의 플립플롭만을 이용한 2분주 단위의 단순 카운트 회로를 이용한 분주 회로보다 클럭신호를 2배 더 조밀하게 분주하여 사용할 수 있다.

종래의 클럭드라이버는 입력 클럭의 하이 에지 또는 로우 에지에서 신호를 감지하여, 카운팅하는 방식으로 2분주 단위로 클럭을 분주하여 사용하였다. 이는 클럭 신호의 반주기만을 사용하므로, 클럭신호를 분주할 때 사용하지 않는 하이 에지나 또는 로우 에지에 의해 만들어지는 클럭 신호를 낭비하게 된다.

이러한 낭비되는 신호를 복원하기 위해 기존에는 위에 언급한 방식의 2분주 카운터를 하이에지용 하나와 로우 에지용 한, 즉 2개의 카운터회로에 설계하여, 두 카운터 회로의 조합으로 1분주 회로를 만들어 사용하였다. 하지만, 이는 두개의 카운터 회로가 필요하므로, 사용되는 게이트의 개수가 증가하고 ,회로의 사이즈가 역시 증가하게 된다.

그리고, 클럭 디바이더 회로가 필요하므로, 스펙에 따른 디바이드 비에 따라 움직여야 하므로, 각각의 카운터 회로는 모드 카운트 형식으로 설계되어야 하므로, 두개의 카우터에는 각각의 셋/리셋 카운트 회로가 필요하게 되어 불필요한 회로 면적 차지와 파워 소모를 야기시킬 수 있다.

본 발명은 클럭 신호에서 각각 에지를 2분주만 한 후, 그 두개의 신호를 이 용하여, 클럭을 분주하는 1개의 모드 카운터형태로 설계하여, 사이즈 확보와 디바이드 비에 둔감한 클럭드라이버를 제공하는 것을 목적으로 한다.

본 발명은 클럭신호의 로우에지를 기준으로 2분주된 제2 클럭신호를 출력하기 위한 제2 플립플롭; 상기 제1 클럭신호와 상기 제2 클럭신호가 다른 로직레벨일 경우만 하이레벨의 제3 클럭신호를 제공하는 제1 로직부; 상기 제3 클럭신호를 이용하여 카운팅신호를 출력하는 카운터; 상기 카운팅 신호와 분주비에 대한 정보를 가진 입력신호과 비교하여 상기 카운팅 신호가 상기 입력신호와 같은 값을 유지할 때에 감지신호를 출력하기 위한 제2 로직부; 상기 감지신호의 하이에지 구간 마다 반전하는 카운터 클럭을 출력하는 타이밍 블럭을 구비하는 클럭드라이버를 제공한다.

또한 본 발명의 타이밍 블럭은 상기 감지신호를 소정시간 지연시켜 출력하는 지연부; 상기 지연부의 출력을 반전하기 위한 인버터; 상기 지연부의 출력을 클럭신호로, 상기 인버터의 출력신호를 반전된 클럭신호로 입력받는 T 플립플롭; 및 상기 지연부의 출력과 상기 감지신호를 논리조합하여 상기 제1 플롭플롭과 상기 제2 플롭플롭을 리셋시키기 위한 신호를 출력하는 로직게이트를 구비하여, 상기 T 플립플롭의 출력을 상기 카운트 클럭으로 출력하는 것을 구비하는 것을 특징으로 한다.

또한, 상기 제1 플립플롭과 상기 제2 플립플롭은 T 플립플롭인 것을 특징으로 하고, 제1 로직부는 배타적 오어게이트를 구비하는 것을 특징으로 하고, 제2 로 직부는 배타적 오어게이트를 구비하는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

본 발명은 이스플레이 드라이버 구동칩에서 사용하는 오실레이터 주파수에 의한 내부 신호 구현을 위해 설계되는 클럭 디바이더를 계량한 것으로, 종래의 2분주만을 했던 회로를 1 분주까지 이루어낼 수 있는 장점이 있다.

도1은 본 발명의 바람직한 실시예에 따른 반도체 장치의 클럭드라이버를 나타내는 회로도이다.

도1을 참조하여 살펴보면, 본 회로는 디바이드 비에 의해 그 개수가 결정되는 T-플립플롭과 그에 따른 비교 회로로만 구성된다. 도1의 클럭 신호는 인에이블 신호(EN)가 하이레벨일 때만 본 회로로 입력되어지고, 인에이블 신호(EN)가 하이레벨 때, 에지 디바이더(12)는 두 T플립플롭으로 입력되어 지는 클럭신호를 하이에지와로우 에지로 T-플립플롭의 Q(t) -> Q(t+1) = Q(t)' 와 같은 특성에 의해 각각 2분주 하게 된다. 이 하이 에지와 로우 에지로 2분주된 두개의 신호는 배타적 오어게이트(13)에 의해 서로 다를 때만 하이레벨의 형태를 띠는 신호를 출력하게 된다.

이렇게 만들어지는 신호는 T-플립플롭으로 구성된 카운터 회로읜 클럭 제너레이터의 클럭으로 사용되면, 각각 A, B, C, D의 출력을 생성한다.

각각의 A, B, C, D의 카운터 출력은 다시 디바이더 비에 따라 셋팅되어 지는 도1의 최초 입력값인 div_ratio<3:0>과 비교되어 진다. 이 비교기에 의해 클럭 제너레이터의 출력인 A, B, C, D와 디바이더 비가 같아지는 구간은 하이 상태를 유지하는 형태로 다시 DeTect라는 신호로 최종 분주신호와 회로를 구성하는 모든 플립플롭을 리셋상태로 만들어 내는 Timing회로의 클럭신호로 사용된다.

도2는 도1에 도시된 타이밍 블럭의 내부를 나타내는 회로도이다.

도2를 참조하여 살펴보면, 타이밍 블럭(21)는 도1에서의 감지신호(Detect)가 T-플립플롭의 클럭으로 사용되어, 디텍터의 하이에지 구간마다 최초 셋 상태를 반전하는 형태의 카운터 출력을 만들어 내며, 또한 감지신호(Detect)를 5ns 지연시켜 원 신호와 비교하는 형태로 5ns의 플립플롭을 모두 클리어 하는 리셋신호(CLEARX)를 만들어 낸다.

이 리셋신호(CLEARX)라는 리셋신호에 의해 모든 플립플롭은 제어를 받게 되며, 이 리셋신호는 디바이더 비에 의해 결정된다. 또한 디바이드 비에 의한 리셋신호에 T-플립플롭의 하이에지 신호와 로우 에지 신호가 무한 루프를 돌지 않게 된다. 즉, 본 발명은 종래의 모드 카운터와 마찬가지로, 셋팅되는 값에 의해 카운터 수를 제어하게 되는 형태 띄며, 모든 분주는 최초 클럭신호의 하이 에지와 로우 에지 모든 부분에서 생성되므로, 한 개의 카운트 회로로 1/1 다누이 까지 분주할 수 있다.

도3 내지 도10은 본 발명에 따른 클럭드라이버의 동작을 나타내는 파형도이다.

도3은 클럭신호가 각각 하이에지와 로우 에지로 2분주 되었을 때 타이밍 블 럭(21)에서 발생하는 클리어 신호가 각각의 플립플ㄹ보을 제어하는 형태를 도시해 놓았다. 이처럼 제어 되어지는 신호는 서로 조합에 의해 카운터 제너레이터의 클럭으로 사용되어, 디바이드 비에 의해 도4 내지 도10 처럼 최초 오실레이터 주파수에 의한 클럭신호가 1분주 단위로 분주하게 된다.

도3의 신호이동을 살펴보면, 플립플롭 리셋신호인 rst가 셋 상태에서 인에이블 신호(EN)가 하이레벨 상태일 때, 메인 클럭인 클럭신호가 도1의 T-플립플롭의 클럭으로 입력되면, 이 신호는 각각의 T-플립플롭의 입력단인 CK, CKb에 의해 하이에지 카운트와 로우 에지 카운트를 하게 되면, 이는 다음단으로 입력되어 카운트된다. 이 때 카운트되는 카운트 신호는 디바이드 비와 비교가 이루어지고, 비가 완전히 같아지는 지점에서 하이레벨 상태를 유지하는 감지신호(Detect)를 만들어 낸다. 이 감지신호(Detect)는 도2의 타이밍 블럭의 클럭으로 사용되는 동시에 5ns 지연된 신호(net24)와 조합되어 리셋 신호를 출력한다. 이 리셋 신호는 다시 플립플롭의 리셋단자에 연결되어 모든 카운트의 플립플롭을 초기상태로 만들어 준다.

즉, 도3의 카운트 신호는 1111 상태까지 계속해서 카운트하지 않고, 리셋이 되는 즉시 다시 초기 동작을 하므로, 감지신호(Detect)는 계속해서 디바이드 비에 의한 주기를 유지하고, 이 감지신호는 타이밍 블럭의 클럭이 되므로, 감지신호(Detect)의 이벤트 마다 반전이 일어나는 최종 카운터 신호를 출력으로 내보낸다.

도3에서 디바이드 비는 메인 클럭의 1/2배이므로, 최종출력은 1/2 분주된 신호로 출력됨을 볼 수 있다.

도4 내지 도10은 각각의 디바이드 비에 의한 분주를 확인할 수 있다.

본 발명은 1개의 카운트 회로를 이용해 오실레이터 클럭을 1/1 스텝까지 분주하는 회로로써 메인 클럭을 도1의 클럭신호 입력단에 물리고, 플립플롭 회로들의 초기 리셋 tkdox를 만들어 주기 위한 시스템 리셋신호만 있으면, 도1의 회로처럼 4개의 카운트 플립플롭을 가지고 있는 회로의 경우 최대 1/1 분주부터 1/16 분주까지 메인 클럭 내부 신호로 나누어 사용할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의해 클럭 신호의 핸들링을 용이하게 할 수 있고, 메인 주파수에 구애 받지 않고 보다 효율적으로 내부 신호들을 만들어 사용할 수 있다는 장점이 있다.

본 발명에 의해서 디스플레이 드라이버 칩에서 사용되는 내부 오실레이터 클럭을 1/1 스텝까지 분주하는 회로로써 이로 인해 오실레이터 주파수와 내부 신호들의 동기를 맞추는 데 용이하며, 좀 더 세밀한 부분까지 클럭을 분주하여 사용할 수 있으므로, 내부 회로 설계시 메인 주파수의 구애를 받지 않고 회로를 설계할 수 있다. 또한 종래의 1/1 스텝 분주 회로를 사용할 때 보다 레이아웃상 적은 면적을 차지하므로, 면적상의 이 점도 얻을 수 있다.

Claims (5)

1. 클럭신호의 하이에지를 기준으로 2분주된 제1 클럭신호를 출력하기 위한 제1 플립플롭;

   클럭신호의 로우에지를 기준으로 2분주된 제2 클럭신호를 출력하기 위한 제2 플립플롭;

   상기 제1 클럭신호와 상기 제2 클럭신호가 다른 로직레벨일 경우만 하이레벨의 제3 클럭신호를 제공하는 제1 로직부;

   상기 제3 클럭신호를 이용하여 카운팅신호를 출력하는 카운터;

   상기 카운팅 신호와 분주비에 대한 정보를 가진 입력신호과 비교하여 상기 카운팅 신호가 상기 입력신호와 같은 값을 유지할 때에 감지신호를 출력하기 위한 제2 로직부;

   상기 감지신호의 하이에지 구간 마다 반전하는 카운터 클럭을 출력하는 타이밍 블럭

   을 구비하는 클럭드라이버.
2. 제 1 항에 있어서,

   상기 타이밍 블럭은

   상기 감지신호를 소정시간 지연시켜 출력하는 지연부;

   상기 지연부의 출력을 반전하기 위한 인버터;

   상기 지연부의 출력을 클럭신호로, 상기 인버터의 출력신호를 반전된 클럭신호로 입력받는 T 플립플롭; 및

   상기 지연부의 출력과 상기 감지신호를 논리조합하여 상기 제1 플롭플롭과 상기 제2 플롭플롭을 리셋시키기 위한 신호를 출력하는 로직게이트를 구비하여, 상기 T 플립플롭의 출력을 상기 카운트 클럭으로 출력하는 것을 구비하는 것을 특징으로 하는 클럭드라이버.
3. 제 1 항에 있어서,

   상기 제1 플립플롭과 상기 제2 플립플롭은 T 플립플롭인 것을 특징으로 하는 클럭드라이버.
4. 제 1 항에 있어서,

   제1 로직부는 배타적 오어게이트를 구비하는 것을 특징으로 하는 클럭드라이버.
5. 제 4 항에 있어서,

   상기 제2 로직부는 배타적 오어게이트를 구비하는 것을 특징으로 하는 클럭드라이버.

Images