KR100631932B1 - 버츄얼 채널 디램 - Google Patents

버츄얼 채널 디램 Download PDF

Info

Publication number
KR100631932B1
KR100631932B1 KR1020000029769A KR20000029769A KR100631932B1 KR 100631932 B1 KR100631932 B1 KR 100631932B1 KR 1020000029769 A KR1020000029769 A KR 1020000029769A KR 20000029769 A KR20000029769 A KR 20000029769A KR 100631932 B1 KR100631932 B1 KR 100631932B1
Authority
KR
South Korea
Prior art keywords
data bus
channel
global
line
write
Prior art date
Application number
KR1020000029769A
Other languages
English (en)
Other versions
KR20010108831A (ko
Inventor
최영중
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000029769A priority Critical patent/KR100631932B1/ko
Priority to US09/864,202 priority patent/US6445604B2/en
Priority to TW090112603A priority patent/TWI240269B/zh
Priority to JP2001159311A priority patent/JP4254991B2/ja
Publication of KR20010108831A publication Critical patent/KR20010108831A/ko
Application granted granted Critical
Publication of KR100631932B1 publication Critical patent/KR100631932B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 발명은 데이타의 처리 방식을 단일화하여 셀 효율을 높이고, 칩의 레이아웃 면적을 줄이고 데이타 처리 속도를 향상시킨 버츄얼 채널 디램에 관한 것이다.
본 발명의 버츄얼 채널 디램은, 액티브 명령에 의해 비트 라인쌍과 도통되는 셀 데이터를 임시로 저장하기 위해, 1 개의 로컬 데이타 버스 라인에 다수개의 채널 레지스터와 1 개의 입/출력 데이타버스 커넥터로 구성되는 다수개의 채널 수단과, 상기 다수개의 채널 수단의 일측부에 상기 채널 수단의 동작을 제어하기 위해 다수개로 병렬접속된 채널 제어 수단과, 상기 입/출력 데이타 버스 커넥터와 연결되어 데이타를 전송하는 1 개의 글로벌 데이타 버스 라인과, 상기 글로벌 데이타 버스 라인과 글로벌 리드 데이타 버스 라인 사이에 접속되며, 정상 리드 동작과 리던던시 동작시 하나로 동작이 되는 1 개의 데이타버스 센스앰프와, 상기 글로벌 데이타 버스와 글로벌 라이트 데이타 버스 라인 사이에 접속되며, 라이트 동작시 선택된 워드라인을 구동시키는 1 개의 워드라인 드라이버를 포함하여 이루어진 것을 특징으로 한다.

Description

버츄얼 채널 디램{VIRTUAL CHANNEL DRAM}
도 1은 종래의 버츄얼 채널 디램의 채널 구성도
도 2는 본 발명에 의한 버츄얼 채널 디램의 채널 구성도
도 3은 본 발명에서 사용한 유니트 라이트 드라이버의 회로도
도 4는 본 발명에서 사용한 유니트 데이타버스 센스앰프의 회로도
* 도면의 주요부분에 대한 부호의 설명 *
1, 11 : 정상 채널 레지스터
2, 12 : 리던던시 채널 레지스터 13 : 로컬 데이타 버스
3 : 리던던시 채널 리드 버스 4 : 채널 리드 버스
5, 14 : 입/출력 데이타 버스 커넥터 6, 16 : 컬럼 어드레스 버스
7, 17 : 글로벌 리드 데이타 버스 15 : 글로벌 버스 라인
8, 18 : 글로벌 라이트 데이타 버스
10_0∼10_15, 110_0∼110_15 : 채널
20_0∼20_15, 120_0∼120_15 : 채널 컨트롤 회로
30, 130 : 컬럼 디코더 40, 140 : 데이타버스 센스앰프
50, 150 : 워드라인 드라이버
141 : 프리차지 및 이퀄라이즈 회로부
142 : 퓨즈 회로부 143 : 제 1 완충부
144 : 래치부 145 : 제 2 완충부
본 발명은 버츄얼 채널 디램(Virtual channel DRAM)에 관한 것으로, 보다 상세하게는 데이타의 처리 방식을 단일화하여 셀 효율을 높이고, 칩의 레이아웃 면적을 줄이고 데이타 처리 속도를 향상시킨 버츄얼 채널 디램에 관한 것이다.
도 1은 종래기술에 따른 버츄얼 채널 디램의 채널 구조를 나타낸 구성도로서, 액티브(active) 명령에 의해 비트 라인과 도통되는 셀 전체의 데이타, 또는 일부분의 데이터를 임시로 저장하는 16개의 채널부(10_0∼10_15)와, 상기 16개의 채널부(10_0∼10_15)의 좌측에 각각의 채널을 제어하기 위한 채널 컨트롤 회로부(20_0∼20_15)가 16개 시리즈(series)로 연결되어 있다. 그리고, 1개의 채널 컨트롤 회로부(20_0∼20_15) 내에는 128개의 정상 채널 레지스터(1)와 4개의 리던던시 채널 레지스터(2)가 연속해서 위치하고 있다. 이때, 128개의 정상 채널 레지스터(1)는 채널 리드 버스(4)에 의해 서로 연결되어 있고, 4개의 리던던시 채널 레지스터(2)는 리던던시 채널 리드 버스(3)에 의해 서로 연결되어 있다. 그리고, 상기 128개의 정상 채널 레지스터(1)와 상기 4개의 리던던시 채널 레지스터(2)는 채널 라이트 버스(9)에 의해 서로 연결되어 있다.
상기 각 채널 컨트롤 회로부(10_0∼10_15)와 단위 정상 채널 레지스트(1) 사 이에는 입/출력(I/O) 데이타 버스 콘넥터(5)가 위치하여 입/출력(I/O)에 따른 회로들을 제어한다.
또한, 글로벌 리드 데이타 버스(7)에 연결되어 리드 동작시 동작하는 데이타버스 센스앰프(40, 42)는 정상 동작시 사용되는 센스앰프와 리던던시 동작시 사용되는 센스앰프로 각각 구성되어 있다.
또한, 글로벌 라이트 데이타 버스(8)에 연결되어 라이트 동작시 선택된 워드라인을 구동하는 워드라인 구동회로부(50)가 상기 데이타버스 센스앰프(40, 42) 바로 옆에 각각 구성되어 있다.
그런데, 이와 같이 구성된 종래의 버츄얼 채널 디램에 있어서는, 하나의 채널 컨트롤 회로부(10_0∼10_15)에 리드(Read)용과 라이트(Write)용 두개의 입/출력 데이타 버스 콘넥터(5)가 연결되어 있어서 래이아웃 면적을 많이 차지하는 문제점이 있었다. 또한, 리드시 사용하는 데이타버스센스앰프의 경우 정상용과 리던던시용으로 분리하여 사용하므로써 래이아웃 면적은 물론 동작시 전류소비를 증가시키는 문제점이 있었다.
또한, 단위 채널 블럭(10_0∼10_15) 내의 모든 채널 레지스터가 하나로 연결되어 있어서, 리드 동작시 부하값이 커짐에 따라 데이타 처리속도가 느려지는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 데이타의 처리 방식을 단일화하여 셀 효율을 높이고, 칩의 레이아웃 면적을 줄이고 데이타 처리 속도를 향상시킨 버츄얼 채널 디램을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 버츄얼 채널 디램은,
액티브 명령에 의해 비트 라인쌍과 도통되는 셀 데이터를 임시로 저장하기 위해, 1 개의 로컬 데이타 버스 라인에 다수개의 채널 레지스터와 1 개의 입/출력 데이타버스 커넥터로 구성되는 다수개의 채널 수단과,
상기 다수개의 채널 수단의 일측부에 상기 채널 수단의 동작을 제어하기 위해 다수개로 병렬접속된 채널 제어 수단과,
상기 입/출력 데이타 버스 커넥터와 연결되어 데이타를 전송하는 1 개의 글로벌 데이타 버스 라인과,
상기 글로벌 데이타 버스 라인과 글로벌 리드 데이타 버스 라인 사이에 접속되며, 정상 리드 동작과 리던던시 동작시 하나로 동작이 되는 1 개의 데이타버스 센스앰프와,
상기 글로벌 데이타 버스와 글로벌 라이트 데이타 버스 라인 사이에 접속되며, 라이트 동작시 선택된 워드라인을 구동시키는 1 개의 워드라인 드라이버를 포함하여 이루어진 것을 특징으로 한다.
본 발명의 버츄얼 채널 디램에 있어서, 상기 1 개의 로컬 데이타 버스 라인에 의해 연결된 다수개의 채널 레지스터들은 정상 채널 레지스터와 리던던시 채널 레지스터를 반씩 나누어서 좌우로 직렬로 연결하여 구성한 것을 특징으로 한다.
본 발명의 버츄얼 채널 디램에 있어서, 상기 1개의 로컬 데이타 버스 라인에 64개의 정상 채널 레지스터가 연결되고, 상기 데이타 버스 커넥터가 연결된 일측에 2개의 리던던시 채널 레지스터가 직렬 접속된 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 2는 본 발명에 의한 버츄얼 채널 디램의 채널 구조를 나타낸 구성도로서, 액티브 명령에 의해 비트 라인쌍과 도통되는 셀 전체의 데이타, 또는 일부분의 데이터를 임시로 저장하는 16개의 채널부(110_0∼110_15)와, 상기 16개의 채널부(110_0∼110_15)의 좌측 각각에 상기 채널부의 동작을 제어하기 위한 채널 컨트롤 회로부(120_0∼120_15)가 16개로 직렬(series)로 연결되어 있다. 그리고, 1개의 채널부(110_0) 내에는 64개 혹은 그 이상의 채널 레지스터들이 1개의 로컬 데이타 버스(13)에 의해 공통으로 연결되어 있다. 그리고, 상기 로컬 데이타 버스(13)의 일측 끝에는 입/출력 데이타 버스 커넥터(14)가 접속되어 입/출력(I/O)에 따른 회로들을 제어한다. 여기서, 1개의 로컬 데이타 버스(13)에 의해 연결된 채널 레지스터들은 64개의 정상 채널 레지스터와 2개의 리던던시 채널 레지스터로 구성되며, 상기 데이타 버스 커넥터(14)가 연결된 쪽에 리던던시 채널 레지스터(12)가 직렬 접속된다.
그리고, 상기 입/출력 데이타 버스 커넥터(14)는 1개의 글로벌 데이타 버스(15)에 의해 1개의 데이타버스 센스앰프(140)와 1개의 워드라인 드라이버(150)와 연결된다.
상기 데이타버스 센스앰프(140)는 상기 글로벌 데이타 버스(15)와 글로벌 리드 데이타 버스(17) 사이에 접속되며, 정상 리드 동작과 리던던시 동작시 하나로 동작이 된다.
그리고, 상기 워드라인 드라이버(150)는 상기 글로벌 데이타 버스(15)와 글로벌 라이트 데이타 버스(18) 사이에 접속되며, 라이트 동작시 선택된 워드라인을 구동시키게 된다.
상기 구성을 갖는 본 발명의 버츄얼 채널 디램의 리드 동작은 다음과 같다.
먼저, 채널 컨트롤 회로(20_0∼20_15)에 의해 채널부(10_0∼10_15)의 채널 레지스터(5)가 선택되고, 선택된 채널 레지스터(5)로 부터의 리드 데이타가 로컬 데이타 버스(13)에 실리게 된다. 상기 로컬 데이타 버스(13)에 실린 리드 데이타는 입/출력 데이타 버스 커넥터(5)를 통해 글로벌 데이타 버스(15)로 전달된다. 그 후, 글로벌 데이타 버스(15)에 전달된 리드 데이타는 데이타버스 센스앰프(140)에 의해 감지·증폭된 후 글로벌 리드 데이타 버스(17)로 출력된다.
그리고, 본 발명의 버츄얼 채널 디램의 라이트 동작은 다음과 같다.
상기 글로벌 라이트 데이타 버스(18)를 통해 입력된 라이트 데이타는 워드라인 드라이버(150)에 의해 증폭된 후, 리드 동작시 리드 데이타를 출력했던 글로벌 데이타 버스(15)로 전달된다. 이 글로벌 데이타 버스(15)에 전달된 라이트 데이타는 상기 채널 컨트롤 회로(20_0∼20_15)에 의해 선택된 채널부(10_0∼10_15)의 데이타 버스 커넥터(15)를 통해 로컬 데이타 버스(13)로 전달된다. 그후, 상기 로컬 데이타 버스(13)로 전달된 라이트 데이타는 선택된 채널 레지스터(11)에 저장되게 된다.
상기 구성에 의하면, 본 발명의 버츄얼 채널 디램은, 일측에 채널을 컨트롤 하기 위한 채널 컨트롤 회로부(120_0∼120_15)가 세로로 병렬로 연결되고, 채널 컨트롤 회로부(120_0∼120_15)를 중심으로 다른 일측에 128개, 혹은 그 이상의 채널 레지스터들(110_0∼110_15)이 직렬로 연결되어 있다. 이때, 128개 혹은 그 이상의 채널 레지스터들(110_0∼110_15)은 반(1/2)씩 나누어 드라이브하도록 구성되어 있으므로, 부하의 부담을 줄여 리드 또는 라이트 동작시 데이타의 처리 속도를 향상시킬 수 있다.
도 3은 본 발명에서 사용한 유니트 라이트 드라이버(150)를 나타낸 회로도이다.
도시된 바와 같이, 상기 유니트 라이트 드라이버(150)는, 데이타 버스 스트로브바 신호(dbstb)가 '하이'로 인에이블되면 상기 글로벌 라이트 데이타 버스(18)를 통해 들어온 라이트 데이타(gdb, gdbb)를 입력하여 차동 증폭하도록 구성되어 있다.
먼저, 데이타 버스 스트로브바 신호(dbstb)가 '하이'로 인에이블되면 전류 소오스 역할을 하는 NMOS형 트랜지스터(N7)가 턴온되어 상기 라이트 드라이버로 접지전압(Vss)을 공급함으로써 회로를 동작시키게 된다. 이때, 데이타 버스 스트로브바 신호(dbstb)가 '하이'로 인에이블 되기 전에는 PMOS형 트랜지스터(P1∼P3)로 구성된 프리차지 및 이퀄라이즈 회로단에 의해 제 1 및 제 2 출력노드(Nd1, Nd2)의 전위를 전원전압(Vdd)으로 프리차지 시킴으로써, 상기 라이트 드라이버의 동작을 턴오프시키게 된다.
이후, 상기 글로벌 라이트 데이타 버스(18)를 통해 라이트 데이타(gdb, gdbb)가 NMOS형 트랜지스터(N5, N6)의 게이트로 각각 입력되면, 상기 NMOS형 트랜지스터(N5, N6)는 게이트로 입력된 라이트 데이타(gdb, gdbb)의 전압 크기에 의해 자기자신의 드레인 단자에 접속된 노드(Nd3, Nd4)의 전압을 각각 상기 NMOS형 트랜지스터(N7)를 통해 접지전압(Vss)으로 방출하게 된다. 한편, 상기 노드(Nd3, Nd4)로 각각 공급되는 전압은 상기 노드(Nd1, Nd2)의 전압이 모두 '로우' 상태일 때('dbstb = 하이 상태'), 턴온되는 PMOS형 트랜지스터(P4, P5)에 의해 전원전압(Vdd)을 상기 노드(Nd1, Nd2)로 공급한다. 여기서, 상기 PMOS형 트랜지스터(P4)의 게이트는 상기 노드(Nd2)에 접속되고, 상기 PMOS형 트랜지스터(P5)의 게이트는 상기 노드(Nd1)에 접속된다.
상기 턴온된 PMOS형 트랜지스터(P4, P5)를 통해 상기 노드(Nd1, Nd2)로 각각 전원전압(Vdd)이 공급되면, 상기 노드(Nd2)의 전압을 게이트로 입력하는 NMOS형 트랜지스터(N3)와, 상기 노드(Nd1)의 전압을 게이트로 입력하는 NMOS형 트랜지스터(N4)에 의해 상기 노드(Nd3, Nd4)로 전원전압(Vdd)을 각각 공급하게 된다.
따라서, 상기 라이트 드라이버 회로는, 상기 글로벌 라이트 데이타 버스(18)를 통해 들어온 라이트 데이타(gdb, gdbb)의 전압 크기에 의해 상기 NMOS형 트랜지스터(N5, N6)의 문턱전압값을 변화시켜 상기 노드(Nd3, Nd4)의 전위를 각각 다르게 만든다. 그러므로, 상기 노드(Nd3, Nd4)의 전압 크기에 의해 상기 출력노드(Nd1, Nd2)의 출력값도 각각 다르게 된다.
여기서, 만약 라이트 데이타(gdb)가 라이트 데이타바(gdbb)보다 크다면, 상기 NMOS형 트랜지스터(N5)를 통해 흐르는 전류의 양이 상기 NMOS형 트랜지스터(N6)를 통해 흐르는 전류의 양 보다 크기 때문에, 상기 출력노드(Nd1)의 전위는 '로우', 상기 출력노드(Nd2)의 전위는 '하이'를 갖게 된다.
따라서, 상기 출력노드(Nd1)가 '로우'이면, NMOS형 트랜지스터(N1)가 턴온되어 글로벌 버스 라인(15)으로 '로우'를 출력하고, 또한 상기 출력노드(Nd2)가 '하이' 상태이므로, NMOS형 트랜지스터(N2)가 턴오프되어 글로벌 버스 라인(15)은 '하이' 상태가 된다.
도 4는 본 발명에서 사용한 유니트 데이타버스 센스앰프(40)의 회로도이다.
도시된 바와 같이, 글로벌 버스 라인쌍(gdb, gdbb)을 데이타버스 프리차지 신호(dbpcg)에 의해 전원전압(Vdd)으로 프리차지시키는 프리차지 회로부(141)와, 상기 프리차지 회로부(141)의 데이타버스 프리차지 신호(dbpcg) 입력단에 접속된 퓨즈 회로부(142)와, 워드라인 인에이블 신호(wden)와 상기 글로벌 버스 라인(15)을 통해 전송된 라이트 데이타(wdqmb)와 라이트 글로벌 라이트 데이타 버스 신호(gwd) 및 글로벌 라이트 데이타 스트로브 바 신호(gwdstb)를 입력하여 라이트 데이타(wdata) 및 데이타바(wdatab) 신호를 노드(Nd10, Nd15)로 각각 완충시켜 출력하는 제 1 완충부(143)와, 상기 제 1 완충부(143)의 출력인 상기 노드(Nd10, Nd15)의 신호를 각각 래치시키는 래치부(144)와, 상기 래치부(144)의 출력 노드(Nd12, Nd17)의 신호를 입력으로하여 상기 글로벌 리드 데이타 버스 라인쌍(grd, grdb)(7)으로 완충된 신호를 각각 출력하는 제 2 완충부(145)를 구비하여 구성된다.
상기 유니트 데이타버스 센스앰프(40)는, 상기 글로벌 버스 라인(15)을 통해 입력된 리드 데이타를 감지 증폭한 후, 상기 글로벌 리드 데이타 버스 라인쌍(grd, grdb)으로 출력하도록 구성된다.
이상에서 설명한 바와 같이, 본 발명의 버츄얼 채널 디램에 의하면, 128개 혹은 그 이상의 채널 레지스터들(110_0∼110_15)은 반(1/2)씩 나누어 드라이브하도록 구성되어 있으므로, 부하의 부담을 줄여 리드 또는 라이트 동작시 데이타의 처리 속도를 향상시킬 수 있다.
그리고, 채널 레지스터와 글로벌 버스 라인(15) 사이에 접속되는 입/출력 데이타 버스 커넥터(14)를 1개로 구성하여, 리드와 라이트시 같이 사용하므로써 입/출력 데이타 버스 커넥터(14)를 종래의 것에 비해 반으로 줄일 수 있다.
그리고, 입/출력 데이타 버스 커넥터(14)에서 글로벌 리드 데이타 버스(17) 또는 글로벌 라이트 데이타 버스(18)로 가는 글로벌 버스 라인(15)도 반으로 줄일 수 있다.
또한, 하나의 데이타 버스에 하나의 글로벌 데이타 버스(15)가 연결되면서도 리드용 데이타버스 센스앰프(140)와 라이트용 드라이버(150)가 연결되어 레이아웃 면적을 종래의 반으로 줄일 수 있고, 데이타 처리 속도를 개선할 수 있다.
또한, 본 발명은 데이타 처리시 리드와 라이트 경로를 하나로 배치하여 래이 아웃 면적을 크게 줄이고 동작속도를 크게 향상시킬 수 있는 매우 뛰어난 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (3)

  1. 버츄얼 채널 디램에 있어서,
    액티브 명령에 의해 비트 라인쌍과 도통되는 셀 데이터를 임시로 저장하기 위해, 1 개의 로컬 데이타 버스 라인에 다수개의 채널 레지스터와 1 개의 입/출력 데이타버스 커넥터로 구성되는 다수개의 채널 수단과,
    상기 다수개의 채널 수단의 일측부에 상기 채널 수단의 동작을 제어하기 위해 다수개로 병렬접속된 채널 제어 수단과,
    상기 입/출력 데이타 버스 커넥터와 연결되어 데이타를 전송하는 1 개의 글로벌 데이타 버스 라인과,
    상기 글로벌 데이타 버스 라인과 글로벌 리드 데이타 버스 라인 사이에 접속되며, 정상 리드 동작과 리던던시 동작시 하나로 동작이 되는 1 개의 데이타버스 센스앰프와,
    상기 글로벌 데이타 버스와 글로벌 라이트 데이타 버스 라인 사이에 접속되며, 라이트 동작시 선택된 워드라인을 구동시키는 1 개의 워드라인 드라이버를 포함하며, 상기 다수개의 채널 레지스터는 정상 채널 레지스터와 리던던시 채널 레지스터를 포함하는 버츄얼 채널 디램.
  2. 제 1 항에 있어서,
    상기 다수개의 채널 레지스터는 상기 정상 채널 레지스터와 상기 리던던시 채널 레지스터를 반씩 나누어서 좌우로 직렬로 연결하여 구성한 것을 특징으로 하는 버츄얼 채널 디램.
  3. 제 2 항에 있어서,
    상기 1개의 로컬 데이타 버스 라인에 64개의 정상 채널 레지스터가 연결되고, 상기 데이타 버스 커넥터가 연결된 일측에 2개의 리던던시 채널 레지스터가 직렬 접속된 것을 특징으로 하는 버츄얼 채널 디램.
KR1020000029769A 2000-05-31 2000-05-31 버츄얼 채널 디램 KR100631932B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020000029769A KR100631932B1 (ko) 2000-05-31 2000-05-31 버츄얼 채널 디램
US09/864,202 US6445604B2 (en) 2000-05-31 2001-05-25 Channel driving circuit of virtual channel DRAM
TW090112603A TWI240269B (en) 2000-05-31 2001-05-25 Channel driving circuit of virtual channel dram
JP2001159311A JP4254991B2 (ja) 2000-05-31 2001-05-28 バーチャルチャンネルｄｒａｍ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000029769A KR100631932B1 (ko) 2000-05-31 2000-05-31 버츄얼 채널 디램

Publications (2)

Publication Number Publication Date
KR20010108831A KR20010108831A (ko) 2001-12-08
KR100631932B1 true KR100631932B1 (ko) 2006-10-04

Family

ID=41753246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000029769A KR100631932B1 (ko) 2000-05-31 2000-05-31 버츄얼 채널 디램

Country Status (1)

Country Link
KR (1) KR100631932B1 (ko)

Also Published As

Publication number Publication date
KR20010108831A (ko) 2001-12-08

Similar Documents

Publication Publication Date Title
KR100774268B1 (ko) 스태틱 ｒａｍ
US8830774B2 (en) Semiconductor memory device
KR20000039961A (ko) 반도체 집적회로의 증폭기
JP4200101B2 (ja) カスコードセンス増幅器及び列選択回路及び動作方法。
KR100403348B1 (ko) 계층적 구조를 갖는 비트라인 선택 회로
JP5306084B2 (ja) 半導体記憶装置
US8223564B2 (en) Semiconductor storage device
US7821817B2 (en) Semiconductor storage device
KR100618066B1 (ko) 반도체 기억 장치
KR100631932B1 (ko) 버츄얼 채널 디램
US6314038B1 (en) Semiconductor memory device for reducing parasitic resistance of the I/O lines
KR100249160B1 (ko) 반도체 메모리장치
KR20000071427A (ko) 반도체 기억장치
US6445604B2 (en) Channel driving circuit of virtual channel DRAM
KR0184493B1 (ko) 싱글 데이타라인을 갖는 반도체 메모리 장치
KR100732287B1 (ko) 패킷 명령어 구동형 반도체 메모리 장치
KR100618681B1 (ko) 버츄얼 채널 디램의 채널 구조
KR100190761B1 (ko) 비트라인 감지 증폭기
JP5073541B2 (ja) 半導体記憶装置
KR100557936B1 (ko) 에스램
KR100356795B1 (ko) 라이트 드라이버 회로를 가지는 에스램
JP2008117492A (ja) 半導体装置
KR100390983B1 (ko) 반도체 메모리 소자 및 그의 제어방법
KR0142154B1 (ko) 동작전류를 감소시킬 수 있는 반도체 메모리 장치
KR100474553B1 (ko) 이중데이타버스라인센스앰프를갖는반도체메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee