KR100627839B1 - 프로그램 가능한 프로세서를 갖는 메모리 장치 - Google Patents

프로그램 가능한 프로세서를 갖는 메모리 장치 Download PDF

Info

Publication number
KR100627839B1
KR100627839B1 KR1020040113959A KR20040113959A KR100627839B1 KR 100627839 B1 KR100627839 B1 KR 100627839B1 KR 1020040113959 A KR1020040113959 A KR 1020040113959A KR 20040113959 A KR20040113959 A KR 20040113959A KR 100627839 B1 KR100627839 B1 KR 100627839B1
Authority
KR
South Korea
Prior art keywords
memory device
processor
memory
storage unit
command
Prior art date
Application number
KR1020040113959A
Other languages
English (en)
Other versions
KR20060075213A (ko
Inventor
유회준
손교민
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020040113959A priority Critical patent/KR100627839B1/ko
Publication of KR20060075213A publication Critical patent/KR20060075213A/ko
Application granted granted Critical
Publication of KR100627839B1 publication Critical patent/KR100627839B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 프로그램 가능한 프로세서를 갖는 메모리 장치에 관한 것으로서, 메모리 장치에 비휘발성 명령어 저장부를 갖는 프로세서를 원칩으로 탑재하여 테스트모드나 초기 셋업모드에서 프로세서의 다양한 프로그램을 통해 메모리의 각종 테스트를 수행하며 메모리의 각종 파라미터를 변경하고 설정하여 최적화함으로써 수율향상 및 테스트를 위한 비용절감 효과가 발생하는 이점이 있을 뿐만 아니라 프로그램 가능한 프로세서를 통해 다양한 구성의 설정이 가능하여 다양한 사용자의 욕구를 만족시킬 수 있는 메모리 장치를 공급할 수 있는 이점이 있다.
프로그램, 프로세서, 셀프테스트, 테스트, 셋업, 파라미터, 명령코드

Description

프로그램 가능한 프로세서를 갖는 메모리 장치{MEMORY DEVICE WITH PROGRAMMABLE PROCESSOR}
도 1은 본 발명에 의한 프로그램 가능한 프로세서를 갖는 메모리장치를 나타낸 블록구성도이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 메모리 장치 20 : 메모리 셀 어레이
30 : 센싱블록 40 : 프로세서
50 : 명령어 저장부 60 : 콘트롤블록
본 발명은 프로그램 가능한 프로세서를 갖는 메모리 장치에 관한 것으로서, 보다 상세하게는 메모리 장치에 비휘발성 명령어 저장부를 갖는 프로세서를 원칩으로 탑재하여 테스트모드나 초기 셋업모드에서 프로세서의 다양한 프로그램을 통해 메모리의 각종 테스트를 수행하며 메모리의 각종 파라미터를 변경하고 설정할 수 있도록 한 프로그램 가능한 프로세서를 갖는 메모리 장치에 관한 것이다.
반도체 메모리 장치는 컴퓨터, 통신시스템, 화상처리시스템 등에서 사용되는 데이터나 명령 등을 일시적 또는 영구적으로 저장하기 위하여 사용되는 것을 총칭하는 것으로써 대표적으로 반도체, 테이프, 디스크, 광학방식 등이 있는데 현재 반도체 메모리가 대부분을 차지하고 있다. 이런 반도체 메모리는 데이터 저장방식의 전기적 특성 등에 따라 구분되는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), Flash Memory, ROM(Read Only Memory) 등의 여러 종류가 있는데 이중 DRAM이 차지하는 비중이 가장 크다.
통상적으로, 반도체 메모리장치는 웨이퍼 상태에서의 집적회로 칩들 및 패키지 상태에서의 칩들이 각기 설정된 동작을 신뢰성 있게 수행하는 가를 알아보기 위해 소자의 전류나 전압 등의 특성을 검사하는 DC파라메타 테스트와 소자의 실제의 동작기능을 테스트하는 다이나믹 테스트 등의 전기적 테스트를 수행한다.
이렇게 전기적인 테스트를 수행한 테스트 결과에 따라 양품과 불량품으로 선별된다. 여기서, 불량품 중 스페어로서 제조된 리던던시 부품을 사용하는 것에 의해 리페어 가능한 불량품은 수율의 향상을 위해 리페어 된다.
최근에는 반도체 제조공정의 미세화와 반도체 메모리 장치의 고용량화에 따라서 메모리장치의 내부 제어는 점점 더 복잡하게 되고 프로세스 변화나 환경 변화에 따른 적절한 제어에 대한 필요성이 점점 증가하고 있다.
따라서, 로직(Logic)을 메모리장치에 삽입하여 빌트인 셀프테스트(built-in self-test)를 수행하거나 플래쉬 메모리에서의 읽기/쓰기(read/write) 제어를 하는 경우가 있다.
그런데, 이와 같이 로직을 삽입하거나 플레쉬 메모리의 제어는 고정된 조건에서 단일의 목적으로만 사용되기 때문에 프로그램 제어를 하는 경우도 있으나 이는 보통 고정된 조건에서 단일한 목적으로만 사용이 되었기 때문에 다양한 테스트를 위한 유연성이 없는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 메모리 장치에 비휘발성 명령어 저장부를 갖는 프로세서를 원칩으로 탑재하여 테스트모드나 초기 셋업모드에서 프로세서의 다양한 프로그램을 통해 메모리의 각종 테스트를 수행하며 메모리의 각종 파라미터를 변경하고 설정할 수 있도록 한 프로그램 가능한 프로세서를 갖는 메모리 장치를 제공함에 있다.
상기와 같은 목적을 실현하기 위한 본 발명은 데이터를 저장하기 위한 메모리 셀 어레이를 포함하는 메모리 장치에 있어서, 상기 메모리 장치 내부의 전압 및 온도변화와 타이밍 마진을 측정하기 위한 센싱블록과, 실행명령 및 데이터를 저장하기 위한 명령어 저장부와, 상기 명령어 저장부의 실행명령에 따라 상기 센싱블록으로부터 측정된 데이터를 입력받아 처리하고 판단하여 효율적이고 안정적인 동작이 이루어지도록 테스트나 셋업을 위한 제어명령을 출력하는 프로세서와, 상기 프로세서의 제어명령에 따라 테스트나 셋업을 위해 상기 메모리 장치를 제어하기 위한 콘트롤블록을 더 포함하여 이루어진 것을 특징으로 한다.
본 발명에서, 센싱블록은 온도를 측정하기 위한 온도센서와, 타이밍 마진을 체크하기 위한 타이머와, 전원전압과 기판전압을 측정하기 위한 전압측정부가 포함된 것을 특징으로 한다.
본 발명에서, 명령어 저장부는 메모리 셀 어레이의 일부분에 할당된 것을 특징으로 한다.
또한, 명령어 저장부는 비휘발성 메모리인 것을 특징으로 한다.
또한, 명령어 저장부는 PLA 회로로 구성하여 레이저나 전기적인 퓨즈로 프로그램되는 것을 특징으로 한다.
본 발명에서, 명령어 저장부는 테스트모드나 셋업모드에서 외부로부터 실행명령 코드 및 데이터를 입력할 수 있도록 구성된 것을 특징으로 한다.
본 발명에서, 콘트롤블록은 프로세서의 제어명령에 따라 전원전압의 레벨을 조절하기 위한 레벨조절부와, 리프레쉬 주기를 조절하기 위한 카운터와, 메모리 셀 어레이 제어신호들의 펄스폭을 조절하기 위한 펄스조절부가 포함된 것을 특징으로 한다.
본 발명에서, 프로세서는 메모리 장치의 테스트 결과의 출력 및 명령어 저장부에 실행명령 코드 및 데이터를 입력하기 위한 입출력포트가 포함되어 있는 것을 특징으로 한다.
이와 같이 이루어진 본 발명은 메모리 장치의 테스트 모드나 초기 셋업모드 에서 명령어 저장부에 저장된 실행명령 및 데이터에 따라 프로세서에서 센싱블록을 통해 메모리 장치를 테스트할 뿐만 아니라 측정된 결과에 따라 콘트롤블록을 통해 메모리장치의 전원전압의 레벨이나 리프레쉬 주기 및 제어신호의 펄스폭을 조절하여 일련의 과정으로 메모리 장치를 테스트하거나 셋업할 수 있게 된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 1은 본 발명에 의한 프로그램 가능한 프로세서를 갖는 메모리장치를 나타낸 블록구성도이다.
여기에 도시된 바와 같이 데이터를 저장하기 위한 메모리 셀 어레이(20)를 포함하는 메모리 장치(10)에 메모리 장치(10)의 내부 상태를 측정하기 위한 센싱블록(30)과, 실행명령(Code) 및 데이터(Data)를 저장하기 위한 명령어 저장부(50)와, 명령어 저장부(50)의 실행명령에 따라 센싱블록(30)으로부터 입력된 데이터를 처리하고 판단하여 테스트나 셋업을 위한 제어명령을 출력하는 프로세서(40)와, 프로세서(40)의 제어명령에 따라 테스트나 셋업을 위해 메모리 장치를 제어하기 위한 콘트롤블록(60)을 더 포함하여 이루어진다.
이때, 센싱블록(30)은 온도를 측정하기 위한 온도센서(미도시)와, 타이밍 마진(timing margin)을 체크하기 위한 타이머(미도시)와, 전원전압과 기판전압을 측정하기 위한 전압측정부(미도시)로 이루어져 메모리 장치(10)의 내부 상태를 측정 한다.
또한, 명령어 저장부(50)는 프로세서(40)가 동작되기 위한 실행명령 코드 및 데이터가 저장되는데 메모리 셀 어레이(20)의 일부분에 할당시켜 구성할 수도 있으며 메모리 장치(10)가 DRAM 이나 SRAM처럼 휘발성 메모리일 경우에는 플래쉬 메모리(Flash Memory)나 롬(ROM)과 같이 비휘발성 메모리를 이용하여 구성한다.
이때 명령어 저장부(50)의 실행명령 코드 및 데이터는 기본적으로 저장되어 있으나 사용자에 따라 테스트모드나 초기 셋업모드에서 외부로부터 입력할 수 있도록 함으로써 다양한 형태로의 활용이 가능하도록 할 수도 있다.
한편, 플래쉬 셀의 사용이 어려울 경우에는 레이저 퓨즈(laser fuse)나 전기적 퓨즈(electrical fuse) 등을 사용해서 프로그램할 수 있는 PLA(Programmable Logic Array)로 구성할 수도 있다.
또한, 콘트롤블록(60)은 프로세서(40)의 제어명령에 따라 전원전압의 레벨을 조절하기 위한 레벨조절부(미도시)와, 리프레쉬(refresh) 주기를 조절하거나 셀프 리프레쉬(self-refresh)를 위한 카운터(미도시)와, 메모리 장치(10)에서 데이터의 읽기, 쓰기, 유지에 관련된 주요 제어신호들의 펄스폭과 이네이블 타임(enable time)을 조절하기 위한 펄스조절부(미도시)로 이루어져 메모리 장치(10)를 셋업할 수 있게 된다.
그리고, 프로세서(40)에는 셀프 테스트 결과를 수행한 후 메모리 셀 어레이(20)의 불량 여부를 외부로 출력하며, 명령어 저장부(50)에 실행명령 코드 및 데이터를 입력하기 위한 입출력포트(미도시)가 구비되어 외부장치(미도시)에서 메모리 장치(10)의 테스트 결과를 확인할 수 있으며 외부에서 프로그램을 갱신할 수 있도록 구성된다.
이와 같이 본 발명은 프로그램 가능한 프로세서를 메모리 장치(10)에 원칩으로 탑재하여 다양한 제어 목적으로 사용할 수 있게 된다.
이와 같이 메모리 장치(10)의 제어만을 위한 프로세서(40)는 메모리 장치(10)의 대용량화와 공정기술의 발달로 칩 면적이나 파워면에서 부담없이 내장될 수 있다.
따라서, 테스트모드나 초기 셋업모드에서 명령어 저장부(50)에 저장된 실행명령에 따라 프로세서(40)에서 소프트웨어 적으로 센싱블록(30) 및 콘트롤블록(60)을 통해 타이밍 마진을 체크하면서 전원전압의 레벨을 낮추어 안정적인 저전력 동작을 구현할 수도 있고, 외부에서 실행명령과 함께 파라미터의 설정값 등을 설정함으로써 메모리 장치(10)의 사이클 타임, I/O 비트의 폭 및 요구되는 소모전력 등을 최적화시켜 설정하게 된다.
또한, 이와 같이 수행된 결과는 출력포트를 통해 외부장치로 출력하여 외부장치에서 메모리 장치(10)의 테스트 결과를 확인할 수 있도록 한다.
상기한 바와 같이 본 발명은 메모리 장치에 비휘발성 명령어 저장부를 갖는 프로세서를 원칩으로 탑재하여 테스트모드나 초기 셋업모드에서 프로세서의 다양한 프로그램을 통해 메모리의 각종 테스트를 수행하며 메모리의 각종 파라미터를 변경 하고 설정하여 최적화함으로써 수율향상 및 테스트를 위한 비용절감 효과가 발생하는 이점이 있다.
또한, 프로그램 가능한 프로세서를 통해 다양한 구성의 설정이 가능하여 다양한 사용자의 욕구를 만족시킬 수 있는 메모리 장치를 공급할 수 있는 이점이 있다.

Claims (8)

  1. 데이터를 저장하기 위한 메모리 셀 어레이를 포함하는 메모리 장치에 있어서,
    상기 메모리 장치 내부의 전압 및 온도변화와 타이밍 마진을 측정하기 위한 센싱블록과,
    실행명령 및 데이터를 저장하기 위한 명령어 저장부와,
    상기 명령어 저장부의 실행명령에 따라 상기 센싱블록으로부터 측정된 데이터를 입력받아 처리하고 판단하여 효율적이고 안정적인 동작이 이루어지도록 테스트나 셋업을 위한 제어명령을 출력하는 프로세서와,
    상기 프로세서의 제어명령에 따라 테스트나 셋업을 위해 상기 메모리 장치를 제어하기 위한 콘트롤블록
    을 더 포함하여 이루어진 것을 특징으로 하는 프로그램 가능한 프로세서를 갖는 메모리 장치.
  2. 제 1항에 있어서, 상기 센싱블록은
    온도를 측정하기 위한 온도센서와,
    타이밍 마진을 체크하기 위한 타이머와,
    전원전압과 기판전압을 측정하기 위한 전압측정부
    가 포함되어 이루어진 것을 특징으로 하는 프로그램 가능한 프로세서를 갖는 메모리 장치.
  3. 제 1항에 있어서, 상기 명령어 저장부는 상기 메모리 셀 어레이의 일부분에 할당되어 이루어진 것을 특징으로 하는 프로그램 가능한 프로세서를 갖는 메모리 장치.
  4. 제 1항에 있어서, 상기 명령어 저장부는 비휘발성 메모리인 것을 특징으로 하는 프로그램 가능한 프로세서를 갖는 메모리 장치.
  5. 제 1항에 있어서, 상기 명령어 저장부는 PLA 회로로 구성하여 레이저나 전기적인 퓨즈로 프로그램되도록 이루어진 것을 특징으로 하는 프로그램 가능한 프로세서를 갖는 메모리 장치.
  6. 제 3항 내지 제 5항 중 어느 한 항에 있어서, 상기 명령어 저장부는 테스트모드나 셋업모드에서 외부로부터 실행명령 코드 및 데이터를 입력할 수 있도록 구성된 것을 특징으로 하는 프로그램 가능한 프로세서를 갖는 메모리 장치.
  7. 제 1항에 있어서, 상기 콘트롤블록은
    상기 프로세서의 제어명령에 따라 전원전압의 레벨을 조절하기 위한 레벨조절부와,
    리프레쉬 주기를 조절하기 위한 카운터와,
    상기 메모리 셀 어레이 제어신호들의 펄스폭을 조절하기 위한 펄스조절부
    가 포함되어 이루어진 것을 특징으로 하는 프로그램 가능한 프로세서를 갖는 메모리 장치.
  8. 제 1항에 있어서, 상기 프로세서는 상기 메모리 장치의 테스트 결과의 출력 및 상기 명령어 저장부에 실행명령 코드 및 데이터를 입력하기 위한 입출력포트가 포함되어 이루어진 것을 특징으로 하는 프로그램 가능한 프로세서를 갖는 메모리 장치.
KR1020040113959A 2004-12-28 2004-12-28 프로그램 가능한 프로세서를 갖는 메모리 장치 KR100627839B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113959A KR100627839B1 (ko) 2004-12-28 2004-12-28 프로그램 가능한 프로세서를 갖는 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113959A KR100627839B1 (ko) 2004-12-28 2004-12-28 프로그램 가능한 프로세서를 갖는 메모리 장치

Publications (2)

Publication Number Publication Date
KR20060075213A KR20060075213A (ko) 2006-07-04
KR100627839B1 true KR100627839B1 (ko) 2006-09-25

Family

ID=37167773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113959A KR100627839B1 (ko) 2004-12-28 2004-12-28 프로그램 가능한 프로세서를 갖는 메모리 장치

Country Status (1)

Country Link
KR (1) KR100627839B1 (ko)

Also Published As

Publication number Publication date
KR20060075213A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
US7937631B2 (en) Method for self-test and self-repair in a multi-chip package environment
US6255836B1 (en) Built-in self-test unit having a reconfigurable data retention test
KR101586325B1 (ko) 트림 회로 및 이를 포함하는 반도체 메모리 장치
KR20190041645A (ko) 메모리 모듈, 메모리 모듈의 동작 방법 및 메모리 모듈의 테스트 시스템
JP2000149588A5 (ko)
KR20060084572A (ko) 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
JP2002025288A (ja) 半導体集積回路
JP2006344345A (ja) 揮発性半導体記憶装置
JP2010135035A (ja) 不揮発性半導体メモリ及びそのテスト方法
US6940773B2 (en) Method and system for manufacturing DRAMs with reduced self-refresh current requirements
US20020178414A1 (en) Synchronous flash memory with test code input
KR100592349B1 (ko) 반도체 장치, 그 시험 방법 및 반도체 집적 회로
US20080282119A1 (en) Memory device and built in self-test method of the same
JP2004206855A (ja) 半導体メモリ
KR20050067784A (ko) 듀얼 칩 패키지
KR20030045155A (ko) 반도체 기억 장치 및 그 리프레시 동작의 제어 방법, 및그 방법을 실현하기 위한 메모리 셀 어레이 특정 영역의설정 방법
KR20060080331A (ko) 반도체 장치
KR101906409B1 (ko) 메모리 시스템
KR100627839B1 (ko) 프로그램 가능한 프로세서를 갖는 메모리 장치
JP4136657B2 (ja) 半導体記憶装置及びアドレス変換回路
US20070234162A1 (en) Integrated Semiconductor Memory and Methods for Testing and Operating the Same
JP3968022B2 (ja) ダイナミックメモリおよびダイナミックメモリをテストするための方法
KR100472251B1 (ko) 리프레쉬 회로를 갖는 반도체 기억 장치
CN113906514B (zh) 具有模拟测量模式特征的存储器装置
KR100874179B1 (ko) 반도체 기억 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110901

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee