KR100625455B1

KR100625455B1 - 고주파 발진기

Info

Publication number: KR100625455B1
Application number: KR1020040107944A
Authority: KR
Inventors: 하타토시오; 사토후미토시
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2003-12-19
Filing date: 2004-12-17
Publication date: 2006-09-18
Also published as: JP4678127B2; KR20050062434A; TW200522503A; TWI318045B; CN100495905C; JP2005184502A; CN1630184A

Abstract

본 발명은 안정된 발진 주파수이며 우수한 C/N특성을 구비하는 고주파 발진기를 제공하는 것을 목적으로 한다.

본 발명의 구성에 따르면, 유전체 기판(1)의 표면에는 IC칩(2)이 실장되는 복수의 랜드가 배열 형성됨과 아울러, 공진기 전극 패턴(11)이 형성되어 있다. 또한, 유전체 기판(1)의 이면에는 실질적으로 전면에 접지전극(16)이 형성되어 있다. 공진기 전극 패턴(11)의 한쪽 단은 IC칩(2)의 공진기 접속단자(Res단자)가 실장되는 랜드에 접속되고, 다른쪽 단은 IC칩(2)의 발진용 트랜지스터의 접지단자(GND1단자)가 실장되는 랜드에 접속된다. 이 GND1단자가 실장됨과 아울러 공진기 전극 패턴이 접속되는 랜드는, 배선전극 패턴(14)과 관통구멍(15)을 통하여 이면의 접지전극(16)에 도통(導通)된다.

유전체 기판, IC칩, 배선전극 패턴, 접지전극 패턴, 관통구멍

Description

고주파 발진기{High-frequency oscillator}

도 1은 제 1 실시형태의 전압제어 발진기의 개략 구성을 나타내는 사시도이다.

도 2는 도 1에 나타내는 전압제어 발진기의 기판의 상면도 및 하면도이다.

도 3은 도 1에 나타내는 전압제어 발진기의 등가회로도이다.

도 4는 제 2 실시형태의 전압제어 발진기의 개략 구성을 나타내는 사시도이다.

도 5는 도 4에 나타내는 전압제어 발진기의 기판의 상면도이다.

도 6은 도 4에 나타내는 전압제어 발진기의 등가회로도이다.

도 7은 종래의 전압제어 발진기의 개략 구성을 나타내는 사시도이다.

도 8은 도 7에 나타내는 전압제어 발진기의 기판의 상면도 및 하면도이다.

도 9는 도 7에 나타내는 전압제어 발진기의 등가회로도이다.

<도면의 주요부분에 대한 간단한 설명>

1 : 유전체 기판 2 : IC칩

3 : 금속 케이스 4 : 저항소자

11 : 공진기 전극 12 : 배선전극 패턴

13 : 접지전극 패턴 14 : 배선전극 패턴

15 : 관통구멍 16 : 접지전극

101 : 컨트롤 전압 신호 입력전극

102 : 구동 전압 신호 입력전극

103 : 발진 신호 출력전극

본 발명은 소정의 고주파 신호를 발진하는 고주파 발진기, 특히, 발진회로의 주요부가 IC칩화되고, 이 IC칩이 실장된 기판에 IC칩에 도통(導通)하는 공진기가 형성되어 이루어지는 고주파 발진기에 관한 것이다.

종래, 고주파 발진기, 예를 들면 전압제어 발진기는, 인가되는 컨트롤 전압에 의해 결정되는 소정 주파수에서 공진시키기 위한 공진기와, 이 공진기에 접속하며, 상기 공진 주파수의 신호를 증폭해서 발진하는 발진회로로 이루어진다. 이러한 구성의 전압제어 발진기로서는 특허문헌 1에 나타내는 바와 같은 회로구성의 것이 있다.

이 회로구성을 실현하는 구조로서는, 특허문헌 2에 나타내는 바와 같이, 다층기판의 내층전극이나 상하전극으로 공진기 전극 패턴을 형성함과 아울러, 이 기판상에 발진회로를 구성하는 각 실장부품을 탑재하고 있는 것이 있다. 또한, 특허문헌 3에 나타내는 바와 같이, 공진기 이외의 발진회로를 IC칩화하고, 이 IC칩이 실장되는 기판에 공진기 전극 패턴을 형성하는 구조도 있다.

이와 같은 발진기의 공진기를 제외한 부분을 IC칩화한 전압제어 발진기의 일례를 도 7, 도 8을 참조해서 설명한다.

도 7은 종래의 전압제어 발진기의 개략 구성을 나타내는 사시도로서, 도 7a는 IC칩 실장면측으로부터의 사시도, 도 7b는 도 7a의 대향면측으로부터의 사시도이다.

또한, 도 8a는 도 7에 나타내는 전압제어 발진기의 기판의 상면도이고, 도 8b는 이 기판의 하면도이다.

한편, 이하에서는 설명을 간단하게 하기 위하여, 도 8a에 나타내는 면을 표면, 도 8b에 나타내는 면을 이면이라고 칭한다.

도 7 및 도 8에 나타내는 바와 같이, 유전체 기판(1)의 표면에는 IC칩(2)이 실장되는 복수의 랜드가 형성됨과 아울러, 마이크로 스트립 라인으로 이루어지는 소정 형상의 공진기 전극 패턴(11)이 형성되어 있다. 공진기 전극 패턴(11)은 한쪽 단이 표면으로부터 측면(도 7a의 좌측 보이지 않는 면)의 전극을 통하여 이면의 접지전극(16)에 도통되며, 다른쪽 단이 IC칩(2)의 공진기 접속단자(Res단자)가 실장되는 랜드에 도통되어 있다. 또한, 유전체 기판(1)의 표면에는 접지전극 패턴(13)이 형성되어 있으며 한쪽 단이 이 면으로부터 측면(도 7a의 우측 앞면)의 전극을 통하여 이면의 접지전극(16)에 도통되고, 다른쪽 단이 IC칩(2)의 접지단자(GND2단자)가 실장되는 랜드에 도통되어 있다. 또한, 공진기 전극 패턴(11)의 도중부(途中部)는, 배선전극 패턴(12)에 의해 IC칩(2)의 발진용 트랜지스터의 이미터(emitter) 접속단자(Emi단자)가 실장되는 랜드에 도통되어 있다. 또한, IC칩(2)의 발진용 트 랜지스터 접속단자(GND1단자)가 실장되는 랜드는 전극 패턴(14) 및 도전체를 구비한 관통구멍(15)을 통하여 이면의 접지전극(16)에 도통되어 있다.

또한, 유전체 기판(1)의 IC칩(2)이 실장되는 면(표면)에는, IC칩(2)을 포함해서 실질적으로 전면을 덮는 금속 케이스(3)가 설치되어 있다.

[특허문헌 1] 일본국 특허공개 평11-74727호 공보

[특허문헌 2] 일본국 특허공개 2000-307345호 공보

[특허문헌 3] 일본국 특허공개 평8-293728호 공보

이와 같은 구조의 전압제어 발진기에서는, 도 9에 나타내는 바와 같은 회로가 구성된다.

도 9는 도 7에 나타내는 전압제어 발진기의 등가회로도이다.

도 7 및 도 8에 나타내는 구조에서는, 전압제어 발진기는 유전체 기판(1)의 측면(도 7의 우측 안쪽면) 부근의 전극에서 실질적으로 접지하기 때문에, 도 9에 나타내는 바와 같이, IC칩(2)의 발진용 트랜지스터(Tr1)의 이미터측 접지단자(GND1 단자)와 공진기 전극 패턴(11)(L1)의 한쪽 단 사이에, 배선전극 패턴(14)에 의한 인덕터(L_P)와, 관통구멍(15)에 의한 인덕터(L_TH)와, 이면의 접지전극(16)에 의한 인덕터(L_G)가 직렬 접속되는 구조가 된다.

이 전압제어 발진기는 발진용 트랜지스터(Tr1)와 커패시터(C3, C6)와 공진기(L1)로 이루어지는 콜피츠형의 발진기이지만, 전술한 구조에서는, 트랜지스터(Tr1) 의 컬렉터－베이스 사이, 즉 콜피츠 발진기의 L부에, 공진기(L1)와 인덕터(L_P, L_TH, L_G)의 직렬 접속에 의한 합성 인덕터가 접속되게 된다.

그런데, 이와 같은 전압제어 발진기에 사용되는 IC칩은 소형화되는 경향에 있는데, IC칩이 소형화되면 각 단자 간격이 짧아져서, 배선전극 패턴의 폭도 좁아지는 경향이 된다. 이 때문에, 상술한 인덕터(L_P)의 값은 커진다. 또한, 관통구멍(15)은 도체로 형성되어 있기 때문에 인덕터(L_TH)도 어느 정도의 값을 가지며, 또한, 이면에 형성된 접지전극(16)은 비교적 넓은 면적을 구비하지만, 관통구멍(15)으로부터 단면의 실질적인 접지점까지의 거리가 길기 때문에, 인덕터(L_G)도 어느 정도의 값을 갖게 된다.

여기에서, 이들 인덕터는 발진기의 외형이나 회로 패턴의 구성상, 어느 정도의 형상의 제약을 받기 때문에, 상기 인덕터의 값을 소정값으로 제어하는 것이 어렵다. 이 때문에, 콜피츠 발진기의 L성분을 일정하게 하는 것이 어려우며, 발진 주파수의 변동의 원인이 되고 있다.

또한, 기판의 표면으로부터 이면에 걸쳐 발진기의 일부의 배선 패턴이 형성되기 때문에, 배선 패턴이 길어져서 도체손실이 발생해 버려, 발진 신호의 C/N특성이 열화해 버린다.

또한, 이면측이 이 전압제어 발진기를 실장하는 모듈기판에 근접해서 실장되기 때문에, 접지전극과 모듈기판에 형성된 전극에 의해 전기적 결합이 발생하고, 콜피츠 발진기의 정수(定數)가 변화해 버려서, 발진 주파수가 변화할 가능성이 있다. 또한, 모듈기판으로부터의 노이즈가 이면의 접지전극에 전파되어 발진 신호에 영향을 미칠 가능성이 있다.

이 때문에, 본 발명의 목적은, 공진기 전극을 형성한 기판상에, 공진기를 제외한 부분을 구비하는 발진기 기능을 갖는 IC칩을 실장하여 이루어지는 구성을 사용해서, 안정된 발진 주파수이며 우수한 C/N특성을 구비하는 고주파 발진기를 제공하는 데 있다.

본 발명은 실장기판에 실장되고, 고주파 발진회로의 공진기부를 제외한 부분이 구비된 IC칩과, 실장기판에 형성된 공진기 전극을 구비하며, 공진기 전극을 IC칩에 도통(導通)시켜서 이루어지는 고주파 발진기에 있어서, 공진기 전극의 한쪽 단을 IC칩의 공진기 접속단자에 접속하고, 다른쪽 단을 IC칩의 발진회로용 그라운드 단자에 직접 접속하는 것을 특징으로 하고 있다.

이 구성에서는, 공진기의 한쪽 단이 IC칩의 발진회로용 그라운드 단자를 통하여 접지된다. 여기에서, 발진회로용 그라운드 단자란 발진회로의 고주파적인 접지점을 접지하기 위한 단자이다. 이 때문에, 공진기가 발진회로에 직접 접속되므로, 발진회로용 그라운드 단자와 접지 사이의 전극이 발진회로와 접지 사이의 인덕터가 됨과 아울러, 공진기와 접지 사이의 인덕터가 된다. 이 결과, 공진기와 발진회로로 이루어지는 고주파 신호 전송경로(콜피츠형 발진기의 L부)에 이들 불안정한 인덕터가 삽입되지 않는다. 또한, 공진기와 IC칩의 공진기 접속단자 사이가 짧아지 며, 도체손실이 저하된다.

또한, 본 발명은 실장기판이 복수의 층을 이루는 내부전극을 구비하는 적층기판으로 구성되며, 공진기 전극의 적어도 일부를 내부전극으로 형성하는 것을 특징으로 하고 있다.

이 구성에서는, 공진기 전극이 실장기판 내에 형성됨으로써, 실장기판의 표면적이 작아진다.

<발명의 실시형태>

본 발명의 제 1 실시형태에 따른 고주파 발진기에 대해서 도 1∼도 3을 참조하여 설명한다. 한편, 본 실시형태에서는, 고주파 발진기의 일례로서 전압제어 발진기에 대하여 설명한다.

도 1은 본 실시형태의 전압제어 발진기의 개략 구성을 나타내는 사시도로서, 도 1a는 IC칩 실장면측으로부터의 사시도, 도 1b는 도 1a의 대향면측으로부터의 사시도이다.

또한, 도 2a는 도 1에 나타내는 전압제어 발진기의 기판의 상면도이고, 도 2b는 이 기판의 하면도이다.

또한, 도 3은 본 실시형태의 전압제어 발진기의 등가회로도이다.

한편, 이하에서는 설명을 간단하게 하기 위하여, 도 2a에 나타내는 면을 유전체 기판(1)의 표면, 도 2b에 나타내는 면을 유전체 기판(1)의 이면이라고 칭한다.

도 1 및 도 2에 나타내는 바와 같이, 유전체 기판(1)의 표면과 이면에 전극 이 형성되어 있으며, 표면에는 IC칩(2)이 실장되는 복수의 랜드가 배열 형성되고, 이면에는 실질적으로 전면에 접지전극(16)이 형성되어 있다.

IC칩(2)에는, 다음에 나타내는 바와 같이 상기 복수의 랜드에 각각 실장되는 복수의 단자가 존재한다. 구체적으로는, 컨트롤 전압 신호 입력단자인 Vc단자, 구동 전압 신호 입력단자인 Vb단자, 공진기 접속단자인 Res단자, 발진용 트랜지스터의 이미터 접속단자인 Emi단자, 발진용 트랜지스터의 접지단자인 GND1단자, 구동 전압 신호 입력단자인 Vb단자의 커패시터를 통한 접지단자인 GND2단자, 발진 신호 출력단자인 OUT단자를 구비한다. 여기에서, GND1단자는 발진용 트랜지스터의 컬렉터를 커패시터를 통하여 고주파적으로 접지하기 위한 그라운드 단자이므로, 본 발명의 "발진회로용 그라운드 단자"에 상당한다.

또한, 유전체 기판(1)의 표면에는 공진기 전극 패턴(11)이 마이크로 스트립 라인으로 형성되어 있으며, 그 한쪽 단이 상기 복수의 랜드 중의 Res단자용 랜드에 도통되고, 다른쪽 단이 GND1단자용 랜드에 도통되어 있다. 또한, 유전체 기판(1)의 표면에는 공진기 전극 패턴(11)의 도중점(途中点)과 Emi단자용 랜드를 도통시키는 배선전극 패턴(12)이 마이크로 스트립 라인으로 형성되어 있다.

또한, 유전체 기판(1)의 GND1단자용 랜드의 근방에는, 유전체 기판(1)을 관통해서 내부에 도전체가 충전된 관통구멍(15)이 형성되어 있으며, GND1단자용 랜드는 마이크로 스트립 라인의 배선전극 패턴(14)과 관통구멍(15)을 통하여 이면의 접지전극(16)에 도통되어 있다.

또한, 유전체 기판(1)의 대향하는 소정의 2단면(도 1a에 있어서의, 우측 앞 면과 좌측 보이지 않는 면)에는 원호형상의 노치부가 형성되어 있으며, 이 원호형상의 노치부의 측면에는 전극이 형성되어 있고, 이 전극에 도통하도록 유전체 기판(1)의 표면의 상기 노치부 주변에도 전극이 형성되어 있다. 그리고, 이들 전극은 이면의 접지전극(16)에 도통되어 있다. 여기에서, 유전체 기판(1)의 표면에는, GND2단자용 랜드와 상기 원호형상의 노치부 주변에 형성된 전극을 도통시키는 접지전극 패턴(13)이 형성되어 있다.

또한, 유전체 기판(1)의 4개의 모서리부 중의 3개에는 컨트롤 전압 신호 입력전극(101), 구동 전압 신호 입력전극(102), 및 발진 신호 출력전극(103)이 형성되어 있으며, 나머지 모서리부는 NC단자로 되어 있다.

IC칩(2)은 전술한 각 단자가 구비됨과 아울러, 도 3에 나타내는 바와 같이, 공진기(L1)(도 1, 도 2에 있어서의 공진기 전극 패턴(11))를 제외한, 다음에 나타내는 발진회로의 각 회로소자 및 회로 패턴을 구비하고 있다. 구체적으로는, 커패시터(C1)의 한쪽 단에는, 가변용량 다이오드(VD)의 음극이 접속됨과 아울러, 인덕터(L0)를 통하여 Vc단자가 접속되어 있다. 가변용량 다이오드(VD)의 양극은 GND1단자에 접속되어 있으며, Vc단자도 커패시터(C0)를 통하여 GND1단자에 접속되어 있다. 커패시터(C1)의 다른쪽 단은 커패시터(C2)를 통하여 발진용 트랜지스터(Tr1)의 베이스에 접속됨과 아울러 Res단자에 접속된다.

발진용 트랜지스터(Tr1)의 이미터는 저항소자(R4)를 통하여 Emi단자에 접속됨과 아울러, 커패시터(C6)를 통하여 GND1단자에 접속되어 있다. 또한, 발진용 트랜지스터(Tr1)의 이미터는 커패시터(C4)를 통하여 버퍼용 트랜지스터(Tr2)의 베이 스에 접속되어 있다. 또한, 발진용 트랜지스터(Tr1)의 이미터와 베이스 사이에는 귀환용 커패시터(C3)가 접속되어 있다.

발진용 트랜지스터(Tr1)의 컬렉터와 버퍼용 트랜지스터(Tr2)의 이미터는 커패시터(C5)를 통하여 GND1단자에 접속되어 있다.

버퍼용 트랜지스터(Tr2)의 컬렉터는, 인덕터(L2)를 통하여 구동 전압 신호 입력단자인 Vb단자에 접속됨과 아울러, 커패시터(C7)를 통하여 발진 신호 출력단자인 OUT단자에 접속되어 있다.

Vb단자는 커패시터(C8)를 통하여 GND2단자에 접속되어 있다. 또한, Vb단자와 GND1단자 사이에는, 저항소자(R1, R2, R3)가 직렬 접속되어 있으며, 이 저항소자(R1, R2)의 접속점이 버퍼용 트랜지스터(Tr2)의 베이스에 접속되고, 저항소자(R2, R3)의 접속점이 발진용 트랜지스터(Tr1)의 베이스에 접속되어 있다.

이와 같은 IC칩(2)이 유전체 기판(1)에 형성된 랜드에 실장된다.

이와 같은 구성으로 함으로써, 공진기부를 제외한 발진회로를 구비한 IC칩(2)을, 공진기 전극 패턴(11)이 형성된 유전체 기판(1)에 실장하여 이루어지는 전압제어 발진기가 형성된다. 그리고, 이 전압제어 발진기는, 도 3에 나타내는 바와 같이, 발진용 트랜지스터(Tr1)의 이미터－베이스 사이에 커패시터(C3)가 접속되며, 이미터－컬렉터 사이에 커패시터(C6)가 접속되고, 베이스－컬렉터 사이에 공진기(L1)가 접속되기 때문에, 이들 소자에 의해 콜피츠형의 발진기가 구성된다. 한편, 커패시터(C5)에 대해서는 실질적으로 매우 임피던스가 낮은 상태가 되므로, 접속관계의 설명을 생략하고 있다.

이와 같은 구성의 전압제어 발진기를 다른 기능 회로가 형성된 모듈기판에 실장할 때에는, 이 모듈기판의 접지전극에, 유전체 기판(1)의 측면 및 이면의 전극을 솔더 등으로 접합하고, 전압제어 발진기의 접지전위를 확보한다. 그리고, 전압제어 발진기의 상기 Vb단자, Vc단자, OUT단자를, 모듈기판의 이들이 실장되는 랜드에 전기적으로 접합시킴으로써, 전압제어 발진기에 구동 전압 신호 및 컨트롤 전압 신호가 공급되고, 공진기와 발진회로로 소정 주파수의 발진 신호를 출력한다.

이와 같은 구성으로 함으로써, 상술한 바와 같이 공진기 전극 패턴(11)의 한쪽 단이 발진용 트랜지스터(Tr1)의 이미터와 접지에 도통하는 GND1단자용 랜드에 직접 접속되기 때문에, 유전체 기판(1)의 표면의 배선전극 패턴(14), 관통구멍(15), 및 이면의 접지전극(16)에 의한 인덕터(L_P, L_TH, L_G)가 콜피츠형의 발진기를 구성하는 발진용 트랜지스터(Tr1)의 베이스－컬렉터 사이에 삽입되지 않으므로, 이들의 인덕터에 영향받지 않고, 원하는 발진 주파수에서 안정되게 발진하는 전압제어 발진기를 구성할 수 있다. 또한, 종래예와 같이 전극 패턴, 관통구멍, 접지전극으로 이루어지는 비교적 긴 경로를 통하여 상기 베이스－컬렉터 사이가 접속되지 않기 때문에, 이들의 전극에 의한 도체손실의 발생을 억제할 수 있으며, C/N특성이 우수한 전압제어 발진기를 구성할 수 있다.

또한, 이와 같은 구성으로 함으로써, 유전체 기판 이면의 접지전극에 모듈기판으로부터 노이즈가 전파하더라도, 발진회로 및 공진기 전극이 형성된 유전체 기판 표면에는 노이즈가 거의 전파되지 않아 안정된 발진특성을 구비하는 전압제어 발진기를 구성할 수 있다.

한편, 도 1에 나타내는 바와 같이, 본 실시형태의 전압제어 발진기에서는 IC칩(2)이 실장된 유전체 기판(1)의 표면측에는, 이 표면 및 IC칩(2)을 덮도록 금속 케이스(3)가 설치되어 있다. 이 금속 케이스(3)는 상기 유전체 기판(1)의 측면에 형성된 전극에 도통하고 있기 때문에, 유전체 기판(1)에 형성된 전압제어 발진기가 외부회로로부터의 신호의 영향을 받는 것이 억제된다. 이에 따라, 더욱 발진특성이 우수한 전압제어 발진기를 구성할 수 있다.

다음으로, 제 2 실시형태에 따른 전압제어 발진기에 대해서, 도 4∼도 6을 참조하여 설명한다.

도 4는 본 실시형태의 전압제어 발진기의 개략 구성을 나타내는 사시도이다. 또한, 도 5는 도 1에 나타내는 전압제어 발진기의 기판의 상면도이다. 또한, 도 6은 본 실시형태의 전압제어 발진기의 등가회로도이다.

도 4 및 도 5에 나타내는 전압제어 발진기는, 도 1 및 도 2에 나타낸 전압제어 발진기의 배선전극 패턴(12)의 도중점에 저항소자(4)를 삽입한 것이며, 다른 구성은 도 1 및 도 2에 나타낸 전압제어 발진기와 동일하다. 저항소자(4)를 등가회로도상에서 R5라고 하고, 이것을 등가회로도로 나타내면, 도 6에 나타내는 등가회로도가 된다. 도 6의 등가회로도에 나타내는 바와 같이, 본 실시형태의 전압제어 발진기는 발진용 트랜지스터(Tr1)의 이미터와 공진기(L1)의 도중점 사이에 저항소자(R4)와 저항소자(R5)가 직렬 접속된 것이며, 다른 구성은 제 1 실시형태에 나타낸 전압제어 발진기와 동일하다. 여기에서, 저항소자(R5)는 IC칩(2) 내에 형성되는 것 이 아니라, 유전체 기판(1) 표면에 실장되므로, 이 저항소자(R5)의 저항값을 변화시킴으로써, 발진회로에 흐르는 전류를 조정할 수 있다.

따라서, 이와 같은 구성으로 함으로써, 1종류의 발진용 IC칩으로 복수 종류의 소비 전류량이나 출력 레벨을 얻을 수 있다. 즉, 1종류의 IC칩으로 복수 종류의 전압제어 발진기를 형성할 수 있다.

한편, 상술한 각 실시형태에서는, 공진기 전극을 유전체 기판의 표면에 형성하였으나, 다층 유전체 기판을 사용해서, 내층전극으로 공진기 전극을 형성해도 된다. 이와 같은 구조로 함으로써, 유전체 기판 표면에 IC칩을 실장하고, 그 하층(내층)에 공진기 전극을 형성하는 것이 가능해지며, 전압제어 발진기의 형상을 작게 할 수 있다.

또한, 상술한 각 실시형태에서는 전압제어 발진기를 예로 설명하였으나, 공진기와 이 공진기 이외의 부분으로 이루어지는 발진회로를 구비한 IC칩으로 이루어지는 고주파 발진기라면, 상술한 구성을 적용할 수 있고, 상술한 효과를 이룰 수 있다.

본 발명에 따르면, 공진기와 IC칩의 발진회로로 이루어지는 고주파 신호 전송경로에 실장기판에 형성된 패턴전극에 의한 불안정한 인덕터나 패턴전극 저항이 삽입되지 않기 때문에, 안정된 발진 주파수이며 우수한 C/N특성을 구비하는 우수한 발진특성의 고주파 발진기를 형성할 수 있다.

또한, 본 발명에 따르면, 공진기 전극을 내층화함으로써, 안정된 발진 주파 수이며 우수한 C/N특성을 구비하는 고주파 발진기를 소형으로 형성할 수 있다.

Claims

실장기판에 실장되고, 고주파 발진회로의 공진기부를 제외한 부분이 구비된 IC칩과, 상기 실장기판에 형성된 공진기 전극을 구비하며, 상기 공진기 전극을 상기 IC칩에 도통(導通)시켜서 이루어지는 고주파 발진기로서,

상기 공진기 전극은, 한쪽 단이 상기 IC칩의 공진기 접속단자에 접속되고, 다른쪽 단이 상기 IC칩의 발진회로용 그라운드 단자에 직접 접속되는 것을 특징으로 하는 고주파 발진기.
제 1 항에 있어서, 상기 실장기판은 복수의 층을 이루는 내부전극을 구비하는 적층기판으로 구성되며, 상기 공진기 전극의 적어도 일부가 상기 내부전극인 것을 특징으로 하는 고주파 발진기.