KR100623604B1 - 데이터 처리장치 및 그의 데이터 처리 방법 - Google Patents
데이터 처리장치 및 그의 데이터 처리 방법 Download PDFInfo
- Publication number
- KR100623604B1 KR100623604B1 KR1020017006111A KR20017006111A KR100623604B1 KR 100623604 B1 KR100623604 B1 KR 100623604B1 KR 1020017006111 A KR1020017006111 A KR 1020017006111A KR 20017006111 A KR20017006111 A KR 20017006111A KR 100623604 B1 KR100623604 B1 KR 100623604B1
- Authority
- KR
- South Korea
- Prior art keywords
- word
- bit
- data
- data processing
- value
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30185—Instruction operation extension or modification according to one or more bits in the instruction, e.g. prefix, sub-opcode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
Abstract
Description
영국 공개 특허출원 GB-A-2,317,465에는, 하나의 명령어에 완전 Q15 곱셈-누적 연산, 예를 들면, 임의로 기준화된 dest=SAT(acc+SAT(2*srcl*src2))와, 임의로 기준화된 dest=SAT(acc-SAT(2*srcl*src2))를 실행하기 위한 곱셈 이중 명령어를 제공하는 코프로세서가 개시되어 있다.
Claims (15)
- 데이터 처리 명령어에 응답하여, 처리 제어신호를 발생하는 명령 디코더(4)와, 상기 처리 제어신호에 의해 제어되고, 데이터 오퍼랜드 워드에 대하여 데이터 처리연산을 실행하는 처리 로직(6)을 포함하는 데이터 처리장치에 있어서,상기 명령 디코더(4)는 제 1 명령어에 응답하여, 상기 처리 로직(6)을 제어하는 제어신호를 발생하고, 제 1의 N-비트 데이터 오퍼랜드 워드 P와 제 2의 N-비트 데이터 오퍼랜드 워드 Q에 대하여 데이터 처리 연산을 실행하여, 다음 식으로 주어지는 N-비트의 결과 데이터 워드 R을 발생하며,R=Sat(Fun(P)+Q),여기서, Sat(X)는 포화된 값 X를 복귀시키는 함수이고, Fun(X)는 적어도 N/2-비트와 N/2-비트의 부호가 부가된 곱셈에 의해 발생될 수 있는 X의 값에 대하여 동작하고, 시프트 양에서 X를 시프트하는 것에 의해 시프트된 워드를 발생하는 동시에 상기 시프트된 워드를 포화시키는 것에 의해 얻어진 값을 복귀시키는 함수인 것을 특징으로 하는 데이터 처리장치.
- 데이터 처리 명령어에 응답하여, 처리 제어신호를 발생하는 명령 디코더(4)와, 상기 처리 제어신호에 의해 제어되고, 데이터 오퍼랜드 워드에 대하여 데이터 처리연산을 실행하는 처리 로직(6)을 포함하는 데이터 처리장치에 있어서,상기 명령 디코더(4)는 제 1 명령어에 응답하여, 상기 처리 로직을 제어하는 제어신호를 발생하고, 제 1의 N-비트 데이터 오퍼랜드 워드 P와 제 2의 N-비트 데이터 오퍼랜드 워드 Q에 대하여 데이터 처리연산을 실행하여, 다음 식으로 주어지는 N-비트의 결과 데이터 워드 R을 발생하며,R=Sat(Fun(P)-Q),여기서, Sat(X)는 포화된 값 X를 복귀시키는 함수이고, Fun(X)는 적어도 N/2-비트와 N/2-비트의 부호가 부가된 곱셈에 의해 발생될 수 있는 X의 값에 대하여 동작하고, 시프트 양에서 X를 시프트하는 것에 의해 시프트된 워드를 발생하는 동시에 상기 시프트된 워드를 포화시키는 것에 의해 얻어진 값을 복귀시키는 함수인 것을 특징으로 하는 데이터 처리장치.
- 데이터 처리 명령어에 응답하여, 처리 제어신호를 발생하는 명령 디코더(4)와, 상기 처리 제어신호에 의해 제어되고, 데이터 오퍼랜드 워드에 대하여 데이터 처리연산을 실행하는 처리 로직(6)을 포함하는 데이터 처리장치에 있어서,상기 명령 디코더(4)는 제 1 명령어에 응답하여, 상기 처리 로직을 제어하는 제어신호를 발생하고, 제 1의 N-비트 데이터 오퍼랜드 워드 P와 제 2의 N-비트 데이터 오퍼랜드 워드 Q에 대하여 데이터 처리연산을 실행하여, 다음 식으로 주어지는 N-비트의 결과 데이터 워드 R을 발생하며,R=Sat(Q-Fun(P)),여기서, Sat(X)는 포화된 값 X를 복귀시키는 함수이고, Fun(X)는 적어도 N/2-비트와 N/2-비트의 부호가 부가된 곱셈에 의해 발생될 수 있는 X의 값에 대하여 동작하고, 시프트 양에서 X를 시프트하는 것에 의해 시프트된 워드를 발생하는 동시에 상기 시프트된 워드를 포화시키는 것에 의해 얻어진 값을 복귀시키는 함수인 것을 특징으로 하는 데이터 처리장치.
- 제 1 항, 제 2 항 또는 제 3 항 중 어느 한 항에 있어서,상기 시프트 양은, 상기 시프트된 워드가 상기 제 1의 N-비트 데이터 오퍼랜드 워드 P의 2배가 되는 시프트 양인 것을 특징으로 하는 데이터 처리장치.
- 제 1 항, 제 2 항 또는 제 3 항 중 어느 한 항에 있어서,상기 시프트된 워드를 포화하는 것은, 상기 제 1의 N-비트 데이터 오퍼랜드 워드 P의 소정 특성을 검출하여, 검출된 경우, 상기 시프트된 값과 허용 값 범위의 각각의 종점 값을 교환하는 것을 특징으로 하는 데이터 처리장치.
- 제 4 항에 있어서,상기 시프트된 워드를 포화하는 것은, 상기 제 1의 N-비트 데이터 오퍼랜드 워드 P의 소정 특성을 검출하여, 검출된 경우, 상기 시프트된 값과 허용 값 범위의 각각의 종점 값을 교환하는 것을 포함하고, 상기 제 1의 N-비트 데이터 오퍼랜드 워드는 부호가 부가된 값이고, 상기 소정 특성은 상기 제 1의 N-비트 데이터 오퍼랜드 워드 P중 2개의 최상위 비트가 비 동일한 것을 특징으로 하는 데이터 처리장치.
- 제 1 항, 제 2 항 또는 제 3 항 중 어느 한 항에 있어서,상기 Sat(X)는, X가 허용 값 범위의 외측에 있는가를 검출하여, 검출된 경우, X와 상기 허용 값 범위의 각각의 종점 값을 교환하여, 상기 N-비트 결과 데이터 워드 R을 발생하는 것을 특징으로 하는 데이터 처리장치.
- 제 1 항, 제 2 항 또는 제 3 항 중 어느 한 항에 있어서,상기 처리 로직은 곱셈기(MUL)를 포함하고, 상기 제 1의 N-비트 오퍼랜드 데이터 워드 P는, 제 2 명령어에 응답하여 제 3의 N/2-비트 데이터 오퍼랜드 워드 A와 제 4의 N/2-비트 데이터 오퍼랜드 워드 B의 부호가 부가된 곱셈에 의해 발생된 곱셈 결과인 것을 특징으로 하는 데이터 처리장치.
- 제 1 항, 제 2 항 또는 제 3 항 중 어느 한 항에 있어서,상기 제 1의 N-비트 오퍼랜드 데이터 워드 P, 상기 제 2의 N-비트 오퍼랜드 데이터 워드 Q 및 상기 결과 N-비트 데이터 워드 R은, -1≤P<+1, -1≤Q<+1 및 -1≤R<+1이고, Sat(X)가 범위 -1≤X<+1에 있도록, 최상위 비트위치의 바로 우측에 소수점이 있는 부호가 부가된 고정 소수점 데이터 워드인 것을 특징으로 하는 데이터 처리장치.
- 제 1 항, 제 2 항 또는 제 3 항 중 어느 한 항에 있어서,상기 Fun(X)은, X의 모든 N비트의 값에 대하여 동작하고, 시프트 양 X를 시프트하여 시프트된 워드를 발생하는 동시에, 상기 시프트된 워드를 포화시키는 것에 의해 얻어진 값으로 복귀시키는 함수인 것을 특징으로 하는 데이터 처리장치.
- 제 1 항, 제 2 항 또는 제 3 항 중 어느 한 항에 있어서,상기 N=32인 것을 특징으로 하는 데이터 처리장치.
- 제 1 항, 제 2 항 또는 제 3 항 중 어느 한 항에 있어서,상기 데이터 처리장치는 집적회로를 포함하는 것을 특징으로 하는 데이터 처리장치.
- 데이터 처리 명령어에 응답하여, 처리 제어신호를 발생하는 단계와,상기 처리 제어신호의 제어 하에서 데이터 오퍼랜드 워드에 대하여 데이터 처리 연산을 실행하는 단계를 포함하는 데이터 처리장치의 데이터 처리방법에 있어서,제 1 명령어에 응답하여, 상기 처리 로직(6)을 제어하는 제어신호를 발생하고, 제 1의 N-비트 데이터 오퍼랜드 워드 P와 제2의 N-비트 오퍼랜드 워드 Q에 대하여 데이터 처리연산을 실행하여, 다음 식으로 주어지는 N-비트 결과 데이터 워드 R을 발생하고,R=Sat(Fun(P)+Q),여기서, Sat(X)는 포화된 값 X를 복귀시키는 함수이고, Fun(X)는, 적어도N/2-비트와 N/2-비트의 부호가 부가된 곱셈에 의해 발생될 수 있는 X의 값에 대하여 동작하고, 시프트 양 X를 시프트하는 것에 의해 시프트된 워드를 발생하는 동시에 상기 시프트된 워드를 포화시키는 것에 의해 얻어진 값을 복귀시키는 함수인 것을 특징으로 하는 데이터 처리방법.
- 데이터 처리 명령어에 응답하여, 처리 제어신호를 발생하는 단계와,상기 처리 제어신호의 제어 하에서 데이터 오퍼랜드 워드에 대하여 데이터 처리 연산을 실행하는 단계를 포함하는 데이터 처리장치의 데이터 처리방법에 있어서,제 1 명령어에 응답하여, 상기 처리 로직(6)을 제어하는 제어신호를 발생하고, 제 1의 N-비트 데이터 오퍼랜드 워드 P와 제2의 N-비트 오퍼랜드 워드 Q에 대하여 데이터 처리연산을 실행하여, 다음 식으로 주어지는 N-비트 결과 데이터 워드 R을 발생하고,R=Sat(Fun(P)-Q),여기서, Sat(X)는 포화된 값 X를 복귀시키는 함수이고, Fun(X)는, 적어도N/2-비트와 N/2-비트의 부호가 부가된 곱셈에 의해 발생될 수 있는 X의 값에 대하여 동작하고, 시프트 양 X를 시프트하는 것에 의해 시프트된 워드를 발생하는 동시에 상기 시프트된 워드를 포화시키는 것에 의해 얻어진 값을 복귀시키는 함수인 것을 특징으로 하는 데이터 처리방법.
- 데이터 처리 명령어에 응답하여, 처리 제어신호를 발생하는 단계와,상기 처리 제어신호의 제어 하에서 데이터 오퍼랜드 워드에 대하여 데이터 처리 연산을 실행하는 단계를 포함하는 데이터 처리장치의 데이터 처리방법에 있어서,제 1 명령어에 응답하여, 상기 처리 로직(6)을 제어하는 제어신호를 발생하고, 제 1의 N-비트 데이터 오퍼랜드 워드 P와 제2의 N-비트 오퍼랜드 워드 Q에 대하여 데이터 처리연산을 실행하여, 다음 식으로 주어지는 N-비트 결과 데이터 워드 R을 발생하고,R=Sat(Q-Fun(P)),여기서, Sat(X)는 포화된 값 X를 복귀시키는 함수이고, Fun(X)는, 적어도N/2-비트와 N/2-비트의 부호가 부가된 곱셈에 의해 발생될 수 있는 X의 값에 대하여 동작하고, 시프트 양 X를 시프트하는 것에 의해 시프트된 워드를 발생하는 동시에 상기 시프트된 워드를 포화시키는 것에 의해 얻어진 값을 복귀시키는 함수인 것을 특징으로 하는 데이터 처리방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9825543.3 | 1998-11-20 | ||
GB9825543A GB2343970A (en) | 1998-11-20 | 1998-11-20 | Arithmetic operations in a data processing system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010092743A KR20010092743A (ko) | 2001-10-26 |
KR100623604B1 true KR100623604B1 (ko) | 2006-09-13 |
Family
ID=10842828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020017006111A KR100623604B1 (ko) | 1998-11-20 | 1999-05-26 | 데이터 처리장치 및 그의 데이터 처리 방법 |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP4177962B2 (ko) |
KR (1) | KR100623604B1 (ko) |
DE (1) | DE69902814T2 (ko) |
IL (1) | IL141982A (ko) |
MY (1) | MY114856A (ko) |
RU (1) | RU2225638C2 (ko) |
-
1999
- 1999-05-26 KR KR1020017006111A patent/KR100623604B1/ko not_active IP Right Cessation
- 1999-05-26 IL IL14198299A patent/IL141982A/en not_active IP Right Cessation
- 1999-05-26 RU RU2001116716/09A patent/RU2225638C2/ru not_active IP Right Cessation
- 1999-05-26 DE DE69902814T patent/DE69902814T2/de not_active Expired - Lifetime
- 1999-05-26 JP JP2000584375A patent/JP4177962B2/ja not_active Expired - Lifetime
- 1999-06-17 MY MYPI99002498A patent/MY114856A/en unknown
Also Published As
Publication number | Publication date |
---|---|
JP2002530774A (ja) | 2002-09-17 |
JP4177962B2 (ja) | 2008-11-05 |
DE69902814T2 (de) | 2003-01-09 |
MY114856A (en) | 2003-01-31 |
RU2225638C2 (ru) | 2004-03-10 |
DE69902814D1 (de) | 2002-10-10 |
IL141982A0 (en) | 2002-03-10 |
IL141982A (en) | 2005-12-18 |
KR20010092743A (ko) | 2001-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7236995B2 (en) | Data processing apparatus and method for converting a number between fixed-point and floating-point representations | |
JPH1195981A (ja) | 乗算回路 | |
US6128726A (en) | Accurate high speed digital signal processor | |
US6609143B1 (en) | Method and apparatus for arithmetic operation | |
GB2341702A (en) | Floating-point multiply-accumulate unit | |
US5677861A (en) | Arithmetic apparatus for floating-point numbers | |
EP1137980B1 (en) | Arithmetic operations in a data processing system | |
JP3476960B2 (ja) | 算術論理演算装置及び制御方法 | |
JPH07234778A (ja) | 演算回路 | |
US6014683A (en) | Arithmetic operation system for arithmetically operating a first operand having an actual point and a second operand having no actual point | |
KR100623604B1 (ko) | 데이터 처리장치 및 그의 데이터 처리 방법 | |
US6202078B1 (en) | Arithmetic circuit using a booth algorithm | |
JP3579087B2 (ja) | 演算器およびマイクロプロセッサ | |
JP4159565B2 (ja) | ベクトル積和演算回路 | |
JP3252954B2 (ja) | 乗算方法および乗算回路 | |
KR0176883B1 (ko) | 복소수 승산기 | |
KR100315303B1 (ko) | 디지탈 신호 처리기 | |
JP2951685B2 (ja) | 固定小数点演算器 | |
JPH02114324A (ja) | 乗算器 | |
JP3638218B2 (ja) | シフト機能付きalu命令を持つマイクロプロセッサ | |
KR100251547B1 (ko) | 디지탈신호처리기(Digital Sgnal Processor) | |
JPH10149277A (ja) | 乗算装置 | |
JPH04160533A (ja) | マイクロ・プロセッサ | |
JP3068640B2 (ja) | 計算装置 | |
JPH0317738A (ja) | 演算処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130820 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140825 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150819 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160818 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 13 |
|
EXPY | Expiration of term |