KR100611752B1 - 반도체 소자 형성 방법 - Google Patents

반도체 소자 형성 방법 Download PDF

Info

Publication number
KR100611752B1
KR100611752B1 KR1020040031145A KR20040031145A KR100611752B1 KR 100611752 B1 KR100611752 B1 KR 100611752B1 KR 1020040031145 A KR1020040031145 A KR 1020040031145A KR 20040031145 A KR20040031145 A KR 20040031145A KR 100611752 B1 KR100611752 B1 KR 100611752B1
Authority
KR
South Korea
Prior art keywords
region
forming
thickness
semiconductor layer
photoresist
Prior art date
Application number
KR1020040031145A
Other languages
English (en)
Other versions
KR20050105869A (ko
Inventor
양태훈
강태욱
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040031145A priority Critical patent/KR100611752B1/ko
Publication of KR20050105869A publication Critical patent/KR20050105869A/ko
Application granted granted Critical
Publication of KR100611752B1 publication Critical patent/KR100611752B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P19/00—Machines for simply fitting together or separating metal parts or objects, or metal and non-metal parts, whether or not involving some deformation; Tools or devices therefor so far as not provided for in other classes
    • B23P19/04—Machines for simply fitting together or separating metal parts or objects, or metal and non-metal parts, whether or not involving some deformation; Tools or devices therefor so far as not provided for in other classes for assembling or disassembling parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P19/00—Machines for simply fitting together or separating metal parts or objects, or metal and non-metal parts, whether or not involving some deformation; Tools or devices therefor so far as not provided for in other classes
    • B23P19/001—Article feeders for assembling machines
    • B23P19/006—Holding or positioning the article in front of the applying tool
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P2700/00—Indexing scheme relating to the articles being treated, e.g. manufactured, repaired, assembled, connected or other operations covered in the subgroups
    • B23P2700/10—Heat sinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 반도체층을 형성하고, 상기 반도체층을 불순물 주입하여 LDD 영역 및 소오스/드레인 영역을 형성할 때 하프톤 마스크를 이용하여 두께가 다른 두 영역을 갖는 포토레지스트 패턴을 형성하고, 상기 두께가 다른 포토레지스트 패턴을 이용하여 LDD 영역 및 소오스/드레인 영역을 동시에 형성하는 반도체 소자 형성 방법에 관한 것이다.
본 발명의 반도체 소자 형성 방법은 일정 소자가 형성된 기판상에 반도체층을 형성하는 단계; 상기 반도체층이 형성된 기판상에 포토레지스트층을 형성하고, 상기 포토레지스트층을 하프톤 마스크로 패터닝하여 제1두께 영역 및 상기 제1두께 영역의 3 내지 30%의 두께인 제2두께 영역을 갖는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 이용하여 불순물 주입 공정을 진행하여, 상기 반도체층에 저농도 불순물 영역 및 고농도 불순물 영역을 형성하는 단계를 포함하여 이루어진 반도체 소자 형성 방법에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자 형성 방법은 하프톤 마스크를 이용하여 두께가 다른 두 영역을 갖는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 이용하여 불순물 주입 공정을 진행함으로써, 저농도 불순물 영역인 LDD 영역과 고농도 불순물 영역인 소오스/드레인 영역을 동시에 형성할 수 있을 뿐만 아니라 필요에 따라서는 채널 영역에도 불순물 주입을 할 수 있어, 박막트랜지스터의 제조 공정이 용이하고, 공정을 단순화할 수 있을 뿐만 아니라 LDD 영역과 소오스/드레인 영역간의 미스얼라인과 같은 문제점을 방지할 수 있는효과가 있다.
하프톤 마스크, 포토레지스트 패턴, 소오스/드레인 영역, LDD 영역

Description

반도체 소자 형성 방법{Method for fabricating semiconductor device}
도 1a 내지 도 1d는 종래 기술에 의한 LDD 영역과 소오스/드레인 영역의 불순물 주입 공정의 단면도.
도 2a 내지 도 2c는 본 발명에 의한 소오스/드레인 영역 및 LDD 영역을 동시에 형성하는 공정의 단면도.
도 3a 및 도 3b는 본 발명에 의한 LDD 영역 및 소오스/드레인 영역을 동시에 형성하는 공정의 다른 일실시 예의 공정 단면도.
도 4는 본 발명에 의해 형성된 박막트랜지스터의 단면도.
<도면의 주요부분에 대한 부호의 설명>
25a, 45a : 하프톤 영역 25b, 45b : 차단 영역
25c, 45c : 오픈 영역 29a, 47a : 제1두께의 포토레지스트
29b, 47b : 제2두께의 포토레지스트 31a, 49a : LDD 영역
31b, 49b : 소오스/드레인 영역 31c, 49c : 채널 영역
본 발명은 반도체 소자 형성 방법에 관한 것으로, 보다 자세하게는 하프톤 마스크를 이용하여 두께가 다른 두 영역을 갖는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 이용하여 반도체층에 불순물 주입 공정을 진행함으로서, 반도체층에 LDD 영역과 소오스/드레인 영역을 동시에 형성하고, 필요에 의해서는 채널 영역에도 불순물을 주입하는 반도체 소자 형성 방법에 관한 것이다.
최근에, 음극선관(Cathode Ray Tube)의 무게와 크기의 문제점을 해결하여 소형 경량화의 장점을 가지고 있는 평판 표시 장치(Flat Panel Display)가 주목받고 있다. 이러한 평판 표시 장치는 액정 표시 장치(Liquid Crystal Display), 유기 전계발광 표시 장치(Organic Electro Luminescence Display), 전계방출표시장치(Field Emitter Display) 및 플라즈마 표시 장치(Plasma Display Panel) 등이 있다.
이와 같은 평판 표시 장치 중에서도 유기 전계발광 표시 장치는 다른 평판 표시 장치보다 사용온도 범위가 넓고, 충격이나 진동에 강하며, 시야각이 넓고, 응답속도가 빨라 깨끗한 동화상을 제공할 수 있다는 등의 장점을 가지고 있어서 향후 차세대 평판 표시 장치로 주목받고 있다.
상기와 같은 유기 전계발광 표시 장치는 크게 두가지 종류로 분류할 수 있는데, 박막트랜지스터, 하부 전극, 발광층 및 상부 전극을 포함하는 능동 구동 유기전계발광 표시 장치(Active Matrix OLED)와 하부 전극, 발광층 및 상부 전극을 포 함하는 수동 구동 유기 전계발광 표시 장치(Passive Matrix OLED)로 분류할 수 있다.
이때 상기 능동 구동 유기 전계발광 표시 장치는 박막트랜지스터를 이용하여 입력되는 신호를 스위칭 또는 구동하여 표시 장치를 계조하게 된다. 상기 박막트랜지스터는 소오스/드레인 영역, LDD(Lightly Doped Drain) 영역, 채널 영역, 게이트 절연막, 게이트 전극 및 소오스/드레인 전극 등으로 구성되어 있다.
이때 상기 소오스/드레인 영역, LDD 영역 및 채널 영역은 반도체층에 형성되어 있는데, 각각의 영역에는 서로 다른 불순물 농도로 형성되어 있고, 이러한 불순물 농도에 의해 각각의 영역의 전기적 특성이 달라지게 되는데, 일반적으로 소오스/드레인 영역이 가장 많은 불순물이 주입되어 있고, LDD 영역이 소오스/드레인 영역 보다는 적지만 채널 영역 보다는 많은 불순물이 주입되어 있다. 상기 각각의 영역에 주입된 불순물은 불순물 주입 공정으로 주입하는 것이 가장 일반적이다.
도 1a 내지 도 1d는 종래 기술에 의한 LDD 영역과 소오스/드레인 영역의 불순물 주입 공정의 단면도이다.
먼저, 도 1a는 일정 소자가 형성된 기판상에 반도체층을 형성한 공정의 단면도이다. 도에서 보는 바와 같이 일정 소자가 형성된 기판(11)상에 비정질 실리콘과 같은 반도체를 형성한 후 패턴하여 반도체층(12)을 형성한다. 이때 상기 반도체층은 결정화 공정으로 다결정 실리콘으로 형성될 수 있다. 또한 상기 반도체층을 형성한 후, 불산 세정 공정 또는 플라즈마 처리로 상기 반도체층 표면의 특성을 향상시키는 공정을 진행하기도 한다.
다음, 도 1b는 상기 반도체층상에 게이트 절연막을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 반도체층이 형성된 기판상에 게이트 절연막(13) 및 게이트 전극(14)을 형성한다. 일반적으로 게이트 절연막 및 게이트 전극 물질을 연속적으로 형성한 후, 상기 게이트 전극 물질을 패턴하여 게이트 전극을 형성한다. 이때 일반적으로 게이트 절연막은 CVD(Chemical Vapor Deposition) 장치를 이용하여 실리콘 산화막(SiO2)으로 형성한다.
다음, 도 1c는 상기 반도체층에 LDD 영역을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 반도체층, 게이트 절연막 및 게이트 전극이 형성된 기판상에 불순물 주입 장치를 이용하여 저농도 불순물 주입 공정(15)을 실시하게 되는데, 이 때 상기 게이트 전극이 마스크로 이용되어 원하는 영역에 불술물을 주입하여 저농도 불순물 영역인 LDD 영역(16)을 형성한다.
다음, 도 1d는 상기 반도체층에 소오스/드레인 영역을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 게이트 전극에 포토레지스트, 절연막 또는 금속 물질과 같은 물질을 이용하여 소오스/드레인 불순물 주입 패턴(17)을 형성한 후, 고농도 불순물 주입 공정(18)으로 실행하여 소오스/드레인 영역을 형성(19)한다.
그러나, 상기의 종래의 LDD 영역 및 소오스/드레인 영역을 형성하는 방법은 LDD 영역 및 소오스/드레인 영역을 따로 형성함으로서, 소오스/드레인 불순물 주입 패턴을 따로 형성해야함으로 LDD 영역과 소오스/드레인 영역간의 미스얼라인이 발 생할 수 있을 뿐만 아니라 공정이 복잡하다는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 하프톤 마스크를 이용하여 두께가 다른 두 영역을 갖는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 이용하여 반도체층에 불순물 주입 공정을 진행함으로서, 반도체층에 LDD 영역과 소오스/드레인 영역을 동시에 형성할 뿐만 아니라 필요에 의해서는 채널 영역에도 불순물을 주입할 수 있는 반도체 소자 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 일정 소자가 형성된 기판상에 반도체층을 형성하는 단계; 상기 반도체층이 형성된 기판상에 포토레지스트층을 형성하고, 상기 포토레지스트층을 하프톤 마스크로 패터닝하여 제1두께 영역 및 상기 제1두께 영역의 3 내지 30%의 두께인 제2두께 영역을 갖는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 이용하여 불순물 주입 공정을 진행하여, 상기 반도체층에 저농도 불순물 영역 및 고농도 불순물 영역을 형성하는 단계로 이루어진 반도체 소자 형성 방법에 의해 달성된다.
삭제
삭제
또한, 본 발명의 상기 목적은 상기 불순물은 LDD 영역, 소오스/드레인 영역 및 채널 영역 중 어느 하나 이상의 영역을 동시에 형성함을 특징으로 하는 반도체 소자 형성 방법에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2c는 본 발명에 의한 소오스/드레인 영역 및 LDD 영역을 동시에 형성하는 공정의 단면도이다.
먼저, 도 2a는 일정 소자가 형성된 기판상에 반도체층 및 게이트 절연막을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 일정 소자가 형성된 유리 또는 플라스틱과 같은 투명한 절연 기판(21)상에 반도체층(22) 및 게이트 절연막(23)을 형성하는 단계의 공정 단면도이다.
상기 반도체층은 실리콘과 같은 반도체 물질을 화학적 증착 장치(Chemical Vapor Deposition) 또는 물리적 증착 장치(Physical Vapor Deposition)를 이용하여 상기 기판상에 형성한 후, 패턴을 이용하여 반도체층을 형성한다. 이때 상기 반도체층은 상기 증착 장치에 의해 형성된 비정질 실리콘일 수도 있고, 상기 형성된 비정질 실리콘을 결정화 공정을 이용하여 다결정 또는 단결정 실리콘일 수도 있다. 이때, 상기 결정화 공정은 SPC(Solid Phase Crystallization) 공정, ELA(Excimer Laser Crystallization) 공정, MIC(Metal Induced Crystallization) 공정, MILC(Metal Induced Lateral Crystallization) 공정 및 SLS(Sequential Lateral Solidification) 공정등이 있고, 상기 결정화 공정을 이용하여 비정질 실리콘을 다결정 또는 단결정 실리콘으로 형성할 수 있다.
다음, 도 2b는 상기 기판상에 네가티브 포토레지스트를 도포하고, 제1하프톤 마스크를 이용하여 노광하는 공정의 단면도이다. 도에서 보는 바와 같이 게이트 절연막이 형성된 기판상에 스핀 코팅 또는 스프레이 코팅 등과 같은 방법을 이용하여 네가티브 포토레지스트층(24)를 형성하고, 상기 네가티브 포토레지스트층를 소프트 베이킹(Soft baking)한 후, 노광 장치에 상기 네가티브 포토레지스트가 형성된 기판을 장입한다. 이어서, 제1하프톤 마스크(Half-tone Mask)(25)를 원하는 위치에 얼라인(Align) 시킨 후, 노광 공정을 진행하게 된다.
이때 상기 제1하프톤 마스크는 광투과도가 있는 하프톤 영역(25a)과 광을 완전히 차단하는 차단 영역(25b)으로 구성되어 있는데, 노광 공정시 입사되는 광(26)이 마스크의 오픈된 영역(25c)에는 모두 통과하지만 하프톤 영역에서는 일부분만 통과하고, 차단 영역에서는 거의 대부분이 통과하지 못하게 된다. 따라서, 기판상에 형성된 네가티브 포토레지스트층은 높은 밀도의 광에 노출된 영역(27a) 및 낮은 밀도의 광에 노출된 영역(27b)의 광에 노출된 영역(27)과 노출되지 않은 영역(28)으로 나누어지게 된다.
상기 제1하프톤 마스크는 종래에 공지된 바와 같이 유리 또는 수정(quartz)과 같은 투명 기판상에 광을 완전히 차단하는 광차단층과 일부를 투과시키는 위상반전층을 형성하여 차단 영역과 하프톤 영역을 형성한다. 이때 상기 위상반전층의 물질, 형성 방법 또는 두께를 조절하여 광의 투과도를 조절할 수 있는데, 이러한 광의 투과도 조절를 이용하여 네가티브 포토레지스트층에 입사되는 광의 밀도를 조절할 수 있게 된다. 즉, 하프톤 영역의 광투과도가 낮은 마스크를 이용하게 되면 낮은 밀도의 광에 노출된 영역(27b)에 입사되는 광의 밀도는 낮게 되고, 이로 인해 포토레지스트층 내로 광이 미치는 깊이가 적어지게 된다. 따라서 낮은 밀도의 광에 노출된 영역의 두께는 감소하게 되어 높은 밀도의 광에 노출된 영역과 낮은 밀도의 광에 노출된 영역의 두께차(높은 밀도의 광에 노출된 영역의 깊이-낮은 밀도의 광에 노출된 영역의 깊이)가 발생하게 된다.
본 발명에서 이용되는 하프톤 마스크의 하프톤 영역은 광투과도가 3 내지 30%의 투과도를 갖는 하프톤 영역으로 형성되어 있다. 따라서, 상기 하프톤 마스크를 이용하여 노광 공정을 진행함으로서, 낮은 밀도의 광에 노출된 영역에 입사되는 광의 밀도는 높은 밀도의 광에 노출되는 영역에 입사되는 밀도의 3 내지 30%의 밀도로 입사된다.
도 2c는 현상 공정으로 네가티브 불순물 주입 패턴을 형성한 후, 불순물 주입 공정을 진행하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 노광 공정에서 광에 노출된 영역은 네가티브 포토레지스트층의 현상 공정을 진행하는 경우 남아 있게 되고, 광에 노출되지 않은 영역은 현상액에 의해 제거되어 네가티브 불순물 주입 패턴(29)을 형성하게 된다. 이어서, 상기 네가티브 불순물 주입 패턴을 이용하여 불순물 주입 공정(30)을 진행한다.
이때 상기 네가티브 불순물 주입 패턴의 형상은 'T'자 형상으로 형성되고, 제1두께 영역(29a)과 제2두께 영역(29b)으로 구분될 수 있는데, 상기 제1두께 영역은 상기 노광 공정의 높은 밀도의 광에 노출된 영역(27a)과 같은 깊이이고, 제2두께 영역은 노광 공정의 낮은 밀도의 광에 노출된 영역(27b)와 같은 깊이다. 즉, 노광 공정에서 광이 미치는 깊이가 제1두께 영역과 제2두께 영역의 두께를 결정하게 된다. 따라서, 상기 제2두께 영역의 두께는 제1두께 영역의 3 내지 30%의 두께로 형성된다.
따라서, 상기에서 상술한 바와 같이 제1하프톤 마스크의 하프톤 영역의 광투과도를 조절하게 되면 낮은 밀도의 광에 노출된 영역에 입사되는 광의 밀도를 조절할 수 있게 되고, 이러한 광의 조절에 의해 네가티브 불순물 주입 패턴의 제2두께 영역의 두께를 조절할 수 있게 된다. 이러한 제2두께 영역의 두께 조절은 불순물 주입 공정에서 저농도 불순물 주입 영역(31a)의 불순물 농도를 조절할 수 있게 된다. 또한 고농도 불순물 주입 영역(31b)은 제1두께 영역의 두께에 따라 적당한 이온 주입 가속도를 결정(이때, 제1두께 영역 및 하부의 게이트 절연막을 통과할 정도의 이온 주입 가속도로 불순물을 주입하거나, 제1두께 영역의 두께를 조절하면 제1두께 영역의 하부의 반도체층에도 불순물을 주입할 수 있다. 즉, 채널 영역(31c)에도 불순물을 주입할 수 있다.)하여 주입하게 되면 네가티브 불순물 주입 패턴이 형성되지 않은 영역의 반도체층에 원하는 농도의 고농도 불순물 주입 영역을 형성할 수 있게 된다.
따라서, 네가티브 불순물 주입 패턴의 제1두께 영역의 두께, 제2두께 영역의 두께 및 이온 주입 가속도을 조절하여 저농도 불순물 주입 영역 및 고농도 불순물 주입 영역의 불순물 농도를 조절할 수 있게 되고, 이러한 불순물 농도의 조절은 적 당한 저항값을 갖는 LDD 영역과 소오스/드레인 영역을 형성할 수 있게 된다. 또한 필요에 의해서는 채널 영역에도 불순물을 주입하여 채널 영역의 특성을 조절할 수 있다.
이때, 이온 주입 가속도는 10 내지 90KeV에서 원하는 가속도를 결정하여 사용할 수 있으며, 불순물 농도도 1013 내지 1017atoms/cm3의 범위 중 어느 범위로든 불순물 주입이 가능하다.
이어서, 상기 네가티브 불순물 주입 패턴을 제거한 후 게이트 전극을 형성하고, 상기 게이트 전극이 형성된 기판상에 하부의 소자를 보호거나 절연하기 위한 패시베이션층을 형성하고, 상기 패시베이션층 및 게이트 절연막에 콘택을 위한 비아홀을 형성하고, 상기 비아홀을 매립한 후, 상기 패시베이션층상에 소오스/드레인 전극을 형성하여 박막트랜지스트를 형성한다.
도 3a 및 도 3b는 본 발명에 의한 LDD 영역 및 소오스/드레인 영역을 동시에 형성하는 공정의 다른 일실시 예의 공정 단면도이다.
먼저, 도 3a는 상기의 도 2a에서 상술한 공정으로 형성된 기판상에 포지티브 포토레지스트층을 형성하고, 제2하프톤 마스크를 이용하여 노광 공정을 실시하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 도 2a에 상술한 공정으로 기판(41)상에 반도체층(42)을 형성한 후, 게이트 절연막(43)을 형성한다. 이어서, 포지티브 포토레지스트층(44)을 형성하고, 제2하프톤 마스크(45)을 상기 기판상에 얼라인 한 후, 노광 공정을 진행한다.
이때 제2하프톤 마스크의 구성은 상기 제1하프톤 마스크와 비교할 때 크게 차이없이 하프톤 영역(45a), 차단 영역(45b) 및 오픈 영역(45c)으로 구성되어 있다. 다만 노광되는 포토레지스트가 포지티브 포토레지스트층이기 때문에 현상공정에서 광에 노출되는 영역(44a)은 제거되고, 광에 노출되지 않은 영역(44b)은 남기 때문에 오픈 영역과 차단 영역이 반대로 형성되어 있다는 것이 차이가 있다. 또한, 광에 일부분만 노출되는 영역(44c)는 노출된 상부 부분만 제거된다.
다음, 도 3b는 현상 공정으로 포지티브 불순물 주입 패턴을 형성한 후, 불순물 주입 공정하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 노광 공정을 한 포티지티브 포토레지스트층을 현상 공정을 진행하게 되면, 상기 도 2c에서 상술한 네가티브 포토레지스트층의 현상 공정과는 반대로 광에 노출된 영역은 제거 되고, 노출되지 않은 영역만이 남게 되어 '⊥'자의 형상으로 제1두께 영역(47a)과 제2두께 영역(47b)을 갖는 포지티브 불순물 주입 패턴(47)이 형성된다. 이때, 상기 제2두께 영역의 두께는 제1두께 영역의 3 내지 30%의 두께로 형성된다.
따라서, 제2하프톤 마스크의 하프톤 영역의 광투과도가 높은 경우에는 포지티브 불순물 주입 패턴의 제2두께가 얇아지게되고, 광투과도가 낮은 경우에는 포지티브 이온 주입 패턴의 두께가 두꺼워지게 되므로, 제1하프톤 마스크의 하프톤 영역의 광투과도에 의해 형성된 네가티브 불순물 주입 패턴의 제2두께의 두께 관계와는 반대 관계에 있다는 것에 유의하여 공정을 진행해야 한다. 즉, 포지티브 불순물 주입 패턴의 제2두께를 두껍게 형성하기 위해서는 하프톤 영역의 광투과도를 낮추고, 얇게 형성하기 위해서는 광투과도를 높어야 한다.
그러나, 불순물 주입 공정(48)은 도 2c에서 상술한 것과 같은 원리로 진행된다. 포지티브 불순물 주입 패턴의 제1두께 영역의 하부의 반도체층 영역에는 불순물이 거의 주입되지 않는 반면, 제2두께 영역에는 포지티브 불순물 주입 패턴의 제2두께 영역의 두께에 따라 하부의 저농도 불순물 주입 영역인 LDD 영역(49a)에 주입되는 불순물의 농도가 결정된다. 즉, 제2두께 영역의 두께가 두꺼우면 저농도 불순물 주입 영역에 주입되는 불순물의 농도가 낮아지게 되고, 얇으면 불순물의 농도가 높아지게 된다. 그리고 오픈된 영역에는 불순물 주입 공정의 불순물 주입 정도에 따라 불순물 농도가 결정되는 고농도 불순물 주입 영역인 소오스/드레인 영역(49b)이 형성된다. 그러나 필요에 따라서는 불순물 주입 에너지를 크게 하거나 제1두께 영역를 얇게 형성하면 제1두께 영역의 하부의 반도체 영역, 즉, 채널 영역(49c)에도 불순물을 주입할 수 있다.
이때, 이온 주입 가속도는 10 내지 90KeV에서 원하는 가속도를 결정하여 사용할 수 있으며, 불순물 농도도 1013 내지 1017atoms/cm3의 범위 중 어느 범위로든 불순물 주입이 가능하다.
이어서, 상기 포지티브 불순물 주입 패턴을 제거한 후 게이트 전극을 형성하고, 상기 게이트 전극이 형성된 기판상에 하부의 소자를 보호거나 절연하기 위한 패시베이션층을 형성하고, 상기 패시베이션층 및 게이트 절연막에 콘택을 위한 비아홀을 형성하고, 상기 비아홀을 매립한 후, 상기 패시베이션층상에 소오스/드레인 전극을 형성하여 박막트랜지스트를 형성한다.
도 4는 본 발명에 의해 형성된 박막트랜지스터의 단면도이다. 도에서 보는 바와 같이 일정 소자가 형성된 기판(51)상에 고농도 불순물 영역인 소오스/드레인 영역(52)과 저농도 불순물 영역인 LDD 영역(53)과 불순물이 거의 주입되지 않거나 필요에 따라 불순물이 주입된 채널 영역(54)을 갖는 반도체층(55), 상기 반도체층 상에 형성된 게이트 절연막(56) 및 게이트 전극(57)이 형성되어 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자 형성 방법은 하프톤 마스크를 이용하여 두께가 다른 두 영역을 갖는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 이용하여 불순물 주입 공정을 진행함으로써, 저농도 불순물 영역인 LDD 영역과 고농도 불순물 영역인 소오스/드레인 영역을 동시에 형성할 수 있을 뿐만 아니라 필요에 따라서는 채널 영역에도 불순물 주입을 할 수 있어, 박막트랜지스터의 제조 공정이 용이하고, 공정을 단순화할 수 있을 뿐만 아니라 LDD 영역과 소오스/드레인 영역간의 미스얼라인과 같은 문제점을 방지할 수 있는 효과가 있다.

Claims (12)

  1. 일정 소자가 형성된 기판상에 반도체층을 형성하는 단계;
    상기 반도체층이 형성된 기판상에 포토레지스트층을 형성하고, 상기 포토레지스트층을 하프톤 마스크로 패터닝하여 제1두께 영역 및 상기 제1두께 영역의 3 내지 30%의 두께인 제2두께 영역을 갖는 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 이용하여 불순물 주입 공정을 진행하여, 상기 반도체층에 저농도 불순물 영역 및 고농도 불순물 영역을 형성하는 단계
    로 이루어짐을 특징으로 하는 반도체 소자 형성 방법.
  2. 제 1항에 있어서,
    상기 반도체층을 형성하는 단계 이후,
    상기 반도체층상에 게이트 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
  3. 제 1항에 있어서,
    상기 불순물 이온 주입 공정 단계 이후,
    상기 포토레지스트 패턴을 제거하는 단계;
    상기 기판상에 게이트 전극을 형성하는 단계;
    상기 기판상에 패시베이션층을 형성하는 단계; 및
    상기 패시베이션층상에 소오스/드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
  4. 제 1항에 있어서,
    상기 반도체층은 비정질 실리콘을 SPC 공정, ELA 공정, MIC 공정, MILC 공정 및 SLS 공정 중 어느 하나를 이용하여 다결정 또는 단결정 실리콘을 결정화함을 특징으로 하는 반도체 소자 형성 방법.
  5. 제 1항에 있어서,
    상기 포토레지스트는 네가티브형 포토레지스트임을 특징으로 하는 반도체 소자 형성 방법.
  6. 제 1항에 있어서,
    상기 포토레지스트는 포지티브형 포토레지스트임을 특징으로 하는 반도체 소자 형성 방법.
  7. 제 1항에 있어서,
    상기 불순물 주입 공정은 LDD 영역, 소오스/드레인 영역 및 채널 영역 중 어느 하나 이상의 영역을 동시에 형성함을 특징으로 하는 반도체 소자 형성 방법.
  8. 제 1항에 있어서,
    상기 저농도 불순물 영역은 LDD 영역임을 특징으로 하는 반도체 소자 형성 방법.
  9. 제 1항에 있어서,
    상기 고농도 불순물 영역은 소오스/드레인 영역임을 특징으로 하는 반도체 소자 형성 방법.
  10. 삭제
  11. 삭제
  12. 제 1항에 있어서,
    상기 반도체 소자는 박막트랜지스터임을 특징으로 하는 반도체 소자 형성 방법.
KR1020040031145A 2004-05-03 2004-05-03 반도체 소자 형성 방법 KR100611752B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040031145A KR100611752B1 (ko) 2004-05-03 2004-05-03 반도체 소자 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040031145A KR100611752B1 (ko) 2004-05-03 2004-05-03 반도체 소자 형성 방법

Publications (2)

Publication Number Publication Date
KR20050105869A KR20050105869A (ko) 2005-11-08
KR100611752B1 true KR100611752B1 (ko) 2006-08-10

Family

ID=37282972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040031145A KR100611752B1 (ko) 2004-05-03 2004-05-03 반도체 소자 형성 방법

Country Status (1)

Country Link
KR (1) KR100611752B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904076A (zh) * 2019-03-25 2019-06-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、基板及其制备方法、显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517896B (zh) * 2014-12-12 2017-09-15 深圳市华星光电技术有限公司 一种阵列基板的掺杂方法及制造设备
CN105097552A (zh) 2015-08-14 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904076A (zh) * 2019-03-25 2019-06-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、基板及其制备方法、显示装置

Also Published As

Publication number Publication date
KR20050105869A (ko) 2005-11-08

Similar Documents

Publication Publication Date Title
JP6709873B2 (ja) 表示パネル、電子機器
US6599783B2 (en) Method of fabricating a thin film including a protective layer as a mask
KR100218500B1 (ko) 실리콘막 및 그 제조 방법과 이를 포함하는 박막트랜지스터 및 그 제조방법
US7189603B2 (en) Thin film transistor substrate and its manufacture
US7205215B2 (en) Fabrication method of thin film transistor
WO2018000478A1 (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
KR100611752B1 (ko) 반도체 소자 형성 방법
KR100611759B1 (ko) Ｃｍｏｓ 박막트랜지스터 및 그의 제조 방법
KR20030094505A (ko) 박막 반도체 장치의 제조 방법과 그 레지스트 패턴 형성방법
KR100667066B1 (ko) 박막트랜지스터 제조 방법
KR100587363B1 (ko) 다결정 실리콘 박막트랜지스터의 제조방법
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
KR100271493B1 (ko) 박막트랜지스터의 제조방법
KR100308852B1 (ko) 액정표시장치의트랜지스터제조방법
KR100504537B1 (ko) 박막 트랜지스터의 제조 방법
JPH08316487A (ja) 薄膜半導体装置の製造方法
KR100837883B1 (ko) 박막 트랜지스터 형성 방법
KR100271492B1 (ko) 박막트랜지스터의 제조방법
KR100796606B1 (ko) 박막트랜지스터의 제조방법
KR20060000363A (ko) 평판표시소자의 제조방법
KR100923054B1 (ko) 디스플레이 픽셀 및 이의 제조 방법
KR20050101354A (ko) 결정질 실리콘을 마스크로 적용하는 액정표시소자 제조방법
KR100307458B1 (ko) 박막트랜지스터 제조방법
KR100600876B1 (ko) 박막트랜지스터 형성 방법
KR100961961B1 (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14