KR100605909B1 - 금속배선의 절연막 평탄화 방법 - Google Patents
금속배선의 절연막 평탄화 방법 Download PDFInfo
- Publication number
- KR100605909B1 KR100605909B1 KR1020040118396A KR20040118396A KR100605909B1 KR 100605909 B1 KR100605909 B1 KR 100605909B1 KR 1020040118396 A KR1020040118396 A KR 1020040118396A KR 20040118396 A KR20040118396 A KR 20040118396A KR 100605909 B1 KR100605909 B1 KR 100605909B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- silicon nitride
- film
- region
- cmp
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000002184 metal Substances 0.000 title claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 23
- 238000002955 isolation Methods 0.000 title 1
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000001039 wet etching Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 abstract description 13
- 238000005498 polishing Methods 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 3
- 238000001465 metallisation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- ISIJQEHRDSCQIU-UHFFFAOYSA-N tert-butyl 2,7-diazaspiro[4.5]decane-7-carboxylate Chemical compound C1N(C(=O)OC(C)(C)C)CCCC11CNCC1 ISIJQEHRDSCQIU-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
- H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
본 발명은 금속배선의 절연막 평탄화 방법에 관한 것으로, 보다 자세하게는 화학기계적 연마(Chemical Mechanical Polishing, 이하 CMP) 방법으로 평탄화 후 완전하게 평탄화 되지 않은 단차(Step Height)를 없애기 위한 것으로, 제1층간절연막, SiN막, 제2층간절연막을 차례로 형성한 후, CMP 공정과 습식식각 공정을 번갈아 진행함으로써, 단차가 발생하지 않는 완전한 평탄화를 이루는 금속배선의 절연막 평탄화 방법에 관한 것이다.
본 발명의 금속배선의 절연막 평탄화 방법은 소정의 공정을 통해 금속 배선 도선이 형성된 반도체 기판 상에 1차절연막, 실리콘질화막, 2차절연막을 차례로 형성하는 단계; 상기 실리콘질화막 상부점까지 상기 2차절연막을 1차 CMP 하는 단계; 패턴 밀도가 상대적으로 높은 지역의 상기 실리콘질화막을 식각하고 드러난 상기 1차절연막을 2차 CMP 하는 단계; 및 패턴 밀도가 상대적으로 낮은 지역의 상기 실리콘질화막과 상기 2차 CMP가 진행된 지역을 식각하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
금속배선, 절연막, 평탄화.
Description
도 1a 내지 도 1c는 종래기술에 따른 금속배선의 절연막 평탄화 공정단면도.
도 2a 내지 도 2c는 본 발명에 따른 금속배선의 절연막 평탄화 공정단면도.
본 발명은 금속배선의 절연막 평탄화 방법에 관한 것으로, 보다 자세하게는 화학기계적 연마(Chemical Mechanical Polishing, 이하 CMP) 방법으로 평탄화 후 완전하게 평탄화 되지 않은 단차(Step Height)를 없애기 위한 것으로, 제1층간절연막, SiN막, 제2층간절연막을 차례로 형성한 후, CMP 공정과 습식식각 공정을 번갈아 진행함으로써, 단차가 발생하지 않는 완전한 평탄화를 이루는 금속배선의 절연막 평탄화 방법에 관한 것이다.
주지된 바와 같이, CMP 공정은 슬러리(slurry)에 의한 화학 반응과 연마 패 드(polishing pad)에 의한 기계적 가공이 동시에 수행되는 평탄화 공정으로서, 평 탄화를 위해 기존에 이용되어져 왔던 리플로우(reflow) 공정 또는 에치-백(etch-back) 공정 등과 비교해서 글로벌 평탄화를 얻을 수 있고, 아울러, 저온에서 수행될 수 있다는 잇점을 갖는다.
이러한 CMP 공정은 평탄화 공정의 일환으로 제안된 것이지만, 최근에 들어서는 콘택플러그 형성을 위한 폴리실리콘막의 식각 및 금속배선의 형성을 위한 금속막의 식각 공정에 이용되고 있으며, 그 이용 분야가 점차 확대되고 있는 추세이다.
도 1a 및 도 1b는 상기 CMP 공정을 이용한 금속배선의 절연막 평탄화 방법을 설명하기 위한 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 소정의 하지층(도시안됨)이 형성된 반도체 기판(1) 상에 층간절연막(2)을 증착한 상태에서, 상기 층간절연막(2)의 일부분을 선택적으로 식각하여 상기 기판(1) 또는 하지층의 일부분을 노출시키는 수 개의 비아홀(H)을 형성하고, 연속해서, 각 비아홀(H)의 상단의 층간절연막 부분들을 식각하여 금속배선 형성 영역들을 한정하는 수개의 트렌치(T)를 형성한다. 이 후, 상기 트렌치(T) 및 비아홀(H)이 완전 매립되도록 층간절연막(2) 상에 금속막, 예컨데, 구리막(3)을 증착한다.
그 다음, 도 1b에 도시된 바와 같이, 층간절연막(2)이 노출될 때까지 상기 구리막의 표면을 CMP하고, 이를 통해 각 비아홀(H) 및 트렌치(T) 내에 구리 금속배선(3a)을 형성한다.
그러나, 종래의 금속배선의 절연막 평탄화 방법에 따르면, 도 1a에 도시된 바와 같이, 구리막(3)의 증착시 패턴 밀도가 밀한 지역이 패턴 밀도가 소한 지역 보다 낮은 두께로 증착되어 단차가 발생되어, 도 1b에 도시된 바와 같이 구리막의 CMP 결과 패턴 밀도가 밀한 지역에서 디싱(dishing)이 발생됨은 물론 층간절연막(3)의 손실이 발생되며, 또한, 금속배선의 얇아짐(thinning) 현상이 발생됨으로써, 금속배선 자체의 신뢰성은 물론 소자의 신뢰성이 확보되지 못하게 된다. 또한, 도 1c에 도시된 바와 같은 현상으로 단차가 발생할 수 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 화학기계적 연마(Chemical Mechanical Polishing, 이하 CMP) 방법으로 평탄화 후 완전하게 평탄화 되지 않은 단차(Step Height)를 없애기 위한 것으로, 제1층간절연막, SiN막, 제2층간절연막을 차례로 형성한 후, CMP 공정과 습식식각 공정을 번갈아 진행함으로써, 단차가 발생하지 않는 완전한 평탄화를 이루는 반도체 소자의 금속배선의 절연막 평탄화 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 공정을 통해 금속 배선 도선이 형성된 반도체 기판 상에 1차절연막, 실리콘질화막, 2차절연막을 차례로 형성하는 단계; 상기 실리콘질화막 상부점까지 상기 2차절연막을 1차 CMP 하는 단계; 패턴 밀도가 상대적으로 높은 지역의 상기 실리콘질화막을 식각하고 드러난 상기 1차절연막을 2차 CMP 하는 단계; 및 패턴 밀도가 상대적으로 낮은 지역의 상기 실리콘질화막과 상기 2차 CMP가 진행된 지역을 식각하는 단계를 포함하여 이루어짐을 특징으로 하는 금속배선의 절연막 평탄화 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2c는 본 발명에 따른 금속배선의 절연막을 평탄화하기 위한 공정단면도를 나타낸 것이다.
먼저, 도 2a에 도시된 바와 같이, 금속 배선 증착공정, 사진공정 및 식각공정을 통해 금속 배선 도선(10)이 형성된 반도체 기판(100)상에 1차절연막(20), 실리콘질화막(SiN)(30), 2차절연막(40)을 차례로 형성한다. 절연 물질로 1차절연막(20)을 형성한 후, 후속 공정에 의한 식각선택비를 향상시키기 위해 SiN(30)을 형성하고, 이 후 2차절연막(40)을 형성한다.
이 후, 도 2b에 도시된 바와 같이, 상기 SiN(30)막 상부점까지 상기 2차절연막(40)을 평탄화하는 1차 CMP 공정을 진행한다. 이 후, 도 2c에 도시된 바와 같이, 패턴 밀도에 따른 단차 발생을 억제하기 위해, 밀도가 높은 지역의 SiN(30)을 인산에 의한 습식 식각 공정으로 제거하고 2차 CMP 공정을 진행하여 상기 1차절연막(20)을 평탄화하며, 다시 밀도가 낮은 지역의 SiN(30)을 인산에 의한 습식 식각 공정으로 제거하여 상기 1차절연막(20)의 완전 평탄화를 이룬다. 상기 밀도가 낮은 지역의 SiN(30)을 인산에 의한 습식 식각 공정은 상기 2차 CMP가 진행된 지역도 식각하게 된다.
이 때, 상기 2차 CMP 공정에서 입은 상기 1차절연막(20)의 표면 스크래치 또는 불균일성(scratch, nonuniformity)이 상기 저밀도 지역의 인산에 의한 습식 식각 공정의 영향으로 인해 제거되기 때문에 결함없는 STI 구조의 형성이 매우 용이해 진다.
상기 도 2a 내지 도 2c에 도시된 공정 후, 탈이온수포함 불산(DIW HF)를 이용한 상기 1차절연막(20)의 습식식각공정을 추가로 진행함으로써, 절연막의 높이를 조절할 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자의 금속배선 형성방법은 제1층간절연막, SiN막, 제2층간절연막을 차례로 형성한 후 CMP 공정과 습식식각 공정을 번갈아 진행함으로써, 금속배선의 층간절연막의 CMP 공정후 발생하는 단차(Step Height)가 발생하지 않고 완전한 평탄화를 이룰 수 있으므로, 반도체 소자의 성능 및 수율을 향상시킬 수 있다.
Claims (3)
- 절연막 평탄화 방법에 있어서,소정의 공정을 통해 패턴의 밀도의 차이가 있는 금속배선 도선이 형성된 반도체 기판 상에 1차절연막, 실리콘질화막, 2차절연막을 차례로 형성하는 단계;패턴 밀도가 상대적으로 높은 지역의 상기 실리콘질화막 상부점까지 상기 2차절연막을 1차 CMP 하는 단계;패턴 밀도가 상대적으로 높은 지역의 상기 실리콘질화막을 식각하고 드러난 상기 1차절연막을 2차 CMP 하는 단계; 및패턴 밀도가 상대적으로 낮은 지역의 상기 실리콘질화막과 상기 2차 CMP가 진행된 지역을 식각하는 단계를 포함하여 이루어짐을 특징으로 하는 금속배선의 절연막 평탄화 방법.
- 제 1 항에 있어서,상기 실리콘질화막의 식각은 인산에 의한 습식식각으로 진행됨을 특징으로 하는 금속배선의 절연막 평탄화 방법.
- 제 1 항에 있어서,상기 패턴 밀도가 상대적으로 낮은 지역의 실리콘질화막의 식각 후, DHF로 상기 1차절연막을 식각하여 절연막의 높이를 조절함을 특징으로 하는 금속배선의 절연막 평탄화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040118396A KR100605909B1 (ko) | 2004-12-31 | 2004-12-31 | 금속배선의 절연막 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040118396A KR100605909B1 (ko) | 2004-12-31 | 2004-12-31 | 금속배선의 절연막 평탄화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060078438A KR20060078438A (ko) | 2006-07-05 |
| KR100605909B1 true KR100605909B1 (ko) | 2006-08-01 |
Family
ID=37170342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040118396A KR100605909B1 (ko) | 2004-12-31 | 2004-12-31 | 금속배선의 절연막 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100605909B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100877255B1 (ko) * | 2007-06-11 | 2009-01-07 | 주식회사 동부하이텍 | 반도체 소자의 금속 배선 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990028084A (ko) * | 1997-09-30 | 1999-04-15 | 윤종용 | 반도체 소자 제조방법 |
| JPH11145140A (ja) | 1997-11-13 | 1999-05-28 | Nec Corp | 半導体装置の製造方法 |
| KR20020073036A (ko) * | 2001-03-14 | 2002-09-19 | 삼성전자 주식회사 | 반도체소자의 제조방법 |
| KR20020095343A (ko) * | 2001-06-14 | 2002-12-26 | 삼성전자 주식회사 | 반도체 소자의 평탄화 방법 |
-
2004
- 2004-12-31 KR KR1020040118396A patent/KR100605909B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990028084A (ko) * | 1997-09-30 | 1999-04-15 | 윤종용 | 반도체 소자 제조방법 |
| JPH11145140A (ja) | 1997-11-13 | 1999-05-28 | Nec Corp | 半導体装置の製造方法 |
| KR20020073036A (ko) * | 2001-03-14 | 2002-09-19 | 삼성전자 주식회사 | 반도체소자의 제조방법 |
| KR20020095343A (ko) * | 2001-06-14 | 2002-12-26 | 삼성전자 주식회사 | 반도체 소자의 평탄화 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060078438A (ko) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6248667B1 (en) | Chemical mechanical polishing method using double polishing stop layer | |
| JPH09162292A (ja) | 半導体装置の製造方法 | |
| US6893937B1 (en) | Method for preventing borderless contact to well leakage | |
| KR20050013824A (ko) | 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자 | |
| US6251783B1 (en) | Method of manufacturing shallow trench isolation | |
| KR100726746B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100605909B1 (ko) | 금속배선의 절연막 평탄화 방법 | |
| US6087262A (en) | Method for manufacturing shallow trench isolation structure | |
| KR100895388B1 (ko) | 반도체소자의 제조방법 | |
| KR100868925B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US20040137680A1 (en) | Manufacturing method of semiconductor device | |
| JP2010027690A (ja) | 半導体装置の製造方法 | |
| KR100971432B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100567872B1 (ko) | 반도체 제조 장치에서의 소자 분리막 형성 방법 | |
| KR100763702B1 (ko) | 폴리 스트링거를 방지하는 반도체 소자의 ｓｔｉ형성 방법 | |
| KR100478481B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR100905163B1 (ko) | 반도체소자의 제조방법 | |
| JPH11135613A (ja) | 半導体装置の製造方法 | |
| KR100829369B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR101046717B1 (ko) | 반도체 소자의 자기정렬콘택 형성 방법 | |
| KR100588645B1 (ko) | 반도체 장치의 소자 분리막 제조 방법 | |
| KR100712985B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100743619B1 (ko) | 반도체장치의 트렌치 형성방법 | |
| KR20110108546A (ko) | 다마신 공정을 이용한 반도체장치 제조 방법 | |
| US20060166458A1 (en) | Method for forming shallow trench isolation structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |