KR100605097B1 - 반도체 제조 장치의 서셉터 - Google Patents

반도체 제조 장치의 서셉터 Download PDF

Info

Publication number
KR100605097B1
KR100605097B1 KR1019990013312A KR19990013312A KR100605097B1 KR 100605097 B1 KR100605097 B1 KR 100605097B1 KR 1019990013312 A KR1019990013312 A KR 1019990013312A KR 19990013312 A KR19990013312 A KR 19990013312A KR 100605097 B1 KR100605097 B1 KR 100605097B1
Authority
KR
South Korea
Prior art keywords
silicon film
susceptor
wafer
panel
semiconductor manufacturing
Prior art date
Application number
KR1019990013312A
Other languages
English (en)
Other versions
KR20000066303A (ko
Inventor
박달
이영철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990013312A priority Critical patent/KR100605097B1/ko
Publication of KR20000066303A publication Critical patent/KR20000066303A/ko
Application granted granted Critical
Publication of KR100605097B1 publication Critical patent/KR100605097B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명에 따른 반도체 제조 장치의 서셉터는 판넬, 제 1의 실리콘막 및 제 2의 실리콘막을 포함한다. 상기 판넬은 카본의 재질을 갖는다. 상기 제 1의 실리콘막은 상기 판넬의 모든 면에 소정의 두께로 형성된다. 상기 제 2의 실리콘막은 상기 제 1의 실리콘막의 소정의 면에 형성되며, 상기 제 1의 실리콘막보다 얇은 두께를 가진다. 상기한 바와 같이, 본 발명에 따른 반도체 제조 장치의 서셉터는 판넬 상에 형성된 제 1의 실리콘막의 소정의 면에 형성된 제 2의 실리콘막을 갖는다. 이와 같이, 상기 서셉터의 제 1의 실리콘막 상에 제 2의 실리콘막이 형성되어 제 1의 실리콘막 표면으로부터의 파티클의 발생이 제 2의 실리콘막에 의해 방지됨으로써, 반도체 제조 공정의 수율이 높아진다.

Description

반도체 제조 장치의 서셉터{A SUSCEPTOR OF SEMICONDUCTOR FABRICATING APPARATUS}
도 1은 일반적인 HSG 성장 장치의 단면을 보여주는 단면도;
도 2는 도 1의 HSG 성장 장치 내의 서셉터를 보여주는 평면도 및 단면도;
도 3은 도 1의 서셉터의 표면 상태 및 HSG 성장 장치 내에서 발생되는 파티클을 보여주는 도면;
도 4는 도 1의 HSG 성장 장치 내의 압력 변화를 보여주는 도면;
도 5는 본 발명에 따른 HSG 성장 장치 내의 서셉터를 보여주는 단면도 및;
도 6a 및 도 6b는 도 5의 서셉터의 표면 상태를 보여주는 도면들이다.
*도면의 주요 부분에 대한 부호 설명
10 : 챔버 21, 22 : 펌프
31, 32 : 링 40 : 서셉터
51, 52, 53 : 웨이퍼 리프트 핀 60 : 히터
70 : 웨이퍼 81, 82 : 실리콘 커버
90 : 게이트
본 발명은 반도체 제조 장치에 관한 것으로서, 더 구체적으로는 반도체 제조 장치의 서셉터에 관한 것이다.
최근, 반도체 장치의 고집적화의 추세에 따라 반도체 장치의 용량 즉, 커패시턴스(capacitance)를 향상시키기 위한 HSG 공정(hemi spherical glass processing)을 진행하는 반도체 제조 장치가 널리 사용되고 있다. 이 HSG 공정은 고온 및 고진공의 공정 조건에서 진행되므로, 반도체 제조 장치 자체가 내열성을 가져야 하고 그리고 파티클(particle)의 발생이 적은 부품들이 사용되어야 한다. 만약, HSG 공정 중에 파티클이 발생되면, 이러한 파티클은 반도체 제조 공정의 방해 요인으로 작용되어 제조되는 반도체 장치의 불량을 일으키는 문제점으로 발전된다.
따라서, 본 발명의 목적은 파티클의 발생을 억제하여, 제조되는 반도체 장치의 불량을 방지하는 반도체 제조 장치를 제공하는 것이다.
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 웨이퍼 상에 반도체 장치를 형성시키는 반도체 제조 장치는 상기 웨이퍼가 소정의 온도를 갖도록 열을 발생하는 히팅 수단 및; 상기 히팅 수단으로부터의 상기 열을 상기 웨이퍼 전체로 균일하게 전달하는 열 전달 수단을 포함하되, 상기 열 전달 수단은 소 정의 재질을 가지는 판넬과, 상기 판넬 상에 소정의 두께로 형성되는 제 1 코팅막 및, 상기 제 1 코팅막 상에 형성되며, 상기 제 1의 코팅막보다 얇은 두께를 가지는 제 2의 코팅막을 포함한다.
이 실시예에 있어서, 상기 제 1 및 제 2의 코팅막들 각각은 실리콘막이다.
이 실시예에 있어서, 상기 제 2의 실리콘막의 두께는 0.5에서 1 마이크로미터이다.
(작용)
이와 같은 장치에 의해서, 파티클의 발생이 억제되어, 제조되는 반도체 장치의 불량이 방지됨으로써, 반도체 제조 공정의 수율이 높아진다.
(실시예)
이하, 본 발명의 바람직한 실시예에 따른 참조도면 도 1 내지 도 6b에 의거하여 실시예에 설명한다.
도 5를 참조하면, 본 발명에 따른 반도체 제조 장치의 서셉터(400)는 판넬(410), 제 1의 실리콘막(420) 및 제 2의 실리콘막(430)을 포함한다. 상기 판넬(410)은 카본의 재질을 갖는다. 상기 제 1의 실리콘막(420)은 상기 판넬(410)의 모든 면에 소정의 두께로 형성된다. 상기 제 2의 실리콘막(430)은 상기 제 1의 실리콘막(420)의 소정의 면에 형성되며, 상기 제 1의 실리콘막(420)보다 얇은 두께를 가진다. 상기한 바와 같이, 본 발명에 따른 반도체 제조 장치의 서셉터(400)의 판넬(410) 상에 형성된 제 1의 실리콘막(420)의 소정의 면에 제 2의 실리콘막(430)이 형성되어, 제 2의 실리콘막(420)에 의해 제 1의 실리콘막(420) 표면으로부터의 파 티클의 발생이 방지됨으로써, 반도체 제조 공정의 수율이 높아진다.
도 1을 참조하면, 일반적인 반도체 제조 장치 특히, HSG 성장 장치는 챔버(10), 펌프들(21, 22), 링들(31, 32), 서셉터(40), 웨이퍼 리프트 핀들(51, 52, 53), 히터(60), 실리콘 커버들(81, 82) 및 게이트(90)를 구비한다. 상기 챔버(10)는 웨이퍼(70) 상에 반도체 장치를 형성시키기 위해 HSG 공정의 공정 조건들(예를 들어, 압력, 온도 등)을 형성시키기 위한 용기이다. 상기 펌프들(21, 22)은 상기 챔버(10) 내의 조건들 중 압력 조건 즉, 챔버(10) 내부가 요구되는 압력을 갖는 진공 상태가 되도록 챔버(10) 내의 공기를 챔버(10) 외부로 펌핑한다. 상기 링들(31, 31)은 챔버(10) 내부에 위치되며, 서셉터(40)를 고정시킨다. 상기 서셉터(40)는 챔버(10) 내의 링들(31, 32)의 사이에 위치되며, 히터(60)로부터의 열을 웨이퍼(70)의 모든 면에 균일하게 전달한다.
상기 웨이퍼 리프트 핀들(51, 52, 53)은 게이트(90)가 오픈된 다음, 웨이퍼(70)가 외부의 이송 장치(도시되지 않음)에 의해 챔버(10) 내로 이동되면, 웨이퍼(70)를 서셉터(40)의 상층으로 이동시킨다. 상기 히터(60)는 상기 챔버(10) 내의 조건들 중 온도 조건 즉, 챔버(10) 내부의 온도를 요구되는 온도로 조절하기 위해 열을 발생한다. 상기 실리콘 커버들(81, 82)은 HSG 공정 상에서 반도체 장치의 커패시턴스를 증가시키기 위한 실리콘 소오스 역할을 한다. 상기 게이트(90)는 챔버(10)와 외부를 연결시키거나 차단시킨다.
그런데, 상기 HSG 성장 장비로 HSG 성장 공정이 진행된 후, HSG 성장 공정이 진행된 웨이퍼를 검사해보면, 웨이퍼가 불량되는 경우가 발생된다. 이 불량은 도 3b 및 도 3c와 같은 파티클들이 웨이퍼의 표면에 달라붙어, 파티클들이 묻은 웨이퍼에 HSG 공정이 수행됨으로써 발생된다. 이는, 웨이퍼 상의 파티클들이 반도체 장치의 HSG 성장 공정을 방해하는 요소로 작용되기 때문이다. 이러한, 파티클은 주로 서셉터(40)에서 발생된다. 서셉터(40)는 도 2a 및 도 2b와 같은 형태를 가지며, 도시되지는 않았지만, 카본(carbon) 재질의 판넬의 모든 면에 소정 두께의 실리콘(si)이 코팅되어 있다.
상기 파티클은 챔버(10) 내의 압력의 변화에 의해 도 3a와 같이, 서셉터(40)의 표면의 실리콘 조각들이 떨어져 나옴으로 인해서 발생된다. 이러한 챔버(10) 내의 압력 변화는 도 4와 같이, HSG 공정이 수행되기 위해 웨이퍼(70)가 챔버(10) 내로 이동(①구간, A)되거나, HSG 공정이 완료된 웨이퍼(70)가 챔버(10) 외부로 이동(①구간, C)될 때 그리고 HSG 공정 수행되는 도중에 압력이 변화(⑤구간, B)될 때 발생된다. 도 4의 A, B, C는 챔버(10) 내의 압력 변화를 나타내며, 이때 서셉터(40)의 표면에서 실리콘 조각들이 떨어져서 웨이퍼의 표면에 달라붙게 된다.
도 5를 참조하면, 이러한, 서셉터(40)로부터의 파티클의 발생을 방지하기 위해, 본 발명에 따른 HSG 성장 장비에서의 서셉터(400)는 도 6a 및 도 6b와 같이, 일반적인 서셉터(40) 보다 더욱 미세하고 견고한 표면을 가진다. 상기 서셉터(400)는 판넬(410), 제 1의 실리콘막(420) 및 제 2의 실리콘막(430)을 포함한다. 상기 판넬(410)은 카본 재질을 가진다. 상기 제 1의 실리콘막(420)은 상기 판넬(410)의 모든 면에 소정의 두께(예를 들어, 약 70μm)로 코팅된다. 상기 제 2의 실리콘막(430)은 상기 제 1의 실리콘막(420) 상의 웨이퍼에 대응되는 부분에 소 정의 두께(예를 들어, 약 0.5 ∼ 1μm)로 코팅된다.
상기 서셉터(40)의 제 2의 실리콘막(430)은 서셉터의 표면을 도 6a 및 도 6b와 같이, 매끄럽고 단단하게 만드는 역할을 하며, 상기 제 2 실리콘막(430)은 챔버(10) 내에서 소정의 온도 조건(예를 들어, 약 720℃)과 압력 조건(예를 들어, 약 10-8torr)에서 소정의 시간(예를 들어, 약 1 ∼ 10 시간) 동안에 챔버(10) 내에서 HSG 공정을 통해 형성된다. 이와 같이, 상기 서셉터(400)가 매끄럽고 단단한 표면 구조(제2의 실리콘막)를 가짐으로써, 챔버(10) 내의 환경 조건들이 변화되더라도 서셉터(400) 표면으로부터의 파티클은 발생되지 않는다.
상기한 바와 같이, 본 발명에 따른 반도체 제조 장치의 서셉터(400)의 판넬(410) 상에 형성된 제 1의 실리콘막(420)의 웨이퍼와 대응되는 면에 제 2의 실리콘막(430)이 형성되어, 제 2의 실리콘막(420)에 의해 제 1의 실리콘막(420) 표면으로부터의 파티클의 발생이 방지됨으로써, 반도체 제조 공정의 수율이 높아진다.
이상에서, 본 발명에 따른 반도체 제조 장치를 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 다양한 변화 및 변경이 가능함은 물론이다.
상기한 바와 같이, 판넬 상에 형성된 제 1의 실리콘막의 소정의 면에 제 2의 실리콘막을 형성시켜서, 제 1의 실리콘막 표면으로부터의 파티클의 발생을 방지함으로써, 반도체 제조 공정의 수율이 높아진다.

Claims (3)

  1. 웨이퍼 상에 반도체 장치를 형성시키는 반도체 제조 장치에 있어서:
    상기 웨이퍼가 소정의 온도를 갖도록 열을 발생하는 히팅 수단 및;
    상기 히팅 수단으로부터의 상기 열을 상기 웨이퍼 전체로 균일하게 전달하는 열 전달 수단을 포함하되,
    상기 열 전달 수단은,
    소정의 재질을 가지는 판넬과,
    상기 판넬 상에 소정의 두께로 형성되는 제 1의 코팅막 및,
    상기 제 1의 코팅막 상에 형성되며, 상기 제 1의 코팅막보다 얇은 제 2의 코팅막을 포함하는 것을 특징으로 하는 반도체 제조 장치.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2의 코팅막들 각각은 실리콘막인 것을 특징으로 하는 반도체 제조 장치.
  3. 제 2 항에 있어서,
    상기 제 2의 실리콘막의 두께는 0.5에서 1 마이크로미터인 것을 특징으로 하는 반도체 제조 장치.
KR1019990013312A 1999-04-15 1999-04-15 반도체 제조 장치의 서셉터 KR100605097B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990013312A KR100605097B1 (ko) 1999-04-15 1999-04-15 반도체 제조 장치의 서셉터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990013312A KR100605097B1 (ko) 1999-04-15 1999-04-15 반도체 제조 장치의 서셉터

Publications (2)

Publication Number Publication Date
KR20000066303A KR20000066303A (ko) 2000-11-15
KR100605097B1 true KR100605097B1 (ko) 2006-07-26

Family

ID=19580159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990013312A KR100605097B1 (ko) 1999-04-15 1999-04-15 반도체 제조 장치의 서셉터

Country Status (1)

Country Link
KR (1) KR100605097B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480182B1 (ko) * 2002-01-04 2005-03-31 주성엔지니어링(주) 산화방지 처리가 된 웨이퍼 서셉터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55110034A (en) * 1979-02-19 1980-08-25 Fujitsu Ltd Method for growing epitaxial layer
JPS62293713A (ja) * 1986-06-13 1987-12-21 Toshiba Ceramics Co Ltd エピタキシヤル成長装置用サセプタ−
KR890015398A (ko) * 1988-03-31 1989-10-30 윌리암 에프.마아쉬 급속 열 처리 장치로 화학 반응 공정을 하기 위한 웨이퍼 지지 고정구 및 그것의 제작방법
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
KR19990009775A (ko) * 1997-07-11 1999-02-05 윤종용 Pecvd 플라즈마 챔버의 서셉터 및 이를 이용한 챔버 클리닝 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55110034A (en) * 1979-02-19 1980-08-25 Fujitsu Ltd Method for growing epitaxial layer
JPS62293713A (ja) * 1986-06-13 1987-12-21 Toshiba Ceramics Co Ltd エピタキシヤル成長装置用サセプタ−
KR890015398A (ko) * 1988-03-31 1989-10-30 윌리암 에프.마아쉬 급속 열 처리 장치로 화학 반응 공정을 하기 위한 웨이퍼 지지 고정구 및 그것의 제작방법
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
KR19990009775A (ko) * 1997-07-11 1999-02-05 윤종용 Pecvd 플라즈마 챔버의 서셉터 및 이를 이용한 챔버 클리닝 방법

Also Published As

Publication number Publication date
KR20000066303A (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
JP3234617B2 (ja) 熱処理装置用基板支持具
KR100854804B1 (ko) 피처리 기판에 대하여 반도체 처리를 실시하는 장치
TWI487058B (zh) 用於半導體基體上各種材質之分層沉積的裝置以及用於該裝置之升降銷
TW201933442A (zh) 遮擋盤組件、半導體加工裝置和方法
US11532499B2 (en) Semiconductor processing apparatus and method utilizing electrostatic discharge (ESD) prevention layer
JPS59121876A (ja) 薄膜デバイス用ガラス基板
JP4199213B2 (ja) 基板処理方法
KR100605097B1 (ko) 반도체 제조 장치의 서셉터
US20240087945A1 (en) Semiconductor processing apparatus and method utilizing electrostatic discharge (esd) prevention layer
JP4060941B2 (ja) プラズマ処理方法
JP4792719B2 (ja) 成膜装置及び成膜方法
KR101421645B1 (ko) 기판처리장치
US20220251726A1 (en) Epitaxial growth apparatus and method of producing epitaxial wafer
US6306183B1 (en) Method of forming manufacturing semiconductor device
JPH09181060A (ja) 薄膜成膜装置
JPS60249329A (ja) スパッタエッチング装置
JPH10167830A (ja) 化学気相蒸着炭化珪素材の製造方法
US20050233559A1 (en) Method of forming a layer on a wafer
US12051576B2 (en) Multicathode deposition system and methods
JP2011079311A (ja) 金型上への保護層の形成及び保護層を有する金型
KR100369776B1 (ko) 반도체 소자용 박막의 표면 처리 방법 및 사진 식각 방법
KR20010027042A (ko) 반도체 소자 제조용 공정 챔버
KR20070002277A (ko) 화학기상증착설비
KR20050120834A (ko) 반도체 제조 장치
KR100705722B1 (ko) 반도체 장치의 제조에서 막의 증착 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee