KR100599123B1 - 질화물 반도체의 제조방법 - Google Patents

질화물 반도체의 제조방법 Download PDF

Info

Publication number
KR100599123B1
KR100599123B1 KR1020040103686A KR20040103686A KR100599123B1 KR 100599123 B1 KR100599123 B1 KR 100599123B1 KR 1020040103686 A KR1020040103686 A KR 1020040103686A KR 20040103686 A KR20040103686 A KR 20040103686A KR 100599123 B1 KR100599123 B1 KR 100599123B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
layer
buffer layer
substrate
single crystal
Prior art date
Application number
KR1020040103686A
Other languages
English (en)
Other versions
KR20060064985A (ko
Inventor
배성범
윤선진
임정욱
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020040103686A priority Critical patent/KR100599123B1/ko
Publication of KR20060064985A publication Critical patent/KR20060064985A/ko
Application granted granted Critical
Publication of KR100599123B1 publication Critical patent/KR100599123B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 질화물 반도체의 제조방법에 관한 것으로, 보다 상세하게는 기판 상에 소정 두께의 AlxOyNz(0≤x≤1, 0≤y≤1, 0≤z≤1) 완충층을 증착하는 단계와, 열처리를 수행한 후 소정 두께의 단결정 반도체층을 성장하는 단계를 포함함으로써, 종래의 저온 GaN 및 AlN 층을 이용한 성장법에 비해 ALE로 성장된 완충층의 조성 및 밀도 제어를 통하여 기판과의 격자 부정합 및 열팽창계수 차이를 감소시켜 질화물 반도체의 특성을 높일 수 있는 효과가 있다.
질화물 반도체, 사파이어 기판, 원자층 에피택시(ALE), 유기금속 화학기상증착법(MOCVD), 완충층, 단결정 반도체층

Description

질화물 반도체의 제조방법{Fabrication method of nitride semiconductor}
도 1은 본 발명의 일 실시예에 따른 질화물 반도체를 설명하기 위한 단면도.
도 2는 본 발명의 일 실시예에 따른 질화물 반도체의 제조방법을 설명하기 위한 흐름도.
*** 도면의 주요 부분에 대한 부호 설명 ***
100 : 기판, 110 : AlxOyNz 완충층,
120 : AlxGa1-xN 단결정 반도체층
본 발명은 갈륨(Ga), 알루미늄(Al) 또는 인듐(In) 등의 Ⅲ족 원소와 질소를 포함하는 Ⅲ-질화물(Nitride) 반도체의 제조방법에 관한 것으로, 보다 상세하게는 사파이어 기판 상에 증착된 AlxOyNz 박막을 암모니아 분위기에서 열처리하여 완충층으로 사용함으로써, 기판과의 격자 부정합 및 열팽창계수 차이를 감소시켜 질화물 반도체의 특성을 높일 수 있는 질화물 반도체의 제조방법에 관한 것이다.
일반적으로, GaN계 화합물 반도체는 직접 천이형 반도체로서 가시광선에서 자외선까지 파장 제어가 가능하며 높은 열적ㆍ화학적 안정성, 높은 전자이동도 및 포화전자속도, 큰 에너지 밴드갭 등 기존의 GaAs 및 InP계 화합물 반도체에 비하여 뛰어난 물성을 가지고 있다.
이러한 특성을 바탕으로 가시광 영역의 발광 다이오드(LED) 및 레이저 다이오드(LD)등의 광소자, 고출력 및 고주파 특성이 요구되는 차세대 무선통신 및 위성통신 시스템에 사용되는 전자소자 등 기존의 화합물 반도체로는 한계성을 가지는 분야로 응용범위가 확대되고 있다.
이러한 GaN계 화합물 반도체는 격자상수가 일치하는 기판의 부재로 인하여 사파이어(Al2O3)나 탄화규소(SiC)등을 주로 사용하고 있다. 격자 부정합된 기판을 사용함에 따른 GaN 박막의 특성저하를 줄이기 위하여 종래에는 저온에서 성장된 질화갈륨(GaN) 및 질화알루미늄(AlN)을 완충층으로 사용하는 기술이 사용되고 있다.
그러나, 종래의 기술에 따른 질화물 반도체인 GaN의 경우 격자 정합된 기판의 부재로 인하여 다양한 종류의 기판들이 이용되고 있으나, 격자 부정합에 따른 결정결함 형성 및 고온의 성장온도로 인한 열팽창 계수의 차이로 인하여 양질의 단결정을 얻기 어려운 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 사파이어 기판 상에 증착된 AlxOyNz 박막을 암모니아 분위기에서 열처리하여 완충층으로 사용함으로써, 기판과의 격자 부정합 및 열팽창계수 차이를 감소시켜 질화물 반도체의 특성을 높일 수 있는 질화물 반도체의 제조방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 일 측면은, (a) 기판 상에 소정 두께의 AlxOyNz(0≤x≤1, 0≤y≤1, 0≤z≤1) 완충층을 증착하는 단계; 및 (b) 열처리를 수행한 후 소정 두께의 단결정 반도체층을 성장하는 단계를 포함하여 이루어진 질화물 반도체의 제조방법을 제공하는 것이다.
여기서, 상기 기판은 사파이어 기판임이 바람직하다.
바람직하게는, 상기 단계(a)에서, 상기 AlxOyNz 완충층을 증착하기 전에 상기 기판을 유기 용제를 이용하여 세정하는 단계를 더 포함한다.
바람직하게는, 상기 단계(a)에서, 상기 AlxOyNz 완충층은 원자층 에피택시(ALE), 플라즈마 원자층 에피택시(PEALE), 스퍼터(Sputter) 또는 전자빔(E-beam) 중 어느 하나의 방법을 이용하여 10Å 내지 1000Å 두께로 형성된다.
바람직하게는, 상기 단계(b)에서, 상기 열처리는 암모니아 분위기에서 유기금속 화학기상증착법(MOCVD)을 이용하여 400℃ 내지 700℃의 온도로 수행한다.
바람직하게는, 상기 단계(b)에서, 상기 단결정 반도체층은 갈륨(Ga), 알루미늄(Al) 및 암모니아(NH3)를 이용하여 800℃ 내지 1100℃에서 AlxGa1-xN(0≤x≤1)층으로 형성된다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러 나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
도 1은 본 발명의 일 실시예에 따른 질화물 반도체를 설명하기 위한 단면도이고, 도 2는 본 발명의 일 실시예에 따른 질화물 반도체의 제조방법을 설명하기 위한 흐름도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 질화물 반도체의 제조방법은 먼저, 단계S100에서는 예컨대, 사파이어(Al2O3) 기판(100)을 유기 용제를 이용하여 세정한다.
이후, 단계S200으로 진행하여 상기 기판(100)의 상부에 예컨대, 원자층 에피택시(Atomic Layer Epitaxy; ALE), 플라즈마 원자층 에피택시(Plasma Enhanced Atomic Layer Epitaxy; PEALE), 스퍼터(Sputter) 또는 전자빔(E-beam) 중 어느 하나의 방법을 이용하여 약 10Å 내지 1000Å 두께 범위로 다양한 조성 및 밀도를 가지는 AlxOyNz(0≤x≤1, 0≤y≤1, 0≤z≤1) 완충층(buffer layer)(110)을 증착한다.
다음으로, 단계S300에서는 예컨대, 암모니아(NH3) 분위기에서 유기금속 화학기상증착법(Metal Organic Chemical Vapor Deposition; MOCVD)을 이용하여 약 400℃ 내지 700℃의 온도로 열처리를 수행한다.
이후, 단계S400으로 진행하여 상기 열처리된 AlxOyNz 완충층(110) 상에 Ⅲ족 소스인 갈륨(Gallium : Ga) 또는 알루미늄(Aluminum : Al) 등과 Ⅴ족 소스인 암모니아(NH3) 등을 이용하여 고온(약 800℃ 내지 1100℃)에서 질화물 반도체인 AlxGa1-xN(0≤x≤1) 단결정 반도체층(120)을 성장한다.
전술한 본 발명에 따른 질화물 반도체의 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
이상에서 설명한 바와 같은 본 발명의 질화물 반도체의 제조방법에 따르면, 기판 상에 증착된 AlxOyNz 박막을 암모니아 분위기에서 열처리하여 완충층으로 사용함으로써, 종래의 저온 GaN 및 AlN 층을 이용한 성장법에 비해 원자층 에피택시(ALE)로 성장된 완충층의 조성 및 밀도 제어를 통하여 기판과의 격자 부정합 및 열팽창계수 차이를 감소시켜 질화물 반도체의 특성을 높일 수 있는 이점이 있다.

Claims (6)

  1. (a) 기판 상에 소정 두께의 AlxOyNz(0≤x≤1, 0≤y≤1, 0≤z≤1) 완충층을 증착하는 단계; 및
    (b) 열처리를 수행한 후 상기 AlxOyNz 완충층 상에 단결정 반도체층을 성장하는 단계를 포함하여 이루어진 질화물 반도체의 제조방법.
  2. 제 1 항에 있어서, 상기 기판은 사파이어 기판인 것을 특징으로 하는 질화물 반도체의 제조방법.
  3. 제 1 항에 있어서, 상기 단계(a)에서, 상기 AlxOyNz 완충층을 증착하기 전에 상기 기판을 유기 용제를 이용하여 세정하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체의 제조방법.
  4. 제 1 항에 있어서, 상기 단계(a)에서, 상기 AlxOyNz 완충층은 원자층 에피택시(ALE), 플라즈마 원자층 에피택시(PEALE), 스퍼터(Sputter) 또는 전자빔(E-beam) 중 어느 하나의 방법을 이용하여 10Å 내지 1000Å 두께로 형성되는 것을 특징으로 하는 질화물 반도체의 제조방법.
  5. 제 1 항에 있어서, 상기 단계(b)에서, 상기 열처리는 암모니아 분위기에서 유기금속 화학기상증착법(MOCVD)을 이용하여 400℃ 내지 700℃의 온도로 수행하는 것을 특징으로 하는 질화물 반도체의 제조방법.
  6. 제 5 항에 있어서, 상기 단계(b)에서, 상기 단결정 반도체층은 갈륨(Ga) 또는 알루미늄(Al) 및 암모니아(NH3)를 이용하여 800℃ 내지 1100℃에서 AlxGa1-xN(0≤x≤1)층으로 형성되는 것을 특징으로 하는 질화물 반도체의 제조방법.
KR1020040103686A 2004-12-09 2004-12-09 질화물 반도체의 제조방법 KR100599123B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040103686A KR100599123B1 (ko) 2004-12-09 2004-12-09 질화물 반도체의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040103686A KR100599123B1 (ko) 2004-12-09 2004-12-09 질화물 반도체의 제조방법

Publications (2)

Publication Number Publication Date
KR20060064985A KR20060064985A (ko) 2006-06-14
KR100599123B1 true KR100599123B1 (ko) 2006-07-12

Family

ID=37160331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040103686A KR100599123B1 (ko) 2004-12-09 2004-12-09 질화물 반도체의 제조방법

Country Status (1)

Country Link
KR (1) KR100599123B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840641B1 (ko) * 2006-11-07 2008-06-24 동부일렉트로닉스 주식회사 반도체 소자 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6390472B2 (ja) * 2015-03-09 2018-09-19 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840641B1 (ko) * 2006-11-07 2008-06-24 동부일렉트로닉스 주식회사 반도체 소자 형성 방법

Also Published As

Publication number Publication date
KR20060064985A (ko) 2006-06-14

Similar Documents

Publication Publication Date Title
US7691651B2 (en) Method for manufacturing nitride-based semiconductor device
US8232557B2 (en) Semiconductor substrate with AlGaN formed thereon and semiconductor device using the same
JP2006523033A (ja) シリコン上に単結晶GaNを成長させる方法
KR20010031819A (ko) 반도체 기판 및 그 제조 방법
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
GB2456437A (en) Method for manufacturing semiconductor epitaxial crystal substrate
US20060175681A1 (en) Method to grow III-nitride materials using no buffer layer
JP4452252B2 (ja) 窒化ガリウム系半導体の製造方法
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
KR101672213B1 (ko) 반도체장치의 제조방법
JP2016512485A (ja) 希土類酸化物/シリコン基板上で成長した、ain中間層を含むiii−n材料
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
US20030012984A1 (en) Buffer layer and growth method for subsequent epitaxial growth of III-V nitride semiconductors
JPH09249499A (ja) Iii族窒化物半導体のエピタキシャル成長方法
CN100369197C (zh) 一种利用SiN膜原位制备图形衬底的方法
KR101171324B1 (ko) 질화물 반도체 발광소자용 버퍼층을 형성하는 방법 및그것에 의해 형성된 버퍼층
US20130029473A1 (en) Method of cleaving substrate and method of manufacturing bonded substrate using the same
KR20090081693A (ko) 질화물 반도체 및 그 제조 방법
KR100506739B1 (ko) 알루미늄(Al)을 함유한 질화물 반도체 결정 성장방법
KR100599123B1 (ko) 질화물 반도체의 제조방법
KR100504180B1 (ko) 질화물 화합물 반도체의 결정성장 방법
KR100461505B1 (ko) 질화물 반도체 기판의 제조 방법
CN112687527A (zh) 一种大尺寸SiC衬底低应力GaN薄膜及其外延生长方法
KR20090048139A (ko) 질화물계 발광소자 및 그 제조방법
KR100821220B1 (ko) 다층의 버퍼층을 가지는 질화물 반도체 발광 소자 및 그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee