KR100599011B1 - Light emitting diode having a plurality of light emitting cells each employing a mesh electrode and method of fabricating the same - Google Patents

Light emitting diode having a plurality of light emitting cells each employing a mesh electrode and method of fabricating the same Download PDF

Info

Publication number
KR100599011B1
KR100599011B1 KR1020050057325A KR20050057325A KR100599011B1 KR 100599011 B1 KR100599011 B1 KR 100599011B1 KR 1020050057325 A KR1020050057325 A KR 1020050057325A KR 20050057325 A KR20050057325 A KR 20050057325A KR 100599011 B1 KR100599011 B1 KR 100599011B1
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
light emitting
layer
electrode
Prior art date
Application number
KR1020050057325A
Other languages
Korean (ko)
Inventor
이재호
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050057325A priority Critical patent/KR100599011B1/en
Application granted granted Critical
Publication of KR100599011B1 publication Critical patent/KR100599011B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

메쉬 전극을 채택하는 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법이 개시된다. 이 발광 다이오드는 기판 상부에 위치하고, N형 반도체층, N형 반도체층의 일부 영역 상에 위치하는 P형 반도체층, 및 N형 반도체층과 P형 반도체층 사이에 개재된 활성층을 각각 포함하는 복수개의 발광셀들을 포함한다. 메쉬 전극이 각 발광셀의 P형 반도체층 상에 위치하고, 각 P형 반도체층은 메쉬 전극에 대응하는 요부 및 철부를 갖는다. 한편, 기판과 각 발광셀 사이에 버퍼층이 개재된다. 메쉬 전극을 채택함에 따라, 전극에 의한 광손실을 감소시킬 수 있으며, 메쉬 전극 및 P형 반도체층에 의해 형성된 요철에 의해 광추출효율이 개선된다.A light emitting diode having a plurality of light emitting cells employing a mesh electrode and a method of manufacturing the same are disclosed. The light emitting diode is disposed on the substrate, and includes a plurality of N-type semiconductor layers, a P-type semiconductor layer located on a portion of the N-type semiconductor layer, and an active layer interposed between the N-type semiconductor layer and the P-type semiconductor layer, respectively. Light emitting cells. A mesh electrode is located on the P-type semiconductor layer of each light emitting cell, and each P-type semiconductor layer has recesses and convex portions corresponding to the mesh electrodes. On the other hand, a buffer layer is interposed between the substrate and each light emitting cell. By adopting the mesh electrode, the light loss caused by the electrode can be reduced, and the light extraction efficiency is improved by the unevenness formed by the mesh electrode and the P-type semiconductor layer.

발광 다이오드, 교류 구동 발광다이오드(ACLED), 메쉬 전극(mesh electrode) Light Emitting Diodes, AC LEDs, Mesh Electrodes

Description

메쉬 전극을 채택하는 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법{LIGHT EMITTING DIODE HAVING A PLURALITY OF LIGHT EMITTING CELLS EACH EMPLOYING A MESH ELECTRODE AND METHOD OF FABRICATING THE SAME}LIGHT EMITTING DIODE HAVING A PLURALITY OF LIGHT EMITTING CELLS EACH EMPLOYING A MESH ELECTRODE AND METHOD OF FABRICATING THE SAME}

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.

도 2 내지 도 4는 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.2 to 4 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.5 is a cross-sectional view for describing a light emitting diode according to another exemplary embodiment of the present invention.

본 발명은 발광 다이오드 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는, 광추출 효율을 개선하기 위해 메쉬 전극을 채택한 복수개의 발광셀들을 갖는 발광다이오드 및 그것을 제조하는 방법에 관한 것이다. The present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly, to a light emitting diode having a plurality of light emitting cells employing a mesh electrode to improve light extraction efficiency and a method of manufacturing the same.

발광 다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산한다. 이러한 발광 다이오드는 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.A light emitting diode is a photoelectric conversion semiconductor device having a structure in which an N-type semiconductor and a P-type semiconductor are bonded to each other, and emit light by recombination of electrons and holes. Such light emitting diodes are widely used as display devices and backlights. In addition, the light emitting diode consumes less power and has a longer lifespan than existing light bulbs or fluorescent lamps, thereby replacing its incandescent lamps and fluorescent lamps, thereby expanding its use area for general lighting.

발광 다이오드는 교류전원하에서 전류의 방향에 따라 온/오프를 반복한다. 따라서, 발광 다이오드를 교류전원에 직접 연결하여 사용할 경우, 발광 다이오드가 연속적으로 빛을 방출하지 못하며, 역방향 전류에 의해 쉽게 파손되는 문제점이 있다.The light emitting diode is repeatedly turned on and off in accordance with the direction of the current under AC power. Therefore, when the light emitting diode is directly connected to an AC power source, the light emitting diode does not emit light continuously and is easily damaged by reverse current.

이러한 발광 다이오드의 문제점을 해결하여, 고전압 교류전원에 직접 연결하여 사용할 수 있는 발광 다이오드가 국제공개번호 WO 2004/023568(Al)호에 "발광 성분들을 갖는 발광소자"(LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS)라는 제목으로 사카이 등(SAKAI et. al.)에 의해 개시된 바 있다.In order to solve the problem of the light emitting diode, a light emitting diode that can be directly connected to a high voltage AC power source is disclosed in International Publication No. WO 2004/023568 (Al). EMITTING ELEMENTS, which was disclosed by SAKAI et. Al.

상기 WO 2004/023568(Al)호에 따르면, LED들(발광셀들)이 사파이어 기판과 같은 절연성 기판 상에 2차원적으로 직렬연결되어 LED 어레이를 형성한다. 이러한 두개의 LED 어레이들이 상기 사파이어 기판 상에서 역병렬로 연결된다. 그 결과, AC 파워 서플라이에 의해 구동될 수 있는 단일칩 발광소자가 제공된다.According to WO 2004/023568 (Al), LEDs (light emitting cells) are two-dimensionally connected in series on an insulating substrate such as a sapphire substrate to form an LED array. These two LED arrays are connected in anti-parallel on the sapphire substrate. As a result, a single chip light emitting device that can be driven by an AC power supply is provided.

이러한 발광소자는 LED 어레이들이 교류전원하에서 교대로 동작하므로, 발광셀들이 동시에 동작하는 경우에 비해 광출력이 상당히 제한적이다. 따라서, 최대 광출력을 증가시키기 위해 각 발광셀들의 광추출효율을 개선시킬 필요가 있다.In such a light emitting device, since the LED arrays alternately operate under an AC power source, the light output is considerably limited as compared with the case where the light emitting cells operate simultaneously. Therefore, it is necessary to improve the light extraction efficiency of each light emitting cell in order to increase the maximum light output.

본 발명이 이루고자 하는 기술적 과제는 광추출효율이 개선된 발광셀들을 갖 는 발광 다이오드를 제공하는 것이다.The present invention has been made in an effort to provide a light emitting diode having light emitting cells having improved light extraction efficiency.

본 발명이 이루고자 하는 다른 기술적 과제는 상기 발광 다이오드를 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the light emitting diode.

상기 기술적 과제를 달성하기 위해, 본 발명은 메쉬 전극을 채택하는 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법을 개시한다. 본 발명의 일 태양에 따른 발광 다이오드는 복수개의 발광셀들을 포함한다. 상기 발광셀들은 기판 상부에 위치하고, N형 반도체층, 상기 N형 반도체층의 일부 영역 상에 위치하는 P형 반도체층, 및 상기 N형 반도체층과 P형 반도체층 사이에 개재된 활성층을 각각 포함한다. 메쉬(mesh) 전극이 상기 각 발광셀의 P형 반도체층 상에 위치한다. 상기 각 P형 반도체층은 상기 메쉬 전극에 대응하는 요부 및 철부를 갖는다. 또한, 상기 기판과 상기 각 발광셀 사이에 버퍼층이 개재된다.In order to achieve the above technical problem, the present invention discloses a light emitting diode having a plurality of light emitting cells employing a mesh electrode and a method of manufacturing the same. A light emitting diode according to an aspect of the present invention includes a plurality of light emitting cells. The light emitting cells are disposed on an upper substrate, and include an N-type semiconductor layer, a P-type semiconductor layer positioned on a portion of the N-type semiconductor layer, and an active layer interposed between the N-type semiconductor layer and the P-type semiconductor layer. do. A mesh electrode is positioned on the P-type semiconductor layer of each light emitting cell. Each of the P-type semiconductor layers has recesses and concave portions corresponding to the mesh electrodes. In addition, a buffer layer is interposed between the substrate and each light emitting cell.

본 발명의 실시예들에 따르면, 메쉬 전극을 채택하여, 전극에 의한 광손실을 감소시킬 수 있으며, 메쉬 전극 및 P형 반도체층에 의해 형성된 요철에 의해 전반사되는 광을 감소시켜 광추출효율을 개선할 수 있다.According to embodiments of the present invention, by adopting a mesh electrode, it is possible to reduce the light loss by the electrode, and to reduce the light totally reflected by the irregularities formed by the mesh electrode and the P-type semiconductor layer to improve the light extraction efficiency can do.

한편, 광투과층이 상기 메쉬 전극을 덮을 수 있다. 상기 광투과층은 메쉬 전극 및 P형 반도체층의 철부를 덮는다. 상기 광투과층은 1.3~1.8 범위 내의 굴절율을 가질 수 있다. 이에 따라, 굴절율이 작은 광투과층을 사용하여 외부로 방출되는 광의 양을 증가, 즉 광추출효율을 개선할 수 있다.Meanwhile, a light transmitting layer may cover the mesh electrode. The light transmitting layer covers the convex portions of the mesh electrode and the P-type semiconductor layer. The light transmitting layer may have a refractive index within a range of 1.3 ~ 1.8. Accordingly, by using the light transmitting layer having a small refractive index, the amount of light emitted to the outside may be increased, that is, the light extraction efficiency may be improved.

이와 달리, 반사금속층이 상기 메쉬 전극을 덮을 수 있다. 플립칩 본딩을 위 한 금속 범퍼가 상기 반사금속층 상에 형성된다. 이에 따라, 광추출 효율이 개선된 플립칩 형 발광 다이오드를 제공할 수 있다.Alternatively, the reflective metal layer may cover the mesh electrode. A metal bumper for flip chip bonding is formed on the reflective metal layer. Accordingly, it is possible to provide a flip chip type light emitting diode having improved light extraction efficiency.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention can be fully conveyed to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.

도 1을 참조하면, 기판(21) 상에 패터닝된 복수개의 발광셀들(30)이 위치한다. 상기 기판(21)은 예컨대 사파이어 기판 또는 사파이어에 비해 열전도율이 큰 SiC 기판 등 일 수 있다.Referring to FIG. 1, a plurality of patterned light emitting cells 30 are positioned on a substrate 21. The substrate 21 may be, for example, a sapphire substrate or a SiC substrate having a higher thermal conductivity than that of sapphire.

상기 발광셀(30)들 각각은 N형 반도체층(25), 활성층(27) 및 P형 반도체층(29a)을 포함한다. 상기 활성층(27) 및 상기 P형 반도체층(29a)은, 도시한 바와 같이, 상기 N형 반도체층(25)의 일부 영역 상에 위치한다. 따라서, 상기 N형 반도체층(25) 상부면의 다른 일부 영역은 노출된다.Each of the light emitting cells 30 includes an N-type semiconductor layer 25, an active layer 27, and a P-type semiconductor layer 29a. The active layer 27 and the P-type semiconductor layer 29a are located on a portion of the N-type semiconductor layer 25 as shown. Accordingly, other partial regions of the upper surface of the N-type semiconductor layer 25 are exposed.

N형 반도체층(25)은 N형 AlxInyGa1-x-yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 또한, P형 반도체층(29a)은 P형 AlxInyGa1-x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. 상기 N형 반도체층(25)은 실리콘(Si)을 도우핑하여 형성할 수 있으며, P형 반도체층(29a)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다.The N-type semiconductor layer 25 may be formed of N-type Al x In y Ga 1-xy N (0 ≦ x, y, x + y ≦ 1), and may include an N-type cladding layer. In addition, the P-type semiconductor layer 29a may be formed of P-type Al x In y Ga 1-x-y N (0 ≦ x, y, x + y ≦ 1), and may include a P-type cladding layer. have. The N-type semiconductor layer 25 may be formed by doping silicon (Si), and the P-type semiconductor layer 29a may be formed by doping zinc (Zn) or magnesium (Mg).

활성층(27)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 상기 활성층(27)을 이루는 물질의 종류에 따라 발광셀에서 방출되는 발광 파장이 결정된다. 상기 활성층(27)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 상기 장벽층과 우물층은 일반식 AlxInyGa1-x-yN(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.The active layer 27 is a region where electrons and holes are recombined, and includes InGaN. The emission wavelength emitted from the light emitting cell is determined according to the type of material constituting the active layer 27. The active layer 27 may be a multilayer film in which a quantum well layer and a barrier layer are repeatedly formed. The barrier layer and the well layer may be binary to quaternary compound semiconductor layers represented by general formula Al x In y Ga 1-xy N (0 ≦ x, y, x + y ≦ 1).

기판(21)과 발광셀들(30) 사이에 버퍼층(23)이 개재될 수 있다. 상기 버퍼층(23)은 그 상부에 형성될 반도체층들과 상기 기판(21) 사이의 격자 불일치를 완화하기 위해 사용된다. 또한, 상기 기판(21)이 전도성인 경우, 상기 버퍼층(23)은 기판(21)과 발광셀들(30)을 전기적으로 절연시키기 위해, 절연물질 또는 반절연물질로 형성된다. 상기 버퍼층(23)은 예컨대 AlN, GaN 등의 질화물로 형성될 수 있다. 한편, 상기 기판(21)이 사파이어와 같이 절연성인 경우, 상기 버퍼층(23)은 도전성 물질로 형성될 수 있다. 이 경우, 상기 버퍼층(23)은 발광셀(30)들을 전기적으로 분리시키기 위해 각 발광셀(30)에 대응하여 서로 이격된다.A buffer layer 23 may be interposed between the substrate 21 and the light emitting cells 30. The buffer layer 23 is used to mitigate the lattice mismatch between the semiconductor layers to be formed thereon and the substrate 21. In addition, when the substrate 21 is conductive, the buffer layer 23 is formed of an insulating material or a semi-insulating material to electrically insulate the substrate 21 from the light emitting cells 30. The buffer layer 23 may be formed of, for example, nitride such as AlN or GaN. Meanwhile, when the substrate 21 is insulative, such as sapphire, the buffer layer 23 may be formed of a conductive material. In this case, the buffer layers 23 are spaced apart from each other in correspondence with the light emitting cells 30 to electrically separate the light emitting cells 30.

상기 발광셀(30)의 P형 반도체층(29a) 상에 메쉬 전극(31b)이 위치한다. 상기 메쉬 전극(31b)은 상기 P형 반도체층(29a)을 노출시키는 개구부들을 갖는다. 일반적으로, 판상의 투명전극은 광을 투과시키기도 하지만, 광을 흡수하기도 한다. 따라서, 전극의 광흡수에 따른 광손실이 발생한다. 그러나, 본 발명의 실시예들에 따르면, 상기 활성층(27)에서 방출된 광이 상기 개구부들을 통해 외부로 방출될 수 있어, 판상의 투명 전극에 비해 광손실을 감소시킬 수 있으며, 이에 따라 광추출효율이 개선된다. 상기 메쉬 전극(31b)은 Ni/Au 또는 인디움틴산화막(ITO)과 같은 투명물질로 형성될 수 있다. 즉, 상기 메쉬 전극(31b)은 투명전극일 수 있다.The mesh electrode 31b is positioned on the P-type semiconductor layer 29a of the light emitting cell 30. The mesh electrode 31b has openings that expose the P-type semiconductor layer 29a. In general, the plate-shaped transparent electrode may transmit light, but may also absorb light. Therefore, light loss occurs due to light absorption of the electrode. However, according to embodiments of the present invention, the light emitted from the active layer 27 may be emitted to the outside through the openings, thereby reducing the light loss compared to the plate-shaped transparent electrode, and thus light extraction The efficiency is improved. The mesh electrode 31b may be formed of a transparent material such as Ni / Au or indium tin oxide (ITO). That is, the mesh electrode 31b may be a transparent electrode.

한편, 상기 메쉬전극(31b)에 전기적으로 연결된 패드용 전극(31a)이 상기 메쉬 전극(31b)과 동일 평면 상에 위치할 수 있다. 상기 전극(31a)은 메쉬전극(31b)과 동일 물질로 형성되는 것이 바람직하다.Meanwhile, the pad electrode 31a electrically connected to the mesh electrode 31b may be disposed on the same plane as the mesh electrode 31b. The electrode 31a is preferably formed of the same material as the mesh electrode 31b.

상기 P형 반도체층(29a)은 상기 메쉬 전극(31b)에 대응하는 요부 및 철부를 갖는다. 이에 따라, 발광셀(30) 상부, 즉 광 출사면에 상기 P형 반도체층(29a) 및 메쉬 전극(31b)에 의해 요철이 형성된다. 광이 방출되는 출사면에 요철이 형성됨에 따라, 전반사되는 광을 감소시킬 수 있어 광 추출효율을 개선할 수 있다.The P-type semiconductor layer 29a has recesses and concave portions corresponding to the mesh electrodes 31b. Accordingly, irregularities are formed by the P-type semiconductor layer 29a and the mesh electrode 31b on the light emitting cell 30, that is, on the light exit surface. As the unevenness is formed on the emission surface from which light is emitted, total reflection of light can be reduced, thereby improving light extraction efficiency.

한편, 광투과층(33)이 상기 메쉬 전극(31b)을 덮을 수 있다. 상기 광투과층(33)은 투광성 물질, 예컨대 SiO2로 형성될 수 있다. 상기 광투과층은, 상기 P형 반도체층(29a) 및 메쉬 전극(31b)에 비해 낮은 굴절율, 예컨대 1.3~1.8 범위 내의 굴절율을 갖는다. 따라서, 상기 광투과층(33) 상부면에서 전반사되는 것을 방지할 수 있어 광추출효율을 더욱 개선할 수 있다.Meanwhile, the light transmitting layer 33 may cover the mesh electrode 31b. The light transmitting layer 33 may be formed of a light transmitting material, for example, SiO 2 . The light transmitting layer has a refractive index lower than that of the P-type semiconductor layer 29a and the mesh electrode 31b, for example, in the range of 1.3 to 1.8. Therefore, it is possible to prevent the total reflection from the upper surface of the light transmitting layer 33 can further improve the light extraction efficiency.

상기 N형 반도체층(25) 상에 전극 패드(35a)가 위치하고, 상기 P형 반도체층(29a) 상에 전극 패드(35b)가 위치한다. 상기 P형 반도체층 상에 패드용 전극(31a) 이 형성된 경우, 상기 전극 패드(35b)는 상기 패드용 전극(31a) 상에 형성된다.An electrode pad 35a is positioned on the N-type semiconductor layer 25, and an electrode pad 35b is positioned on the P-type semiconductor layer 29a. When the pad electrode 31a is formed on the P-type semiconductor layer, the electrode pad 35b is formed on the pad electrode 31a.

상기 발광셀들(30)은 금속배선들(37)을 통해 전기적으로 연결된다. 상기 금속배선들(37)은 상기 전극 패드(35a)와 전극패드(35b)를 연결하여, 인접한 발광셀들(30)의 P형 반도체층(29a)과 N형 반도체층(25)을 전기적으로 연결한다. 상기 금속배선들(37)에 의해 발광셀들(30)은 직렬 연결된 어레이를 형성한다. 상기 기판(21) 상에 두개 이상의 직렬 연결된 발광셀들의 어레이들이 형성될 수 있으며, 이 어레이들이 서로 역병렬로 연결되어 교류 전원에 의해 구동될 수 있다.The light emitting cells 30 are electrically connected through metal wires 37. The metal wires 37 connect the electrode pad 35a and the electrode pad 35b to electrically connect the P-type semiconductor layer 29a and the N-type semiconductor layer 25 of the adjacent light emitting cells 30. Connect. The light emitting cells 30 form an array connected in series by the metal wires 37. Arrays of two or more series-connected light emitting cells may be formed on the substrate 21, and the arrays may be connected in anti-parallel to each other and driven by an AC power source.

이하, 도 2 내지 도 4를 참조하여 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명한다.Hereinafter, a method of manufacturing a light emitting diode according to an embodiment of the present invention will be described with reference to FIGS. 2 to 4.

도 2를 참조하면, 기판(21) 상에 버퍼층(23)을 형성하고, 상기 버퍼층(23) 상에 N형 반도체층(25), 활성층(27) 및 P형 반도체층(29)을 차례로 형성한다. 상기 P형 반도체층(29)은 0.5~5㎛의 충분한 두께로 형성될 수 있다.Referring to FIG. 2, a buffer layer 23 is formed on a substrate 21, and an N-type semiconductor layer 25, an active layer 27, and a P-type semiconductor layer 29 are sequentially formed on the buffer layer 23. do. The P-type semiconductor layer 29 may be formed to a sufficient thickness of 0.5 ~ 5㎛.

상기 버퍼층(23) 및 반도체층들(25, 27, 29)은 금속유기 화학기상증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다. 또한, 상기 반도체층들(25, 27, 29)은 동일한 공정챔버에서 연속적으로 형성될 수 있다. The buffer layer 23 and the semiconductor layers 25, 27, and 29 may be formed using metal organic chemical vapor deposition (MOCVD), molecular beam growth (MBE), or hydride vapor deposition (HVPE). In addition, the semiconductor layers 25, 27, and 29 may be continuously formed in the same process chamber.

상기 버퍼층(23)은 AlN 또는 반절연 GaN층과 같은 절연성 물질막으로 형성될 수 있으나, 경우에 따라 도전성 물질막, 예컨대 N형 GaN층으로 형성될 수 있다. 즉, 상기 기판(21)이 사파이어 와 같은 절연 기판일 경우, 상기 버퍼층은 도전성 물질막으로 형성될 수 있다.The buffer layer 23 may be formed of an insulating material film, such as an AlN or semi-insulating GaN layer, but may be formed of a conductive material film, for example, an N-type GaN layer. That is, when the substrate 21 is an insulating substrate such as sapphire, the buffer layer may be formed of a conductive material film.

상기 P형 반도체층(29) 상에 전극층(31)을 형성한다. 상기 전극층(31)은 투명물질, 예컨대 Ni/Au 또는 ITO로 형성될 수 있다.An electrode layer 31 is formed on the P-type semiconductor layer 29. The electrode layer 31 may be formed of a transparent material such as Ni / Au or ITO.

도 3을 참조하면, 상기 전극층(31) 상에 포토레지스트 패턴을 형성하고, 이를 식각마스크로 사용하여 상기 전극층(31) 및 상기 P형 반도체층의 일부를 제거한다. 그 결과, 메쉬 전극(31b) 및 상기 메쉬 전극에 대응하는 요부 및 철부를 갖는 패터닝된 P형 반도체층(29a)이 형성된다. 이때, 패드용 전극(31a)도 함께 형성될 수 있다.Referring to FIG. 3, a photoresist pattern is formed on the electrode layer 31, and the electrode layer 31 and a portion of the P-type semiconductor layer are removed using the photoresist pattern as an etching mask. As a result, a patterned P-type semiconductor layer 29a having a mesh electrode 31b and recesses and concave portions corresponding to the mesh electrode is formed. In this case, the pad electrode 31a may also be formed.

상기 메쉬 전극(31b)이 형성된 기판 상에 광투과층(33)을 형성한다. 상기 광투과층(33)은 투광성 물질, 예컨대 SiO2로 형성될 수 있으며, 상기 P형 반도체층(29) 및 상기 전극층(31)에 비해 굴절율이 작은 물질로 형성되는 것이 바람직하다. 상기 광투과층(33)은 화학기상증착법(CVD)을 사용하여 형성될 수 있다. 상기 광투과층(33)은 메쉬 전극(31b) 및 P형 반도체층(29a)의 요부 및 철부에 의해 형성된 요철을 따라 형성되어, 도시된 바와 같이, 그루브들을 갖는다.The light transmitting layer 33 is formed on the substrate on which the mesh electrode 31b is formed. The light transmitting layer 33 may be formed of a light transmitting material, for example, SiO 2 , and preferably formed of a material having a smaller refractive index than the P-type semiconductor layer 29 and the electrode layer 31. The light transmitting layer 33 may be formed using chemical vapor deposition (CVD). The light transmitting layer 33 is formed along the irregularities formed by the recesses and the concave portions of the mesh electrode 31b and the P-type semiconductor layer 29a, and has grooves as shown.

도 4를 참조하면, 광투과층(33)이 형성된 후, 사진 및 식각 공정을 사용하여 상기 광투과층(33), 상기 메쉬 전극(31b) 및 상기 패터닝된 P형 반도체층(29a), 활성층 및 N형 반도체층을 차례로 패터닝하여 서로 이격된 발광셀들(30)을 형성한다. 이때, 상기 N형 반도체층(25) 상부의 일부 영역이 노출되도록 한다.Referring to FIG. 4, after the light transmission layer 33 is formed, the light transmission layer 33, the mesh electrode 31b, and the patterned P-type semiconductor layer 29a and the active layer are formed using a photolithography and etching process. And patterning the N-type semiconductor layer in order to form the light emitting cells 30 spaced apart from each other. In this case, a portion of the upper portion of the N-type semiconductor layer 25 is exposed.

상기 노출된 N형 반도체층(25) 상에 전극 패드(35a)를 형성한다. 상기 전극 패드(35a)는 리프트-오프(lift-off)법을 사용하여 형성될 수 있다. 또한, 상기 패 드용 전극(31a) 상에 전극 패드(35b)를 형성한다. 상기 광투과층(33)이 절연물질로 형성된 경우, 상기 패드용 전극(31a) 상의 광투과층(33)을 사진 및 식각 공정을 사용하여 미리 제거한다. 상기 전극 패드(35b)도 또한 리프트-오프 법을 사용하여 형성될 수 있다.An electrode pad 35a is formed on the exposed N-type semiconductor layer 25. The electrode pad 35a may be formed using a lift-off method. In addition, an electrode pad 35b is formed on the pad electrode 31a. When the light transmitting layer 33 is formed of an insulating material, the light transmitting layer 33 on the pad electrode 31a is removed in advance by using a photo and etching process. The electrode pad 35b can also be formed using the lift-off method.

그 후, 인접한 발광셀들(30)의 N형 반도체층(25)과 P형 반도체층(29a)을 전기적으로 연결하는 금속배선들(37)을 형성하여 도 1의 발광 다이오드가 완성된다. 상기 금속배선들(37)은 인접한 발광셀들의 전극패드들(35a, 35b)을 연결한다. 상기 금속배선들(37)은 에어브리지(air bridge) 공정 또는 스텝 커버(step-cover) 공정을 사용하여 형성될 수 있다.Thereafter, metal wirings 37 electrically connecting the N-type semiconductor layer 25 and the P-type semiconductor layer 29a of the adjacent light emitting cells 30 are formed to complete the light emitting diode of FIG. 1. The metal wires 37 connect electrode pads 35a and 35b of adjacent light emitting cells. The metal wires 37 may be formed using an air bridge process or a step-cover process.

도 5는 본 발명의 다른 실시예에 따른 플립칩형 발광 다이오드를 설명하기 위한 단면도이다. 본 실시예에 따른 플립칩형 발광 다이오드는 도 1의 발광 다이오드와 대부분 동일하므로 차이점에 대해서만 간략하게 설명한다.5 is a cross-sectional view for describing a flip chip type light emitting diode according to another exemplary embodiment of the present invention. Since the flip chip type light emitting diode according to the present exemplary embodiment is substantially the same as the light emitting diode of FIG. 1, only the differences will be briefly described.

도 5를 참조하면, 본 실시예에 따른 기판(21)은 사파이어와 같은 투광성 기판을 사용한다. 또한, 광투과층(도 1의 33) 대신 반사금속층(53)이 형성되고, 상기 반사금속층(53) 상에 금속범퍼(55)가 위치한다. 반사금속층(53)은 반사율이 큰 금속물질, 예컨대 Cu, Al, Ag, W, Cr, Au, Ni, Ru, Pt, Pd, In, Sn, Pb 또는 이들의 합금층으로 형성된다. 반사금속층(55)은 단일층으로 형성될 수 있으나, 이에 한정되는 아니며, 다층막으로 형성될 수도 있다.Referring to FIG. 5, the substrate 21 according to the present embodiment uses a light transmissive substrate such as sapphire. In addition, the reflective metal layer 53 is formed instead of the light transmitting layer 33 of FIG. 1, and the metal bumper 55 is positioned on the reflective metal layer 53. The reflective metal layer 53 is formed of a metal material having a high reflectance such as Cu, Al, Ag, W, Cr, Au, Ni, Ru, Pt, Pd, In, Sn, Pb, or an alloy layer thereof. The reflective metal layer 55 may be formed as a single layer, but is not limited thereto and may be formed as a multilayer.

반사금속층(53)은 활성층(27)에서 생성된 광을 기판(21) 쪽으로 반사시키어 광추출효율을 향상시킨다. 반사금속층(53)은 도전성이므로, 패드용 전극(31a) 상의 반사금속층은 제거되지 않아도 된다. 또한, 패드용 전극(31a)을 형성하지 않을 수도 있다.The reflective metal layer 53 reflects the light generated from the active layer 27 toward the substrate 21 to improve the light extraction efficiency. Since the reflective metal layer 53 is conductive, the reflective metal layer on the pad electrode 31a does not have to be removed. In addition, the pad electrode 31a may not be formed.

상기 금속범퍼(55)는 플레이팅 기술을 사용하여 형성될 수 있다. 상기 금속범퍼는 상기 발광 다이오드를 서브마운트(도시하지 않음)에 접착시키기 위해 사용되며, 발광 다이오드에서 발생된 열을 서브마운트에 전달하는 역할을 한다. 상기 서브마운트는 상기 금속범퍼에 대응하는 금속 패드들을 갖는다. 따라서, 열전도율이 높은 반사금속층(53)을 사용하여 금속범퍼(55)를 통해 서브마운트로 열방출을 촉진할 수 있다.The metal bumper 55 may be formed using a plating technique. The metal bumper is used to bond the light emitting diode to a submount (not shown), and serves to transfer heat generated from the light emitting diode to the submount. The submount has metal pads corresponding to the metal bumper. Therefore, the heat dissipation may be promoted to the submount through the metal bumper 55 using the reflective metal layer 53 having high thermal conductivity.

본 발명의 실시예들에 따르면, 메쉬 전극 및 이에 대응하는 요부 및 철부를 갖는 P형 반도체층에 의해 광추출 효율이 개선된 발광 다이오드를 제공할 수 있다. 또한, 상기 메쉬전극을 덮는 광투과층 또는 반사금속층을 형성하여 광추출효율을 더욱 개선할 수 있다. 또한, 광추출효율이 발광 다이오드를 제조하는 방법을 제공할 수 있다.According to embodiments of the present invention, a light emitting diode having improved light extraction efficiency may be provided by a P-type semiconductor layer having a mesh electrode and corresponding recesses and convex portions. In addition, by forming a light transmitting layer or a reflective metal layer covering the mesh electrode can further improve the light extraction efficiency. In addition, the light extraction efficiency can provide a method for manufacturing a light emitting diode.

Claims (13)

기판 상부에 위치하고, N형 반도체층, 상기 N형 반도체층의 일부 영역 상에 위치하는 P형 반도체층, 및 상기 N형 반도체층과 P형 반도체층 사이에 개재된 활성층을 각각 포함하는 복수개의 발광셀들;A plurality of light emitting devices, each of which includes an N-type semiconductor layer, a P-type semiconductor layer positioned on a portion of the N-type semiconductor layer, and an active layer interposed between the N-type semiconductor layer and the P-type semiconductor layer; Cells; 상기 각 발광셀의 P형 반도체층 상에 위치하는 메쉬(mesh) 전극; 및A mesh electrode positioned on the P-type semiconductor layer of each light emitting cell; And 상기 기판과 상기 각 발광셀 사이에 개재된 버퍼층을 포함하되,It includes a buffer layer interposed between the substrate and each light emitting cell, 상기 각 P형 반도체층은 상기 메쉬 전극에 대응하는 요부 및 철부를 갖는 발광다이오드.Wherein each of the P-type semiconductor layers has recesses and concave portions corresponding to the mesh electrodes. 청구항 1에 있어서,The method according to claim 1, 상기 메쉬 전극을 덮는 광투과층을 더 포함하는 발광 다이오드.The light emitting diode further comprises a light transmitting layer covering the mesh electrode. 청구항 2에 있어서,The method according to claim 2, 상기 메쉬 전극은 투명 전극이고,The mesh electrode is a transparent electrode, 상기 광투과층은 1.3~1.8 범위 내의 굴절율을 갖는 발광 다이오드.The light transmitting layer has a refractive index within the range of 1.3 to 1.8. 청구항 3에 있어서,The method according to claim 3, 인접한 상기 발광셀들의 N형 반도체층과 P형 반도체층을 전기적으로 연결하는 금속배선들을 더 포함하는 발광 다이오드.And metal wirings electrically connecting an N-type semiconductor layer and a P-type semiconductor layer of adjacent light emitting cells. 청구항 1에 있어서,The method according to claim 1, 상기 메쉬 전극을 덮는 반사금속층을 더 포함하는 발광 다이오드A light emitting diode further comprising a reflective metal layer covering the mesh electrode. 청구항 5에 있어서,The method according to claim 5, 상기 반사금속층은 Cu, Al, Ag, W, Cr, Au, Ni, Ru, Pt, Pd, In, Sn, Pb 및 이들의 합금층으로 이루어진 일군으로부터 선택된 적어도 하나의 금속층인 발광 다이오드.The reflective metal layer is at least one metal layer selected from the group consisting of Cu, Al, Ag, W, Cr, Au, Ni, Ru, Pt, Pd, In, Sn, Pb and alloys thereof. 청구항 6에 있어서,The method according to claim 6, 인접한 상기 발광셀들의 N형 반도체층과 P형 반도체층을 전기적으로 연결하는 금속배선들; 및Metal wires electrically connecting an N-type semiconductor layer and a P-type semiconductor layer of adjacent light emitting cells; And 플립칩 본딩이 가능하도록 상기 반사금속층 상부에 형성된 금속범퍼를 더 포함하는 발광 다이오드.And a metal bumper formed on the reflective metal layer to enable flip chip bonding. 기판 상에 버퍼층을 형성하고,Forming a buffer layer on the substrate, 상기 버퍼층 상에 N형 반도체층, 활성층, P형 반도체층 및 전극을 차례로 형성하고,An N-type semiconductor layer, an active layer, a P-type semiconductor layer, and an electrode are sequentially formed on the buffer layer, 상기 전극 및 상기 P형 반도체층을 패터닝하여, 메쉬 전극 및 상기 메쉬 전극에 대응하는 요부 및 철부를 갖는 패터닝된 P형 반도체층을 형성하는 것을 포함 하는 발광 다이오드 제조방법.Patterning the electrode and the P-type semiconductor layer to form a patterned P-type semiconductor layer having a mesh electrode and recesses and recesses corresponding to the mesh electrode. 청구항 8에 있어서,The method according to claim 8, 상기 메쉬 전극을 덮고, 1.3~1.8 범위 내의 굴절율을 갖는 광투과층을 형성하는 것을 더 포함하는 발광 다이오드 제조방법.Covering the mesh electrode, and further comprising forming a light transmitting layer having a refractive index within the range of 1.3 ~ 1.8. 청구항 9에 있어서,The method according to claim 9, 상기 광투과층, 상기 메쉬 전극 및 상기 패터닝된 P형 반도체층, 활성층 및 N형 반도체층을 차례로 패터닝하여 서로 이격된 발광셀들을 형성하되, 상기 발광셀들의 각 N형 반도체층 상부면의 일부 영역을 노출시키고,The light transmitting layer, the mesh electrode, and the patterned P-type semiconductor layer, the active layer, and the N-type semiconductor layer are sequentially patterned to form light emitting cells spaced apart from each other, and a partial region of an upper surface of each N-type semiconductor layer of the light emitting cells. To expose 인접한 상기 발광셀들의 N형 반도체층 및 P형 반도체층을 전기적으로 연결하는 금속배선들을 형성하는 것을 포함하는 발광 다이오드 제조방법.And forming metal wires electrically connecting the N-type semiconductor layer and the P-type semiconductor layer of adjacent light emitting cells. 청구항 10에 있어서,The method according to claim 10, 상기 금속배선들을 형성하기 전, 상기 각 발광셀의 N형 반도체층 및 P형 반도체층 상에 각각 N형 전극패드 및 P형 전극패드를 형성하는 것을 더 포함하는 발광 다이오드 제조방법.Before forming the metal wires, further comprising forming an N-type electrode pad and a P-type electrode pad on the N-type semiconductor layer and the P-type semiconductor layer of each light emitting cell, respectively. 청구항 8에 있어서,The method according to claim 8, 상기 메쉬 전극을 덮는 반사금속층을 형성하는 것을 더 포함하는 발광 다이 오드 제조방법.The method of manufacturing a light emitting diode further comprising forming a reflective metal layer covering the mesh electrode. 청구항 12에 있어서,The method according to claim 12, 상기 반사금속층, 상기 메쉬 전극 및 상기 패터닝된 P형 반도체층, 활성층 및 N형 반도체층을 차례로 패터닝하여 서로 이격된 발광셀들을 형성하되, 상기 발광셀들의 각 N형 반도체층 상부면의 일부 영역을 노출시키고,The reflective metal layer, the mesh electrode, and the patterned P-type semiconductor layer, the active layer, and the N-type semiconductor layer are sequentially patterned to form light emitting cells spaced apart from each other. Exposed, 인접한 상기 발광셀들의 N형 반도체층 및 P형 반도체층을 전기적으로 연결하는 금속배선들을 형성하고,Forming metal wires electrically connecting the N-type semiconductor layer and the P-type semiconductor layer of the adjacent light emitting cells; 상기 각 발광셀의 반사금속층 상에 플립칩 본딩을 위한 금속범퍼를 형성하는 것을 포함하는 발광 다이오드 제조방법.The light emitting diode manufacturing method comprising forming a metal bumper for flip chip bonding on the reflective metal layer of each light emitting cell.
KR1020050057325A 2005-06-29 2005-06-29 Light emitting diode having a plurality of light emitting cells each employing a mesh electrode and method of fabricating the same KR100599011B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050057325A KR100599011B1 (en) 2005-06-29 2005-06-29 Light emitting diode having a plurality of light emitting cells each employing a mesh electrode and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057325A KR100599011B1 (en) 2005-06-29 2005-06-29 Light emitting diode having a plurality of light emitting cells each employing a mesh electrode and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR100599011B1 true KR100599011B1 (en) 2006-07-12

Family

ID=37183880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057325A KR100599011B1 (en) 2005-06-29 2005-06-29 Light emitting diode having a plurality of light emitting cells each employing a mesh electrode and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR100599011B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941136B1 (en) 2008-05-30 2010-02-09 고려대학교 산학협력단 Light emitting diode in which electrode with mesh structure is formed and method for manufacturing the same
KR101115533B1 (en) 2005-11-25 2012-03-08 서울옵토디바이스주식회사 Flip chip Light-emitting device and Method of manufacturing the same
KR101341374B1 (en) * 2007-07-30 2013-12-16 삼성전자주식회사 Photonic crystal light emitting device and manufacturing method of the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190263A1 (en) 2001-05-23 2002-12-19 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
JP2004055646A (en) 2002-07-17 2004-02-19 Sumitomo Electric Ind Ltd P-side electrode structure of light-emitting diode element
KR20050045167A (en) * 2003-11-10 2005-05-17 (주)옵토웨이 Light emitting diode device having high luminance characteristics
KR20050115078A (en) * 2004-06-03 2005-12-07 삼성전기주식회사 Flip chip type nitride semiconductor light emitting diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190263A1 (en) 2001-05-23 2002-12-19 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
JP2004055646A (en) 2002-07-17 2004-02-19 Sumitomo Electric Ind Ltd P-side electrode structure of light-emitting diode element
KR20050045167A (en) * 2003-11-10 2005-05-17 (주)옵토웨이 Light emitting diode device having high luminance characteristics
KR20050115078A (en) * 2004-06-03 2005-12-07 삼성전기주식회사 Flip chip type nitride semiconductor light emitting diode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101115533B1 (en) 2005-11-25 2012-03-08 서울옵토디바이스주식회사 Flip chip Light-emitting device and Method of manufacturing the same
KR101341374B1 (en) * 2007-07-30 2013-12-16 삼성전자주식회사 Photonic crystal light emitting device and manufacturing method of the same
KR100941136B1 (en) 2008-05-30 2010-02-09 고려대학교 산학협력단 Light emitting diode in which electrode with mesh structure is formed and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR100599012B1 (en) Light emitting diode having a thermal conductive substrate and method of fabricating the same
US9620682B2 (en) Light emitting device
US7723736B2 (en) Light emitting device having a plurality of light emitting cells and package mounting the same
US20230261157A1 (en) Contact structures of led chips for current injection
KR102548428B1 (en) Interconnects for light emitting diode chips
KR20080002161A (en) Light emitting diode with a metal reflection layer expanded and method for manufacturing the same
KR101093117B1 (en) Light emitting device for ac operation and method of fabricating the same
KR101115570B1 (en) Light emitting device and method of fabricating the same
KR100699056B1 (en) Light emitting diode having a plurality of light emitting cells and mehod for fabricating the same
KR20120002130A (en) Flip-chip light-emitting device and method of manufacturing the same
KR100599011B1 (en) Light emitting diode having a plurality of light emitting cells each employing a mesh electrode and method of fabricating the same
KR101221643B1 (en) Flip chip Light-emitting device and Method of manufacturing the same
KR101115540B1 (en) Light emitting diode package
KR100683446B1 (en) Light emitting element with buffer layer having rugged upper surface and method for fabricating thereof
KR100637652B1 (en) Light emitting diode that operates regardless of the polarity of the power source and the method for fabricating the same
KR101205524B1 (en) Flip chip Light-emitting device and Method of manufacturing the same
KR20090072478A (en) Light emitting diode and method of fabricating the same
KR20070087726A (en) Light emitting diode having light emitting cells arranged in matrix layout and method for fabricating the same
WO2023154738A1 (en) Contact structures of led chips for current injection
TW202349743A (en) Current spreading layer structures for light-emitting diode chips
KR100612592B1 (en) Light emitting diode having a thermal conductive substrate and method of fabricating the same
KR101165255B1 (en) High efficiency light emitting diode and method of fabricating the same
KR101138977B1 (en) Light emitting device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140703

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 13