KR101165255B1 - High efficiency light emitting diode and method of fabricating the same - Google Patents

High efficiency light emitting diode and method of fabricating the same Download PDF

Info

Publication number
KR101165255B1
KR101165255B1 KR1020100092901A KR20100092901A KR101165255B1 KR 101165255 B1 KR101165255 B1 KR 101165255B1 KR 1020100092901 A KR1020100092901 A KR 1020100092901A KR 20100092901 A KR20100092901 A KR 20100092901A KR 101165255 B1 KR101165255 B1 KR 101165255B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
semiconductor layer
insulating layer
ohmic contact
Prior art date
Application number
KR1020100092901A
Other languages
Korean (ko)
Other versions
KR20120031388A (en
Inventor
이섬근
신진철
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020100092901A priority Critical patent/KR101165255B1/en
Priority to CN201180016665.6A priority patent/CN102859726B/en
Priority to PCT/KR2011/002327 priority patent/WO2011126248A2/en
Priority to US13/080,116 priority patent/US8383433B2/en
Publication of KR20120031388A publication Critical patent/KR20120031388A/en
Application granted granted Critical
Publication of KR101165255B1 publication Critical patent/KR101165255B1/en
Priority to US13/753,953 priority patent/US8624287B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

고효율 발광 다이오드 및 그것을 제조하는 방법이 개시된다. 이 발광 다이오드는, 기판; 각각 제1 도전형 상부 반도체층, 활성층 및 제2 도전형 하부 반도체층을 포함하는 제1 발광셀 및 제2 발광셀; 제1 및 제2 발광셀들과 기판 사이에 위치하여 제1 및 제2 발광셀들을 기판으로부터 절연시키고, 굴절률이 다른 절연층을 반복하여 적층한 분포 브래그 반사기인 중간 절연층; 중간 절연층과 각 발광셀 사이에 위치하고, 제1 및 제2 발광셀들 각각의 제2 도전형 하부 반도체층에 접촉하는 투명 오믹 콘택층; 및 제1 발광셀의 제1 도전형 상부 반도체층과 제2 발광셀의 제2 도전형 하부 반도체층에 접촉하는 투명 오믹 콘택층을 전기적으로 연결하는 연결부를 포함한다.A high efficiency light emitting diode and a method of manufacturing the same are disclosed. This light emitting diode includes: a substrate; A first light emitting cell and a second light emitting cell each including a first conductive upper semiconductor layer, an active layer, and a second conductive lower semiconductor layer; An intermediate insulating layer disposed between the first and second light emitting cells and the substrate to insulate the first and second light emitting cells from the substrate, and a distributed Bragg reflector repeatedly stacked with an insulating layer having a different refractive index; A transparent ohmic contact layer disposed between the intermediate insulating layer and each light emitting cell and in contact with the second conductive lower semiconductor layer of each of the first and second light emitting cells; And a connection part electrically connecting the first conductive upper semiconductor layer of the first light emitting cell to the transparent ohmic contact layer contacting the second conductive lower semiconductor layer of the second light emitting cell.

Description

고효율 발광 다이오드 및 그것을 제조하는 방법{HIGH EFFICIENCY LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}High-Efficiency Light-Emitting Diodes and Methods of Manufacturing Them {High EFFICIENCY LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME

본 발명은 발광 다이오드 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 기판 분리 공정을 적용한 고효율 발광 다이오드 및 및 그것을 제조하는 방법에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly, to a high efficiency light emitting diode and a method of manufacturing the same by applying a substrate separation process.

발광 다이오드는 N형 반도체와 P형 반도체를 가지는 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산한다. 이러한 발광 다이오드는 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.A light emitting diode is a semiconductor device having an N-type semiconductor and a P-type semiconductor, and emits light by recombination of electrons and holes. Such light emitting diodes are widely used as display devices and backlights. In addition, the light emitting diode consumes less power and has a longer lifespan than existing light bulbs or fluorescent lamps, thereby replacing its incandescent lamps and fluorescent lamps, thereby expanding its use area for general lighting.

최근, 발광 다이오드를 교류전원에 직접 연결하여 연속적으로 빛을 방출하는 교류용 발광 다이오드가 제품화되고 있다. 고전압 교류전원에 직접 연결하여 사용할 수 있는 발광 다이오드는, 예를 들어, 국제공개번호 WO 2004/023568(Al)호에 "발광 성분들을 갖는 발광소자"(LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS)라는 제목으로 사카이 등(SAKAI et. al.)에 의해 개시되어 있다.Recently, AC light emitting diodes that emit light continuously by directly connecting the light emitting diodes to AC power have been commercialized. Light emitting diodes that can be used directly in connection with high voltage alternating current power supplies are described, for example, in Published International Publication No. WO 2004/023568 (Al), which are referred to as "light-emitting elements having light-emitting components". The title is disclosed by SAKAI et al.

상기 WO 2004/023568(Al)호에 따르면, LED들이 사파이어 기판과 같은 절연성 기판 상에 2차원적으로 연결된 직렬 LED 어레이들이 형성된다. LED 어레이들이 직렬 연결됨으로써 고전압에서 구동될 수 있는 발광 다이오드가 제공될 수 있다. 또한, 이러한 LED 어레이들이 상기 사파이어 기판 상에서 역병렬로 연결되어, AC 파워 서플라이에 의해 구동될 수 있는 단일칩 발광소자가 제공된다.According to WO 2004/023568 (Al), series LED arrays are formed two-dimensionally connected on an insulating substrate, such as a sapphire substrate. LED arrays in series can provide a light emitting diode that can be driven at a high voltage. In addition, such LED arrays are connected in anti-parallel on the sapphire substrate to provide a single chip light emitting device that can be driven by an AC power supply.

상기 AC-LED는 성장 기판으로 사용된 기판, 예컨대 사파이어 기판 상에 발광셀들을 형성하므로, 발광셀들의 구조에 제한이 따르며, 광추출 효율을 향상시키는데 한계가 있다. 이러한 문제점을 해결하기 위해 기판 분리 공정을 적용하여 직렬 연결된 발광셀들을 갖는 발광 다이오드, 예컨대 AC-LED를 제조하는 방법이 연구되고 있다.Since the AC-LED forms light emitting cells on a substrate used as a growth substrate, for example, a sapphire substrate, there is a limitation in the structure of the light emitting cells and there is a limit in improving light extraction efficiency. In order to solve this problem, a method of manufacturing a light emitting diode, such as an AC-LED, having light emitting cells connected in series by applying a substrate separation process, has been studied.

도 1은 종래기술에 따른 직렬 연결된 발광셀들을 갖는 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode having light emitting cells connected in series according to the prior art.

도 1을 참조하면, 상기 발광 다이오드는 기판(51), 본딩 메탈(41), 접착층(39), 중간절연층(37), 장벽 금속층(35), 반사 금속층(33), 복수의 발광셀(2개만 도시함, S1, S2), 절연층(53) 및 연결부(55)를 포함한다.Referring to FIG. 1, the light emitting diode includes a substrate 51, a bonding metal 41, an adhesive layer 39, an intermediate insulating layer 37, a barrier metal layer 35, a reflective metal layer 33, and a plurality of light emitting cells ( Only two, S1 and S2, insulating layer 53 and connecting portion 55 are included.

기판(51)은 성장기판(도시하지 않음)과 구별되며, 성장 기판 상에 질화물 반도체층들(25, 27, 29)을 성장시킨 후 본딩 메탈(41)을 통해 본딩된 2차 기판이다. The substrate 51 is distinguished from a growth substrate (not shown), and is a secondary substrate bonded through the bonding metal 41 after growing the nitride semiconductor layers 25, 27, and 29 on the growth substrate.

한편, 상기 발광셀(S1, S2)은 n형 질화물 반도체층(25), 활성층(27) 및 p형 질화물 반도체층(29)을 포함하며, n형 질화물 반도체층(25)의 상부면에 거친 표면(R)이 형성될 수 있다.Meanwhile, the light emitting cells S1 and S2 include an n-type nitride semiconductor layer 25, an active layer 27, and a p-type nitride semiconductor layer 29, and are roughened on the top surface of the n-type nitride semiconductor layer 25. Surface R may be formed.

상기 기판(51)과 발광셀들(S1, S2) 사이에 중간 절연층(37)이 개재되어 발광셀들(S1, S2)과 기판(51)을 전기적으로 절연시킨다. 또한, 중간절연층(37)과 발광셀들(S1, S2) 사이에 반사금속층(33) 및 장벽금속층(35)이 개재된다. 반사금속층(33)은 발광셀(S1, S2)에서 생성되어 기판(51)쪽으로 향하는 광을 반사시킴으로써 발광 효율을 개선한다. 상기 장벽금속층(35)은 반사금속층(33)을 덮어 반사금속층(33)의 확산을 막고 또한 반사금속층(33)이 산화되는 것을 방지한다. 나아가, 장벽금속층(35)의 일부가 발광셀(S2) 아래의 영역에서 셀 분리 영역으로 연장되어 노출된다.An intermediate insulating layer 37 is interposed between the substrate 51 and the light emitting cells S1 and S2 to electrically insulate the light emitting cells S1 and S2 from the substrate 51. In addition, a reflective metal layer 33 and a barrier metal layer 35 are interposed between the intermediate insulating layer 37 and the light emitting cells S1 and S2. The reflective metal layer 33 improves light emission efficiency by reflecting light generated in the light emitting cells S1 and S2 toward the substrate 51. The barrier metal layer 35 covers the reflective metal layer 33 to prevent diffusion of the reflective metal layer 33 and prevents the reflective metal layer 33 from being oxidized. Furthermore, a part of the barrier metal layer 35 extends from the region under the light emitting cell S2 to the cell isolation region and is exposed.

연결부(55)는 발광셀(S1)의 n형 반도체층(25)과 장벽 금속층(35)을 연결하여 발광셀들(S1, S2)을 직렬 연결한다. 또한, 절연층(53)이 발광셀들(S1, S2)과 연결부(55) 사이에 개재되어 n형 반도체층(25)과 p형 반도체층(29)이 연결부(55)에 의해 전기적으로 단락되는 것을 방지한다.The connection part 55 connects the n-type semiconductor layer 25 of the light emitting cell S1 and the barrier metal layer 35 to connect the light emitting cells S1 and S2 in series. In addition, the insulating layer 53 is interposed between the light emitting cells S1 and S2 and the connecting portion 55 such that the n-type semiconductor layer 25 and the p-type semiconductor layer 29 are electrically shorted by the connecting portion 55. Prevent it.

반사금속층(33)으로는 일반적으로 은(Ag)이 사용되는데, Ag는 산화력이 매우 강하고 열에 의한 확산이 쉽게 발생한다. 더욱이, 발광셀들(S1, S2)을 분리할 때 사용되는 식각 가스, 예컨대 BCl3/Cl2 가스는 Ag와 화학반응을 하여 쉽게 식각 부산물(by-product)을 생성하며, 이 식각 부산물이 발광셀(S1, S2)의 측면에 달라붙어 전기적 단락을 유발할 수 있다. 이를 방지하기 위해, 종래기술은 장벽 금속층(35)으로 반사금속층(33)을 덮고 발광셀(S1, S2) 분리 공정에서 장벽금속층(35)이 노출되도록 하고 있다.Silver (Ag) is generally used as the reflective metal layer 33. Ag is very strong in oxidizing power and easily diffuses by heat. Furthermore, the etching gas used to separate the light emitting cells S1 and S2, for example, BCl3 / Cl2 gas, chemically reacts with Ag to easily produce an by-product. It may stick to the sides of S1, S2) and cause an electrical short. In order to prevent this, the related art covers the reflective metal layer 33 with the barrier metal layer 35 and exposes the barrier metal layer 35 in the light emitting cells S1 and S2 separation process.

그러나, 상기 종래 기술에 따르면, 반사금속층(33)을 보호하기 위해 장벽 금속층(35)이 추가되어야 하므로, 금속층 증착 공정이 복잡해진다. 더욱이, 반사금속층(33)을 형성한 후, 장벽금속층(35)이 반사금속층(33)을 덮기 때문에, 반사금속층(33)의 측면에서 단차가 발생한다. 이 단차는 반사금속층(33)의 두께가 증가할수록 커진다. 특히, 장벽금속층(35)을 복수의 금속층을 증착하여 형성하는 경우, 이 단차 부분에서 스트레스가 집중되어 장벽 금속층(35)의 크랙이 유발될 가능성이 높다. 특히, 기판(51)이 상대적으로 높은 온도에서 본딩되기 때문에, 기판(51)을 본딩하는 동안, 단차 부분에 크랙이 발생하여 소자 불량이 유발될 수 있다.However, according to the prior art, since the barrier metal layer 35 has to be added to protect the reflective metal layer 33, the metal layer deposition process is complicated. Furthermore, since the barrier metal layer 35 covers the reflective metal layer 33 after the reflective metal layer 33 is formed, a step occurs in the side of the reflective metal layer 33. This step becomes larger as the thickness of the reflective metal layer 33 increases. In particular, in the case where the barrier metal layer 35 is formed by depositing a plurality of metal layers, it is highly likely that stress is concentrated in the stepped portion, causing cracking of the barrier metal layer 35. In particular, since the substrate 51 is bonded at a relatively high temperature, cracks may occur in the stepped portion during bonding of the substrate 51, thereby causing device defects.

한편, 상기 반사금속층(33)을 Ag로 형성함으로써 다른 금속층에 비해 반사율을 상대적으로 높일 수 있지만, 더욱 안정한 반사층을 채택함과 아울러 Ag에 비해 반사율을 더욱 높일 수 있는 새로운 기술이 요구된다.On the other hand, by forming the reflective metal layer 33 with Ag, the reflectance can be relatively increased compared to other metal layers, but a new technology for adopting a more stable reflecting layer and further increasing the reflectance compared to Ag is required.

특허문헌 1: 국제공개번호 WO 2004/023568(Al)호Patent Document 1: International Publication No. WO 2004/023568 (Al)

본 발명이 해결하려는 과제는, 금속 식각 부산물에 의한 발광셀 내 전기적 단락을 방지할 수 있는 고효율 발광 다이오드 및 그 제조방법을 제공하는 것이다.An object of the present invention is to provide a high-efficiency light emitting diode and a method of manufacturing the same that can prevent an electrical short circuit in the light emitting cell due to metal etching by-products.

본 발명이 해결하려는 다른 과제는, 반사율이 더 개선된 발광 다이오드 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting diode having a further improved reflectance and a method of manufacturing the same.

본 발명이 해결하려는 또 다른 과제는, 공정을 단순화하고 신뢰성을 향상시킬 수 있는 발광 다이오드 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a light emitting diode that can simplify the process and improve reliability.

본 발명의 일 태양에 따른 발광 다이오드는, 기판; 각각 제1 도전형 상부 반도체층, 활성층 및 제2 도전형 하부 반도체층을 포함하는 제1 발광셀 및 제2 발광셀; 상기 제1 및 제2 발광셀들과 상기 기판 사이에 위치하여 상기 제1 및 제2 발광셀들을 상기 기판으로부터 절연시키고, 굴절률이 다른 절연층을 반복하여 적층한 분포 브래그 반사기인 중간 절연층; 상기 중간 절연층과 상기 각 발광셀 사이에 위치하고, 상기 제1 및 제2 발광셀들 각각의 제2 도전형 하부 반도체층에 접촉하는 투명 오믹 콘택층; 및 상기 제1 발광셀의 제1 도전형 상부 반도체층과 상기 제2 발광셀의 제2 도전형 하부 반도체층에 접촉하는 투명 오믹 콘택층을 전기적으로 연결하는 연결부(connector)를 포함한다.A light emitting diode according to an aspect of the present invention, the substrate; A first light emitting cell and a second light emitting cell each including a first conductive upper semiconductor layer, an active layer, and a second conductive lower semiconductor layer; An intermediate insulating layer disposed between the first and second light emitting cells and the substrate to insulate the first and second light emitting cells from the substrate, and a distributed Bragg reflector repeatedly stacked with an insulating layer having a different refractive index; A transparent ohmic contact layer disposed between the intermediate insulating layer and each of the light emitting cells and contacting a second conductive lower semiconductor layer of each of the first and second light emitting cells; And a connector electrically connecting the first conductive upper semiconductor layer of the first light emitting cell to the transparent ohmic contact layer contacting the second conductive lower semiconductor layer of the second light emitting cell.

상기 중간 절연층은 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 반복하여 적층한 다층막으로 형성될 수 있으며, 일반적으로 SiO2의 접착력이 우수하기 때문에, 상기 제1 및 제2 발광셀들 측에 가까운 상기 제1 절연 반사층의 첫번째 층 및 제2 절연 반사층의 첫번째층은 SiO2로 하는 것이 바람직하다.The intermediate insulating layer may be formed of, for example, a multilayer film obtained by repeatedly stacking SiO 2 / TiO 2 or SiO 2 / Nb 2 O 5 , and since the adhesion of SiO 2 is generally excellent, the first and second light emitting cells It is preferable that the first layer of the first insulating reflective layer and the first layer of the second insulating reflective layer close to these sides be SiO 2 .

한편, 상기 중간 절연층은 청색광, 녹색광 및 적색광 영역의 파장에 대해 95% 이상, 바람직하게는 99% 이상의 반사율을 나타낼 수 있다.On the other hand, the intermediate insulating layer may exhibit a reflectance of 95% or more, preferably 99% or more with respect to the wavelengths of the blue light, green light, and red light regions.

상기 투명 오믹 콘택층은 인디움 틴 산화막(ITO) 또는 아연 산화막(ZnO)일 수 있다.The transparent ohmic contact layer may be an indium tin oxide layer (ITO) or a zinc oxide layer (ZnO).

몇몇 실시예들에 있어서, 반사금속층이 상기 중간 절연층과 상기 기판 사이에 개재될 수 있다. 반사금속층은 예컨대, Al일 수 있으며, DBR을 투과하는 광을 다시 반사시켜 반사율을 더욱 향상시킨다.In some embodiments, a reflective metal layer may be interposed between the intermediate insulating layer and the substrate. The reflective metal layer may be, for example, Al, and further reflects light passing through the DBR to further improve the reflectance.

한편, 상기 발광 다이오드는 상기 제1 발광셀과 제2 발광셀 사이에 셀 분리 영역을 가지며, 상기 제2 발광셀의 제2 도전형 하부 반도체층에 접촉하는 투명 오믹 콘택층은 상기 셀 분리 영역으로 연장된다.The light emitting diode has a cell isolation region between the first light emitting cell and the second light emitting cell, and the transparent ohmic contact layer contacting the second conductive lower semiconductor layer of the second light emitting cell is the cell isolation region. Is extended.

이때, 상기 연결부의 일 단부가 상기 제1 발광셀의 제1 도전형 상부 반도체층에 접촉하고, 상기 연결부는 상기 일 단부로부터 상기 제1 발광셀의 측면을 따라 연장하고, 상기 연결부의 타 단부는 상기 셀 분리 영역에서 상기 투명 오믹 콘택층에 접촉할 수 있다.In this case, one end of the connection part contacts the first conductive upper semiconductor layer of the first light emitting cell, the connection part extends along the side surface of the first light emitting cell from the one end, and the other end of the connection part is The transparent ohmic contact layer may contact the cell isolation region.

또한, 상기 발광 다이오드는 상기 연결부와 상기 제1 발광셀의 측면 사이에 개재되어 상기 연결부를 상기 제1 발광셀의 측면으로부터 절연시키는 제1 절연층을 더 포함할 수 있다. 나아가, 상기 발광 다이오드는 상기 제1 발광셀 및 제2 발광셀과 함께 상기 연결부를 덮는 제2 절연층을 더 포함할 수 있다.The light emitting diode may further include a first insulating layer interposed between the connecting portion and the side surface of the first light emitting cell to insulate the connecting portion from the side surface of the first light emitting cell. Furthermore, the light emitting diode may further include a second insulating layer covering the connection part together with the first light emitting cell and the second light emitting cell.

또한, 상기 제1 및 제2 발광셀들의 제1 도전형 상부 반도체층은 거칠어진 표면을 가질 수 있으며, 상기 제2 절연층은 상기 제1 도전형 상부 반도체층의 거칠어진 표면을 덮을 수 있다. 이때, 상기 제2 절연층의 표면은 상기 제1 도전형 상부 반도체층의 거칠어진 표면을 따라 요철형상을 가질 수 있다. 이에 따라, 거칠어진 표면을 통한 광 추출 효율이 더욱 개선된다.In addition, the first conductive upper semiconductor layer of the first and second light emitting cells may have a roughened surface, and the second insulating layer may cover the roughened surface of the first conductive upper semiconductor layer. In this case, the surface of the second insulating layer may have an uneven shape along the roughened surface of the first conductive upper semiconductor layer. Accordingly, the light extraction efficiency through the roughened surface is further improved.

본 발명의 다른 태양에 따르면, 발광 다이오드 제조방법이 제공된다. 이 방법은, 성장 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 성장시키고, 상기 제2 도전형 반도체층 상에 서로 이격된 투명 오믹 콘택층들을 형성하고, 상기 투명 오믹 콘택층들 상에 굴절률이 서로 다른 절연층을 반복 적층하여 상기 투명 오믹 콘택층들을 덮는 분포 브래그 반사기의 중간 절연층을 형성하고, 상기 중간 절연층 상에 2차 기판을 본딩하고, 상기 성장 기판을 제거하여 제1 도전형 반도체층을 노출시키고, 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 식각하여 제1 발광셀 및 제2 발광셀을 정의하도록 셀 분리 영역을 형성하되, 상기 셀 분리 영역에 상기 제2 발광셀 하부의 투명 오믹 콘택층이 노출되고, 상기 제1 발광셀 및 제2 발광셀의 측면 중 적어도 일부를 덮는 제1 절연층을 형성하고, 상기 제1 발광셀의 제1 도전형 반도체층과 상기 제2 발광셀 하부의 투명 오믹 콘택층을 전기적으로 연결하는 연결부를 형성하는 것을 포함한다.According to another aspect of the present invention, a method of manufacturing a light emitting diode is provided. The method includes growing a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer on a growth substrate, forming transparent ohmic contact layers spaced apart from each other on the second conductive semiconductor layer, and forming the transparent ohmic. Repeatedly stacking insulating layers having different refractive indices on the contact layers to form an intermediate insulating layer of a distributed Bragg reflector covering the transparent ohmic contact layers, bonding a secondary substrate on the intermediate insulating layer, and forming the growth substrate. Removing and exposing the first conductive semiconductor layer, and etching the first conductive semiconductor layer, the active layer and the second conductive semiconductor layer to form a cell isolation region to define a first light emitting cell and a second light emitting cell, A transparent ohmic contact layer below the second light emitting cell is exposed in the cell isolation region, and a first insulating layer covering at least part of side surfaces of the first light emitting cell and the second light emitting cell is formed, and the first light emission is performed. And of the includes forming a first connection portion that electrically connect the conductive semiconductor layer and the second light emitting cells of the lower transparent ohmic contact layer.

한편, 상기 2차 기판을 본딩하기 전에, 상기 중간 절연층 상에 반사금속층이 형성될 수 있다. 또한, 상기 노출된 제1 도전형 반도체층에 거칠어진 표면이 형성될 수 있다.Meanwhile, before bonding the secondary substrate, a reflective metal layer may be formed on the intermediate insulating layer. In addition, a roughened surface may be formed on the exposed first conductive semiconductor layer.

나아가, 상기 방법은 상기 제1 및 제2 발광셀들과 함께 상기 연결부를 덮는 제2 절연층을 형성하는 것을 더 포함할 수 있다. 이때, 상기 제2 절연층은 상기 제1 도전형 반도체층의 거칠어진 표면을 따라 형성되어 요철형상을 가질 수 있다.Furthermore, the method may further include forming a second insulating layer covering the connection part together with the first and second light emitting cells. In this case, the second insulating layer may be formed along the roughened surface of the first conductivity-type semiconductor layer to have an uneven shape.

본 발명에 따르면, 분포 브래그 반사기를 이용하여 반사층을 형성함으로써 종래의 금속 반사층에 비해 활성층에서 생성된 광에 대해 더 높은 반사율을 가지어 광 추출 효율이 향상된다. 나아가, 투명 오믹 콘택층을 이용하여 오믹 콘택을 형성하기 때문에, 투명 오믹 콘택층을 보호하기 위한 장벽 금속층을 별도로 형성할 필요가 없으므로 공정을 단순화할 수 있고, 나아가 신뢰성이 높은 발광 다이오드를 제공할 수 있다. 더욱이, 투명 오믹 콘택층을 채택함으로써 식각 공정 동안 전기적 단락을 유발하는 식각 부산물 생성을 억제할 수 있다.According to the present invention, by forming a reflective layer using a distributed Bragg reflector, the light extraction efficiency is improved by having a higher reflectance with respect to the light generated in the active layer compared with the conventional metal reflective layer. Furthermore, since the ohmic contact is formed using the transparent ohmic contact layer, there is no need to separately form a barrier metal layer for protecting the transparent ohmic contact layer, thereby simplifying the process and further providing a highly reliable light emitting diode. have. Moreover, by employing a transparent ohmic contact layer, it is possible to suppress the generation of etching by-products that cause an electrical short during the etching process.

이에 더하여, 상기 중간 절연층을 청색광, 녹색광 및 적색광의 넓은 가시영역에서 높은 반사율을 갖는 분포 브래그 반사기로 형성할 수 있으며, 이 경우, 외부에서 발광 다이오드 내부로 진입하는 광에 대해서도 높은 반사율을 나타내기 때문에, 다색광, 예컨대 백색광을 구현하는 발광 다이오드 패키지에서 높은 광 효율을 나타낼 수 있다.In addition, the intermediate insulating layer may be formed of a distributed Bragg reflector having a high reflectance in a wide visible region of blue light, green light, and red light, and in this case, exhibits high reflectance even for light entering the light emitting diode from the outside. Therefore, high light efficiency may be exhibited in a light emitting diode package that implements multicolor light, for example, white light.

도 1은 종래기술에 따른 직렬연결된 발광셀들을 갖는 발광 다이오드를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 3은 도 2의 절취선 A-A를 따라 취해진 단면도이다.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.
1 is a cross-sectional view illustrating a light emitting diode having light emitting cells connected in series according to the prior art.
2 is a schematic plan view illustrating a light emitting diode according to an embodiment of the present invention.
3 is a cross-sectional view taken along the line AA in FIG. 2.
4 to 9 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention can be fully conveyed to those skilled in the art. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, and the like of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 3은 도 2의 절취선 A-A를 따라 취해진 단면도이다. FIG. 2 is a schematic plan view illustrating a light emitting diode according to an embodiment of the present invention, and FIG. 3 is a cross-sectional view taken along the line A-A of FIG. 2.

도 2 및 3을 참조하면, 상기 발광 다이오드는 기판(151), 제1 및 제2 발광셀들(S1, S2), 중간 절연층(137), 투명 오믹 콘택층들(135), 연결부(155)를 포함한다. 또한, 상기 발광 다이오드는, 반사 금속층(138), 접착층(139) 및 본딩 메탈(141)을 포함할 수 있으며, 또한 제1 절연층(153) 및 제2 절연층(157)을 포함할 수 있다.2 and 3, the light emitting diode includes a substrate 151, first and second light emitting cells S1 and S2, an intermediate insulating layer 137, transparent ohmic contact layers 135, and a connector 155. ). In addition, the light emitting diode may include a reflective metal layer 138, an adhesive layer 139, and a bonding metal 141, and may also include a first insulating layer 153 and a second insulating layer 157. .

상기 기판(151)은, 화합물 반도체층들을 성장시키기 위한 성장기판과 구분되며, 이미 성장된 화합물 반도체층들에 부착된 기판이다. 상기 기판(151)은 사용 목적에 따라 다양하게 선택될 수 있으며, 특히 방열 특성을 개선하기 위해 열전도율이 높은 재료, 예컨대 Si, SiC, AlN 또는 금속 재료의 기판일 수 있다. 그러나, 상기 기판은 특별히 한정되는 것은 아니며, 다른 종류의 절연 또는 도전 기판일 수 있다. 특히, 반도체층들의 성장 기판으로 사파이어 기판을 사용하는 경우, 성장 기판과 동일한 열팽창계수를 갖도록, 상기 기판(151)이 사파이어 기판일 수 있다.The substrate 151 is separated from a growth substrate for growing the compound semiconductor layers and is a substrate attached to the compound semiconductor layers that have already been grown. The substrate 151 may be variously selected according to the purpose of use, and in particular, the substrate 151 may be a substrate having a high thermal conductivity, for example, Si, SiC, AlN, or a metal material to improve heat dissipation characteristics. However, the substrate is not particularly limited and may be another kind of insulating or conductive substrate. In particular, when using a sapphire substrate as the growth substrate of the semiconductor layers, the substrate 151 may be a sapphire substrate to have the same thermal expansion coefficient as the growth substrate.

상기 발광셀들(S1, S2)은 셀 분리 영역(130a)에 의해 분리된다. 상기 발광셀들(S1, S2)은 각각 제1 도전형의 상부 반도체층(125), 활성층(127) 및 제2 도전형의 하부 반도체층(129)을 포함하는 반도체 스택(130)을 포함한다. 상기 활성층(127)은 상기 상부 및 하부 반도체층들(125, 129) 사이에 개재된다. 한편, 상기 셀 분리 영역(130a)은 제1 도전형의 상부 반도체층(125), 활성층(127) 및 제2 도전형의 하부 반도체층(129)을 관통하여 발광셀들(S1, S2)을 분리한다. The light emitting cells S1 and S2 are separated by a cell isolation region 130a. Each of the light emitting cells S1 and S2 includes a semiconductor stack 130 including an upper semiconductor layer 125 of a first conductivity type, an active layer 127, and a lower semiconductor layer 129 of a second conductivity type. . The active layer 127 is interposed between the upper and lower semiconductor layers 125 and 129. Meanwhile, the cell isolation region 130a penetrates the light emitting cells S1 and S2 through the upper semiconductor layer 125 of the first conductivity type, the active layer 127, and the lower semiconductor layer 129 of the second conductivity type. Separate.

상기 활성층(127), 상기 상부 및 하부 반도체층들(125, 129)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. 상기 상부 및 하부 반도체층들(125, 129)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 상기 상부 및/또는 하부 반도체층(125, 129)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 상기 활성층(127)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 바람직하게, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이다. 저항이 상대적으로 작은 n형 반도체층으로 상부 반도체층(125)을 형성할 수 있어, 상부 반도체층(125)의 두께를 상대적으로 두껍게 형성할 수 있다. 따라서, 상기 상부 반도체층(125)의 상부면에 거칠어진 면(R)을 형성하는 것이 용이하며, 거칠어진 면(R)은 활성층(127)에서 발생된 광의 추출 효율을 향상시킨다.The active layer 127 and the upper and lower semiconductor layers 125 and 129 may be formed of a III-N-based compound semiconductor, such as (Al, Ga, In) N semiconductor. The upper and lower semiconductor layers 125 and 129 may be a single layer or multiple layers, respectively. For example, the upper and / or lower semiconductor layers 125 and 129 may include a contact layer and a cladding layer, and may also include a superlattice layer. The active layer 127 may have a single quantum well structure or a multiple quantum well structure. Preferably, the first conductivity type is n-type, and the second conductivity type is p-type. Since the upper semiconductor layer 125 may be formed of an n-type semiconductor layer having a relatively low resistance, the upper semiconductor layer 125 may have a relatively thick thickness. Therefore, it is easy to form the rough surface R on the upper surface of the upper semiconductor layer 125, the rough surface (R) improves the extraction efficiency of the light generated in the active layer 127.

중간 절연층(137)은 기판(151)과 발광셀들(S1, S2) 사이에 위치하여 발광셀들(S1, S2)을 기판(151)으로부터, 또는 본딩 메탈(141)로부터 절연시킨다. 중간 절연층(137)은 굴절률이 다른 물질층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 반복 적층하여 형성한 분포 브래그 반사기일 수 있다.The intermediate insulating layer 137 is positioned between the substrate 151 and the light emitting cells S1 and S2 to insulate the light emitting cells S1 and S2 from the substrate 151 or from the bonding metal 141. The intermediate insulating layer 137 may be a distributed Bragg reflector formed by repeatedly stacking material layers having different refractive indices, for example, SiO 2 / TiO 2 or SiO 2 / Nb 2 O 5.

상기 중간 절연층(137)은 활성층(127)에서 생성된 광에 대해 상대적으로 높은 반사율을 갖는다. 예컨대, 상기 활성층이 청색광을 생성하는 경우, 상기 중간 절연층(137)은 400~500nm 파장 범위의 광에 대한 반사율이 높도록 형성된다. 또한, 일반적으로 SiO2가 TiO2 또는 Nb2O5에 비해 반도체층에 대한 접착력이 우수하므로, SiO2를 발광셀들(S1, S2)에 가까운 첫째층으로 하는 것이 바람직하다.The intermediate insulating layer 137 has a relatively high reflectance with respect to the light generated by the active layer 127. For example, when the active layer generates blue light, the intermediate insulating layer 137 is formed to have high reflectance for light in the wavelength range of 400 to 500 nm. In addition, since SiO2 generally has better adhesion to the semiconductor layer than TiO2 or Nb2O5, it is preferable to make SiO2 the first layer close to the light emitting cells S1 and S2.

이와 달리, 상기 중간 절연층(137)은 청색광에 대해서뿐만 아니라, 녹색광 및 적색광에 대한 반사율이 높도록 형성될 수 있다. 예컨대, 상기 중간 절연층은 청색광, 녹색광 및 적색광의 파장 영역에 대해 95% 이상, 더 바람직하게는 98% 이상의 반사율을 갖는 분포 브래그 반사기로 형성될 수 있다.Alternatively, the intermediate insulating layer 137 may be formed to have high reflectance for green light and red light as well as for blue light. For example, the intermediate insulating layer may be formed of a distributed Bragg reflector having a reflectance of 95% or more, more preferably 98% or more for the wavelength region of blue light, green light, and red light.

한편, 상기 중간 절연층(137)과 상기 각 발광셀(S1, S2) 사이에 투명 오믹 콘택층(135)이 개재된다. 투명 오믹 콘택층(135)은 예컨대, ITO 또는 ZnO로 형성될 수 있으며, 제2 도전형 하부 반도체층(129)에 오믹콘택한다. 도 3에 도시한 바와 같이, 제2 발광셀(S2) 하부의 투명 오믹 콘택층(135)은 셀 분리 영역(130a)으로 연장될 수 있다.The transparent ohmic contact layer 135 is interposed between the intermediate insulating layer 137 and the light emitting cells S1 and S2. The transparent ohmic contact layer 135 may be formed of, for example, ITO or ZnO, and may ohmic contact the second conductive lower semiconductor layer 129. As illustrated in FIG. 3, the transparent ohmic contact layer 135 under the second light emitting cell S2 may extend to the cell isolation region 130a.

한편, 상기 기판(151)과 중간 절연층(137) 사이에 반사금속층(138)이 개재될 수 있다. 반사금속층(138)은 활성층(127)에서 생성된 광이 중간 절연층(137)을 투과할 경우, 이 광을 반사시킨다. 따라서, 본딩 메탈(141) 또는 기판(151)에서 광이 손실되는 것을 방지할 수 있다. 상기 반사금속층(138)은 예컨대 알루미늄(Al)으로 형성될 수 있다. The reflective metal layer 138 may be interposed between the substrate 151 and the intermediate insulating layer 137. The reflective metal layer 138 reflects this light when the light generated in the active layer 127 passes through the intermediate insulating layer 137. Therefore, it is possible to prevent the light from being lost in the bonding metal 141 or the substrate 151. The reflective metal layer 138 may be formed of, for example, aluminum (Al).

상기 기판(151)은 본딩 메탈(141)을 통해 중간 절연층(137) 또는 반사금속층(138)에 본딩될 수 있다. 상기 본딩 메탈(141)의 접착력을 향상시키기 위해 접착층(139)이 본딩 메탈(141)과 중간 절연층(137) 사이에 개재될 수 있다. 상기 본딩 메탈(141)은 기판(151)을 발광셀들(S1, S2)상에 본딩하기 위한 금속 재료로서 Au/Sn으로 형성될 수 있다. 한편, 상기 접착층(139)은 예컨대, Cr/Au로 형성될 수 있다.The substrate 151 may be bonded to the intermediate insulating layer 137 or the reflective metal layer 138 through the bonding metal 141. An adhesive layer 139 may be interposed between the bonding metal 141 and the intermediate insulating layer 137 to improve the adhesion of the bonding metal 141. The bonding metal 141 may be formed of Au / Sn as a metal material for bonding the substrate 151 on the light emitting cells S1 and S2. Meanwhile, the adhesive layer 139 may be formed of, for example, Cr / Au.

한편, 상기 연결부(155)는 제1 발광셀(S1)의 제1 도전형 상부 반도체층(125)과 제2 발광셀(S2) 하부의 투명 오믹 콘택층(135)을 전기적으로 연결한다. 예컨대, 상기 연결부의 일 단부가 제1 발광셀(S1)의 제1 도전형 상부 반도체층(125)에 접촉하고, 상기 일 단부로부터 제1 발광셀(S1)의 측면을 따라 연장하며, 타 단부가 셀 분리 영역(130a)으로 연장된 투명 오믹 콘택층(135)에 접촉한다. 이에 따라, 발광셀들(S1, S2)이 연결부(155)를 통해 직렬 연결된다. 나아가, 도 2에 도시되듯이, 상기 발광셀들(S1, S2) 상에 전극 연장부(155a)가 형성될 수 있다. 전극 연장부(155a)는 발광셀(S1, S2) 내의 전류 분산을 돕기 위해 형성되며, 그 구조는 특별히 한정되지 않는다. 또한, 투명 오믹 콘택층 상에 접촉하는 접촉면을 증가시키기 위해 투명 오믹 콘택층 상에 전극 연장부(155b)가 형성될 수도 있다. 상기 전극 연장부들(155a, 155b)은 연결부(155)와 함께 동일한 공정에서 동일한 재료로 형성될 수 있다.The connection part 155 electrically connects the first conductive upper semiconductor layer 125 of the first light emitting cell S1 and the transparent ohmic contact layer 135 under the second light emitting cell S2. For example, one end of the connection portion contacts the first conductivity type upper semiconductor layer 125 of the first light emitting cell S1, extends from the one end along the side of the first light emitting cell S1, and the other end thereof. Contacts the transparent ohmic contact layer 135 extending into the cell isolation region 130a. Accordingly, the light emitting cells S1 and S2 are connected in series through the connection unit 155. Furthermore, as shown in FIG. 2, an electrode extension part 155a may be formed on the light emitting cells S1 and S2. The electrode extension part 155a is formed to assist current dispersion in the light emitting cells S1 and S2, and the structure thereof is not particularly limited. In addition, an electrode extension 155b may be formed on the transparent ohmic contact layer to increase the contact surface contacting the transparent ohmic contact layer. The electrode extensions 155a and 155b may be formed of the same material together with the connection part 155 in the same process.

한편, 제1 절연층(153)이 제1 발광셀(S1)의 측면과 연결부(155) 사이에 개재되어, 연결부(155)에 의해 제1 도전형 상부 반도체층(125)과 제2 도전형 하부 반도체층(129)이 전기적으로 단락되는 것을 방지한다. 제1 절연층(153)은 특별히 한정되는 것은 아니나, 예컨대 SiO2로 형성될 수 있다.Meanwhile, the first insulating layer 153 is interposed between the side surface of the first light emitting cell S1 and the connecting portion 155, and the first conductive upper semiconductor layer 125 and the second conductive type are connected by the connecting portion 155. The lower semiconductor layer 129 is prevented from being electrically shorted. The first insulating layer 153 is not particularly limited, but may be formed of SiO 2, for example.

또한, 제2 절연층(157)이 제1 및 제2 발광셀들(S1, S2), 연결부(155) 및 제1 절연층(153)을 덮을 수 있다. 제2 절연층(157)은 또한 제1 도전형 상부 반도체층(125)의 거칠어진 표면을 따라 형성되어 요철 형상을 가질 수 있다. 제2 절연층(157)은 외부의 힘 또는 수분과 같은 외부 환경으로부터 발광 다이오드를 보호한다. 제2 절연층(157)은 SiO2 또는 Si3N4 등으로 형성될 수 있다. In addition, the second insulating layer 157 may cover the first and second light emitting cells S1 and S2, the connection part 155, and the first insulating layer 153. The second insulating layer 157 may also be formed along the roughened surface of the first conductivity type upper semiconductor layer 125 to have an uneven shape. The second insulating layer 157 protects the light emitting diode from an external environment such as external force or moisture. The second insulating layer 157 may be formed of SiO 2 or Si 3 N 4.

본 실시예에 있어서, 2개의 발광셀들(S1, S2)만을 도시 및 설명하였으나, 더 많은 수의 발광셀들이 기판(151) 상에 배열될 수 있으며, 이들 발광셀들이 복수의 연결부(155)를 통해 서로 직렬, 병렬 및/또는 역병렬 연결될 수 있다. 나아가, 상기 발광셀들을 이용하여 브리지 정류 회로를 구성할 수도 있다.In the present embodiment, only two light emitting cells S1 and S2 are illustrated and described, but a larger number of light emitting cells may be arranged on the substrate 151, and these light emitting cells may be connected to the plurality of connection portions 155. Via serial, parallel and / or anti-parallel connections to one another. In addition, a bridge rectifying circuit may be configured using the light emitting cells.

도 4 내지 도 9는 본 발명의 일 실시예에 따른 발광 다이오드 제조방법을 설명하기 위한 단면도들이다.4 to 9 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

도 4를 참조하면, 성장 기판(121) 상에 제1 도전형 반도체층(125), 활성층(127) 및 제2 도전형 반도체층(129)을 포함하는 화합물 반도체층들의 반도체 스택(130)이 형성된다. 성장 기판(121)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 이종기판일 수 있다. 상기 제1 도전형 반도체층(125)이 성장 기판(121)쪽에 가깝게 위치한다. 상기 제1 및 제2 도전형 반도체층들(125, 129)은 각각 단일층 또는 다중층으로 형성될 수 있다. 또한, 상기 활성층(127)은 단일 양자우물 구조 또는 다중 양자우물 구조로 형성될 수 있다.Referring to FIG. 4, a semiconductor stack 130 of compound semiconductor layers including a first conductive semiconductor layer 125, an active layer 127, and a second conductive semiconductor layer 129 is formed on a growth substrate 121. Is formed. The growth substrate 121 may be a sapphire substrate, but is not limited thereto and may be another hetero substrate. The first conductivity type semiconductor layer 125 is located close to the growth substrate 121. The first and second conductivity-type semiconductor layers 125 and 129 may be formed in a single layer or multiple layers, respectively. In addition, the active layer 127 may be formed in a single quantum well structure or a multiple quantum well structure.

상기 화합물 반도체층들은 III-N 계열의 화합물 반도체로 형성될 수 있으며, 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 성장 기판(121) 상에 성장될 수 있다.The compound semiconductor layers may be formed of III-N-based compound semiconductors, and may be grown on the growth substrate 121 by a process such as metal organic chemical vapor deposition (MOCVD) or molecular beam deposition (MBE). Can be.

한편, 화합물 반도체층들을 형성하기 전, 버퍼층(미도시됨)이 형성될 수 있다. 버퍼층은 성장 기판(121)과 화합물 반도체층들의 격자 부정합을 완화하기 위해 채택되며, 질화갈륨 또는 질화알루미늄 등의 질화갈륨 계열의 물질층일 수 있다.Meanwhile, before forming the compound semiconductor layers, a buffer layer (not shown) may be formed. The buffer layer is adopted to mitigate lattice mismatch between the growth substrate 121 and the compound semiconductor layers, and may be a gallium nitride-based material layer such as gallium nitride or aluminum nitride.

도 5를 참조하면, 상기 반도체 스택(130) 상에 서로 이격된 투명 오믹 콘택층들(135)이 형성된다. 투명 오믹 콘택층들(135)은 발광셀 영역에 대응하여 형성되며, 그 일부가 발광셀 영역 밖으로 연장하도록 형성된다. 투명 오믹 콘택층(135)은 예컨대 ITO 또는 ZnO와 같은 투명 도전성 산화막으로 형성될 수 있다. 투명 오믹 콘택층들(135)은 제2 도전형 반도체층(129)에 오믹 콘택한다.Referring to FIG. 5, transparent ohmic contact layers 135 spaced apart from each other are formed on the semiconductor stack 130. The transparent ohmic contact layers 135 may be formed to correspond to the light emitting cell region, and a portion of the transparent ohmic contact layers 135 may extend out of the light emitting cell region. The transparent ohmic contact layer 135 may be formed of, for example, a transparent conductive oxide film such as ITO or ZnO. The transparent ohmic contact layers 135 contact ohmic contact with the second conductive semiconductor layer 129.

이어서, 상기 투명 오믹 콘택층(135)을 덮는 중간 절연층(137)이 형성된다. 중간 절연층(137)은 굴절률이 서로 다른 절연층을 반복 적층한 분포 브래그 반사기로 형성된다. 예컨대, 상기 중간 절연층(137)은 SiO2/TiO2 또는 SiO2/Nb2O5를 반복 적층하여 형성할 수 있다. 상기 중간 절연층(137)을 형성하는 각 절연층의 두께를 조절함으로써 청색광, 녹색광 및 적색광의 넓은 파장 범위에 걸쳐 반사율이 높은 분포 브래그 반사기가 형성될 수 있다. 그 후, 상기 중간 절연층(137) 상에 반사금속층(138)이 형성될 수 있다. 반사금속층(138)은 예컨대 알루미늄(Al)으로 형성될 수 있다. Subsequently, an intermediate insulating layer 137 is formed to cover the transparent ohmic contact layer 135. The intermediate insulating layer 137 is formed of a distributed Bragg reflector in which insulating layers having different refractive indices are repeatedly stacked. For example, the intermediate insulating layer 137 may be formed by repeatedly stacking SiO 2 / TiO 2 or SiO 2 / Nb 2 O 5. By adjusting the thickness of each insulating layer forming the intermediate insulating layer 137, a distributed Bragg reflector having a high reflectance over a wide wavelength range of blue light, green light, and red light may be formed. Thereafter, a reflective metal layer 138 may be formed on the intermediate insulating layer 137. The reflective metal layer 138 may be formed of aluminum (Al), for example.

도 6을 참조하면, 상기 반사 금속층(138) 상에 접착층(139)이 형성될 수 있으며, 상기 접착층(139) 상에 본딩 메탈(141)이 형성되고 2차 기판(151)이 본딩될 수 있다. 상기 접착층(139)은 예컨대 Cr/Au로 형성될 수 있으며, 본딩 금속(147)은 예를 들어 AuSn(80/20wt%)으로 형성될 수 있다.Referring to FIG. 6, an adhesive layer 139 may be formed on the reflective metal layer 138, a bonding metal 141 may be formed on the adhesive layer 139, and a secondary substrate 151 may be bonded. . The adhesive layer 139 may be formed of, for example, Cr / Au, and the bonding metal 147 may be formed of, for example, AuSn (80 / 20wt%).

도 7을 참조하면, 성장 기판(121)이 제거된다. 성장 기판(121)은 레이저 리프트 오프(LLO) 공정과 같은 공지의 기판 분리 공정을 적용하여 제거될 수 있다. 성장 기판(121)이 제거됨에 따라 제1 도전형 반도체층(125)의 표면이 노출된다.Referring to FIG. 7, the growth substrate 121 is removed. The growth substrate 121 may be removed by applying a known substrate separation process, such as a laser lift off (LLO) process. As the growth substrate 121 is removed, the surface of the first conductivity-type semiconductor layer 125 is exposed.

도 8을 참조하면, 노출된 제1 도전형 반도체층(125)에 거칠어진 표면(R)이 형성될 수 있다. 거칠어진 표면(R)은 노출된 제1 도전형 반도체층(125)의 전체 표면에 형성될 수 있으나, 도시한 바와 같이, 일부 영역에 한정되도록 형성될 수 있다. 예컨대, 거칠어진 표면을 형성할 영역을 노출시키도록 제1 도전형 반도체층(125) 상에 마스크(도시하지 않음)를 형성한 후, 광전화학(PEC) 식각을 이용하여 한정된 영역에 거칠어진 표면을 형성할 수 있다.Referring to FIG. 8, a roughened surface R may be formed on the exposed first conductive semiconductor layer 125. The roughened surface R may be formed on the entire surface of the exposed first conductivity-type semiconductor layer 125, but may be formed to be limited to a partial region as shown. For example, after forming a mask (not shown) on the first conductivity-type semiconductor layer 125 to expose a region to form a rough surface, the surface is roughened in a limited region by using photochemical (PEC) etching Can be formed.

한편, 제1 도전형 반도체층(125), 활성층(127) 및 제2 도전형 반도체층(129)을 식각하여 셀 분리 영역(130a)을 형성함으로써 제1 및 제2 발광셀들(S1, S2)을 분리한다. 제2 발광셀(S2) 하부의 투명 오믹 콘택층(135)이 셀 분리 영역(130a)에 의해 노출된다. 이때, 상기 투명 오믹 콘택층(135)은 투명 도전성 산화막으로 형성되어 있어 도전성의 식각 부산물 형성이 억제된다. 따라서, 투명 오믹 콘택층(135)의 식각 부산물에 의한 전기적 단란이 방지된다. Meanwhile, the first and second light emitting cells S1 and S2 are formed by etching the first conductive semiconductor layer 125, the active layer 127, and the second conductive semiconductor layer 129 to form a cell isolation region 130a. ). The transparent ohmic contact layer 135 under the second light emitting cell S2 is exposed by the cell isolation region 130a. In this case, the transparent ohmic contact layer 135 is formed of a transparent conductive oxide film, thereby suppressing the formation of conductive etch byproducts. Therefore, electrical short-circuit by the etching by-product of the transparent ohmic contact layer 135 is prevented.

상기 거칠어진 표면을 형성하는 공정은 셀 분리 영역(130a)을 형성한 후에 수행될 수도 있다.The process of forming the roughened surface may be performed after forming the cell isolation region 130a.

도 9를 참조하면, 상기 발광셀들(S1, S2)의 측면을 덮는 제1 절연층(153)이 형성된다. 제1 절연층(153)은 SiO2로 형성될 수 있으며, 발광셀들(S1, S2)의 측면 중 적어도 일부를 덮는다. 특히, 상기 제1 절연층(153)은 셀 분리 영역(130a)의 바닥 및 셀 분리 영역(130a)의 내벽을 덮을 수 있다. 한편, 상기 제1 절연층(153)은 투명 오믹 콘택층(135)을 노출시키는 개구부(153a)를 갖도록 패터닝될 수 있다.9, a first insulating layer 153 covering side surfaces of the light emitting cells S1 and S2 is formed. The first insulating layer 153 may be formed of SiO 2 and covers at least some of side surfaces of the light emitting cells S1 and S2. In particular, the first insulating layer 153 may cover the bottom of the cell isolation region 130a and the inner wall of the cell isolation region 130a. Meanwhile, the first insulating layer 153 may be patterned to have an opening 153a exposing the transparent ohmic contact layer 135.

그 후, 제1 발광셀(S1)의 제1 도전형 반도체층(125)과 셀 분리 영역(130a)에 노출된 투명 오믹 콘택층(135)을 전기적으로 연결하는 연결부(155)가 형성된다. 연결부(155)는 리프트 오프 공정을 사용하여 형성될 수 있다. 상기 연결부(155)를 형성하는 동안, 전극 연장부들(도 2의 155a, 155b)이 함께 형성될 수 있다.Thereafter, a connecting portion 155 is formed to electrically connect the first conductive semiconductor layer 125 of the first light emitting cell S1 and the transparent ohmic contact layer 135 exposed to the cell isolation region 130a. The connector 155 may be formed using a lift off process. While forming the connection part 155, electrode extensions (155a and 155b of FIG. 2) may be formed together.

이어서, 상기 제1 및 제2 발광셀들(S1, S2), 연결부(155) 및 제1 절연층(153)을 덮는 제2 절연층(157)이 형성될 수 있다. 상기 제2 절연층(157)은 전극 패드들(도시하지 않음)을 제외하고 발광 다이오드의 상부면을 덮을 수 있으며, 이에 따라 외부 환경으로부터 발광 다이오드가 보호될 수 있다.Subsequently, a second insulating layer 157 may be formed to cover the first and second light emitting cells S1 and S2, the connection part 155, and the first insulating layer 153. The second insulating layer 157 may cover the top surface of the light emitting diode except for the electrode pads (not shown), thereby protecting the light emitting diode from the external environment.

그 후, 단일화 공정을 통해 복수의 발광셀들(S1, S2)을 포함하는 개별 발광 다이오드가 완성된다.Thereafter, an individual light emitting diode including a plurality of light emitting cells S1 and S2 is completed through a singulation process.

Claims (13)

기판;
각각 제1 도전형 상부 반도체층, 활성층 및 제2 도전형 하부 반도체층을 포함하는 제1 발광셀 및 제2 발광셀;
상기 제1 및 제2 발광셀들과 상기 기판 사이에 위치하여 상기 제1 및 제2 발광셀들을 상기 기판으로부터 절연시키고, 굴절률이 다른 절연층을 반복하여 적층한 분포 브래그 반사기인 중간 절연층;
상기 중간 절연층과 상기 각 발광셀 사이에 위치하고, 상기 제1 및 제2 발광셀들 각각의 제2 도전형 하부 반도체층에 접촉하는 투명 오믹 콘택층; 및
상기 제1 발광셀의 제1 도전형 상부 반도체층과 상기 제2 발광셀의 제2 도전형 하부 반도체층에 접촉하는 투명 오믹 콘택층을 전기적으로 연결하는 연결부(connector)를 포함하는 발광 다이오드.
Board;
A first light emitting cell and a second light emitting cell each including a first conductive upper semiconductor layer, an active layer, and a second conductive lower semiconductor layer;
An intermediate insulating layer disposed between the first and second light emitting cells and the substrate to insulate the first and second light emitting cells from the substrate, and a distributed Bragg reflector repeatedly stacked with an insulating layer having a different refractive index;
A transparent ohmic contact layer disposed between the intermediate insulating layer and each of the light emitting cells and contacting a second conductive lower semiconductor layer of each of the first and second light emitting cells; And
And a connector electrically connecting the first conductive upper semiconductor layer of the first light emitting cell to the transparent ohmic contact layer contacting the second conductive lower semiconductor layer of the second light emitting cell.
청구항 1에 있어서,
상기 투명 오믹 콘택층은 인디움 틴 산화막(ITO)인 발광 다이오드.
The method according to claim 1,
The transparent ohmic contact layer is an indium tin oxide (ITO) light emitting diode.
청구항 1에 있어서,
상기 중간 절연층과 상기 기판 사이에 개재된 반사금속층을 더 포함하는 발광 다이오드.
The method according to claim 1,
The light emitting diode further comprises a reflective metal layer interposed between the intermediate insulating layer and the substrate.
청구항 1에 있어서,
상기 발광 다이오드는 상기 제1 발광셀과 제2 발광셀 사이에 셀 분리 영역을 갖고,
상기 제2 발광셀의 제2 도전형 하부반도체층에 접촉하는 투명 오믹 콘택층은 상기 셀 분리 영역으로 연장된 발광 다이오드.
The method according to claim 1,
The light emitting diode has a cell isolation region between the first light emitting cell and the second light emitting cell,
The transparent ohmic contact layer in contact with the second conductive lower semiconductor layer of the second light emitting cell extends to the cell isolation region.
청구항 4에 있어서,
상기 연결부의 일 단부가 상기 제1 발광셀의 제1 도전형 상부 반도체층에 접촉하고, 상기 연결부는 상기 일 단부로부터 상기 제1 발광셀의 측면을 따라 연장하고, 상기 연결부의 타 단부는 상기 셀 분리 영역에서 상기 투명 오믹 콘택층에 접촉하는 발광 다이오드.
The method of claim 4,
One end of the connection part contacts the first conductive upper semiconductor layer of the first light emitting cell, the connection part extends from the one end along the side of the first light emitting cell, and the other end of the connection part is the cell. A light emitting diode in contact with the transparent ohmic contact layer in an isolation region.
청구항 5에 있어서,
상기 연결부와 상기 제1 발광셀의 측면 사이에 개재되어 상기 연결부를 상기 제1 발광셀의 측면으로부터 절연시키는 제1 절연층을 더 포함하는 발광 다이오드.
The method according to claim 5,
And a first insulating layer interposed between the connecting portion and the side surface of the first light emitting cell to insulate the connecting portion from the side surface of the first light emitting cell.
청구항 6에 있어서,
상기 제1 발광셀 및 제2 발광셀과 함께 상기 연결부를 덮는 제2 절연층을 더 포함하는 발광 다이오드.
The method of claim 6,
And a second insulating layer covering the connection part together with the first light emitting cell and the second light emitting cell.
청구항 7에 있어서,
상기 제1 및 제2 발광셀들의 제1 도전형 상부 반도체층은 거칠어진 표면을 갖고,
상기 제2 절연층은 상기 제1 도전형 상부 반도체층의 거칠어진 표면을 덮되, 상기 제2 절연층의 표면은 상기 제1 도전형 상부 반도체층의 거칠어진 표면을 따라 요철형상을 갖는 발광 다이오드.
The method of claim 7,
The first conductive upper semiconductor layer of the first and second light emitting cells has a roughened surface,
The second insulating layer covers a roughened surface of the first conductive upper semiconductor layer, wherein the surface of the second insulating layer has a concave-convex shape along the roughened surface of the first conductive upper semiconductor layer.
성장 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 성장시키고,
상기 제2 도전형 반도체층 상에 서로 이격된 투명 오믹 콘택층들을 형성하고,
상기 투명 오믹 콘택층들 상에 굴절률이 서로 다른 절연층을 반복 적층하여 상기 투명 오믹 콘택층들을 덮는 분포 브래그 반사기의 중간 절연층을 형성하고,
상기 중간 절연층 상에 2차 기판을 본딩하고,
상기 성장 기판을 제거하여 제1 도전형 반도체층을 노출시키고,
상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 식각하여 제1 발광셀 및 제2 발광셀을 정의하도록 셀 분리 영역을 형성하되, 상기 셀 분리 영역에 상기 제2 발광셀 하부의 투명 오믹 콘택층이 노출되고,
상기 제1 발광셀 및 제2 발광셀의 측면 중 적어도 일부를 덮는 제1 절연층을 형성하고,
상기 제1 발광셀의 제1 도전형 반도체층과 상기 제2 발광셀 하부의 투명 오믹 콘택층을 전기적으로 연결하는 연결부를 형성하는 것을 포함하는 발광 다이오드 제조방법.
Growing a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer on the growth substrate;
Forming transparent ohmic contact layers spaced apart from each other on the second conductivity type semiconductor layer,
Repeatedly stacking insulating layers having different refractive indices on the transparent ohmic contact layers to form an intermediate insulating layer of a distributed Bragg reflector covering the transparent ohmic contact layers,
Bonding a secondary substrate on the intermediate insulating layer,
Removing the growth substrate to expose a first conductivity type semiconductor layer,
A cell isolation region is formed to etch the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer to define a first light emitting cell and a second light emitting cell. The transparent ohmic contact layer is exposed,
Forming a first insulating layer covering at least part of side surfaces of the first and second light emitting cells,
And forming a connection portion electrically connecting the first conductive semiconductor layer of the first light emitting cell to the transparent ohmic contact layer under the second light emitting cell.
청구항 9에 있어서,
상기 투명 오믹 콘택층은 ITO인 발광 다이오드 제조방법.
The method according to claim 9,
The transparent ohmic contact layer is ITO.
청구항 9에 있어서,
상기 2차 기판을 본딩하기 전에, 상기 중간 절연층 상에 반사금속층을 형성하는 것을 더 포함하는 발광 다이오드 제조방법.
The method according to claim 9,
Before bonding the secondary substrate, further comprising forming a reflective metal layer on the intermediate insulating layer.
청구항 9에 있어서,
상기 노출된 제1 도전형 반도체층에 거칠어진 표면을 형성하는 것을 더 포함하는 발광 다이오드 제조방법.
The method according to claim 9,
And forming a roughened surface on the exposed first conductive semiconductor layer.
청구항 12에 있어서,
상기 제1 및 제2 발광셀들과 함께 상기 연결부를 덮는 제2 절연층을 형성하는 것을 더 포함하되,
상기 제2 절연층은 상기 제1 도전형 반도체층의 거칠어진 표면을 따라 형성되어 요철형상을 갖는 발광 다이오드 제조방법.
The method of claim 12,
The method may further include forming a second insulating layer covering the connection part together with the first and second light emitting cells.
The second insulating layer is formed along the rough surface of the first conductive semiconductor layer has a concave-convex shape.
KR1020100092901A 2010-04-06 2010-09-24 High efficiency light emitting diode and method of fabricating the same KR101165255B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100092901A KR101165255B1 (en) 2010-09-24 2010-09-24 High efficiency light emitting diode and method of fabricating the same
CN201180016665.6A CN102859726B (en) 2010-04-06 2011-04-04 Light-emitting diode and manufacture method thereof
PCT/KR2011/002327 WO2011126248A2 (en) 2010-04-06 2011-04-04 Light emitting diode and method of fabricating the same
US13/080,116 US8383433B2 (en) 2010-04-06 2011-04-05 Light emitting diode and method of fabricating the same
US13/753,953 US8624287B2 (en) 2010-04-06 2013-01-30 Light emitting diode and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100092901A KR101165255B1 (en) 2010-09-24 2010-09-24 High efficiency light emitting diode and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20120031388A KR20120031388A (en) 2012-04-03
KR101165255B1 true KR101165255B1 (en) 2012-07-19

Family

ID=46134889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100092901A KR101165255B1 (en) 2010-04-06 2010-09-24 High efficiency light emitting diode and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101165255B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10985304B2 (en) * 2016-12-21 2021-04-20 Seoul Viosys Co., Ltd. Highly reliable light emitting diode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072489A1 (en) 2008-09-24 2010-03-25 Koninklijke Philips Electronics N.V. Semiconductor light emitting devices grown on composite substrates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072489A1 (en) 2008-09-24 2010-03-25 Koninklijke Philips Electronics N.V. Semiconductor light emitting devices grown on composite substrates

Also Published As

Publication number Publication date
KR20120031388A (en) 2012-04-03

Similar Documents

Publication Publication Date Title
US8383433B2 (en) Light emitting diode and method of fabricating the same
KR101017395B1 (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
JP6087409B2 (en) Light emitting element
EP2656402B1 (en) Light emitting diode chip and method of fabricating the same
KR101115535B1 (en) Light emitting diode with a metal reflection layer expanded and method for manufacturing the same
KR101457209B1 (en) Light emitting device and method for fabricating the same
KR101093117B1 (en) Light emitting device for ac operation and method of fabricating the same
KR101587539B1 (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR101423722B1 (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR101115570B1 (en) Light emitting device and method of fabricating the same
KR101115539B1 (en) Light emitting device and method of fabricating the same
KR101154511B1 (en) High efficiency light emitting diode and method of fabricating the same
KR20110132161A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR101165255B1 (en) High efficiency light emitting diode and method of fabricating the same
KR100599011B1 (en) Light emitting diode having a plurality of light emitting cells each employing a mesh electrode and method of fabricating the same
KR101457205B1 (en) Light emitting device having semiconductor layers spaced apart from each other and method of fabricating the same
KR101171327B1 (en) Light emitting device and method of fabricating the same
KR101457206B1 (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR101138948B1 (en) High efficiency light emitting diode
KR101138977B1 (en) Light emitting device and method of fabricating the same
KR102071035B1 (en) Light emitting diode and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 8