KR100637652B1 - Light emitting diode that operates regardless of the polarity of the power source and the method for fabricating the same - Google Patents

Light emitting diode that operates regardless of the polarity of the power source and the method for fabricating the same Download PDF

Info

Publication number
KR100637652B1
KR100637652B1 KR1020050091241A KR20050091241A KR100637652B1 KR 100637652 B1 KR100637652 B1 KR 100637652B1 KR 1020050091241 A KR1020050091241 A KR 1020050091241A KR 20050091241 A KR20050091241 A KR 20050091241A KR 100637652 B1 KR100637652 B1 KR 100637652B1
Authority
KR
South Korea
Prior art keywords
light emitting
type
type electrode
emitting cells
semiconductor layer
Prior art date
Application number
KR1020050091241A
Other languages
Korean (ko)
Inventor
이재호
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050091241A priority Critical patent/KR100637652B1/en
Application granted granted Critical
Publication of KR100637652B1 publication Critical patent/KR100637652B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

An LED capable of operating regardless of polarity of power is provided to emit light regardless of polarity of applied power while using only one serially-connected LED cell array by supplementing the structure of a metal interconnection between light emitting cells of an LED. A light emitting cell array has a plurality of light emitting cells which includes first P-type and N-type electrodes(50a,50b), second P-type and N-type electrodes(50c,50d), and a separation part(70) for electrically separating the first P-type and N-type electrodes from the second P-type and N-type electrodes, wherein the plurality of light emitting cells are arranged on a substrate(10). The first P-type electrode of one of the light emitting cell array is electrically connected to the first N-type electrode of one of two light emitting cells adjacent to the first P-type electrode by first metal interconnections(300a), and the first N-type electrode of the one light emitting cell is electrically connected to the first P-type electrode of the other one of the light emitting cells adjacent to the first N-type electrode by the first metal interconnections. The second P-type electrode of one of the light emitting cell array is electrically connected to the second N-type electrode of one of two light emitting cells adjacent to the second P-type electrode by second metal interconnections(300b), and the second N-type electrode of the one light emitting cell is electrically connected to the second P-type electrode of the other one of the light emitting cells adjacent to the second N-type electrode.

Description

전원 극성에 관계없이 작동하는 발광다이오드 및 그 제조방법 {light emitting diode that operates regardless of the polarity of the power source and the method for fabricating the same}Light emitting diode that operates regardless of the polarity of power and its manufacturing method {light emitting diode that operates regardless of the polarity of the power source and the method for fabricating the same}

도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 평면도이다.1 is a plan view of a light emitting diode according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위해 도 1의 절취선 A-A'를 따라 취해진 부분 단면도이다.FIG. 2 is a partial cross-sectional view taken along the line AA ′ of FIG. 1 to illustrate a light emitting diode according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위해 도 1의 절취선 B-B'를 따라 취해진 부분 단면도이다.3 is a partial cross-sectional view taken along the line BB ′ of FIG. 1 to illustrate a light emitting diode according to an embodiment of the present invention.

도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 금속배선들의 구성을 설명하기 위한 평면도들이다.4A to 4C are plan views illustrating the structure of metal wires according to an exemplary embodiment of the present invention.

도 5 내지 7b는 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법을 설명하기 위한 단면도들이다.5 to 7B are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

도 8은 본 발명의 다른 실시예에 따른 발광 다이오드의 평면도이다.8 is a plan view of a light emitting diode according to another embodiment of the present invention.

도 9는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위해 도 8의 절취선 C-C'를 따라 취해진 부분단면도이다.FIG. 9 is a partial cross-sectional view taken along the line C-C ′ of FIG. 8 to illustrate a light emitting diode according to another embodiment of the present invention.

<도면 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1: 발광 다이오드 10: 기판1: light emitting diode 10: substrate

20: 버퍼층 30: 반도체층들20: buffer layer 30: semiconductor layers

31: N형 반도체층 32: 활성층31: N-type semiconductor layer 32: active layer

33: P형 반도체층 40: 투명전극층33: P-type semiconductor layer 40: transparent electrode layer

45,90: 반사금속층 50a,50b: 제1 N형 및 P형 전극45,90: reflective metal layers 50a, 50b: first N-type and P-type electrodes

50c,50d: 제2 N형 및 P형 전극 60a,60b: 제1 및 제2 전극패드50c and 50d: second N-type and P-type electrodes 60a and 60b: first and second electrode pads

70: 분리부 80: 절연층70: separator 80: insulating layer

100a,100b: 제1 및 제2 본딩패드 200: 발광셀100a and 100b: first and second bonding pads 200: light emitting cells

300a,300b: 제1 및 제2 금속배선 400: 금속범프300a and 300b: first and second metal wires 400: metal bumps

본 발명은 전원 극성에 관계없이 작동하는 발광 다이오드 및 그 제조방법에 관한 것으로, 특히 발광 다이오드의 발광셀들 간의 금속배선 구성을 보완하여 직렬 연결된 하나의 발광셀 어레이만으로도 인가되는 전원의 극성에 관계없이 발광하여 공간 활용 효율이 향상된 발광다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a light emitting diode that operates irrespective of the power supply polarity and a method of manufacturing the same, and particularly, to complement the metal wiring configuration between the light emitting cells of the light emitting diode, regardless of the polarity of the power applied to only one light emitting cell array connected in series. The present invention relates to a light emitting diode and a method of manufacturing the light emitting diode having improved space utilization efficiency.

발광 다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산한다. 이러한 발광 다이오드는 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다. A light emitting diode is a photoelectric conversion semiconductor device having a structure in which an N-type semiconductor and a P-type semiconductor are bonded to each other, and emit light by recombination of electrons and holes. Such light emitting diodes are widely used as display devices and backlights. In addition, the light emitting diode consumes less power and has a longer lifespan than existing light bulbs or fluorescent lamps, thereby replacing its incandescent lamps and fluorescent lamps, thereby expanding its use area for general lighting.

발광 다이오드는 교류전원하에서 전류의 방향에 따라 온/오프를 반복한다. 따라서, 발광 다이오드를 교류전원에 직접 연결하여 사용할 경우, 발광 다이오드가 연속적으로 빛을 방출하지 못하며, 역방향 전류에 의해 쉽게 파손되는 문제점이 있다.The light emitting diode is repeatedly turned on and off in accordance with the direction of the current under AC power. Therefore, when the light emitting diode is directly connected to an AC power source, the light emitting diode does not emit light continuously and is easily damaged by reverse current.

이러한 발광 다이오드의 문제점을 해결하여, 고전압 교류전원에 직접 연결하여 사용할 수 있는 발광 다이오드가 국제공개번호 WO 2004/023568(A1)호에 "발광 성분을 갖는 발광소자"(LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS)라는 제목으로 사카이 등(SAKAI et. al.)에 의해 개시된 바 있다. In order to solve the problem of the light emitting diode, a light emitting diode which can be directly connected to a high voltage AC power source is disclosed in International Publication No. WO 2004/023568 (A1) "Light-Emitting Device Having Light-Emitting Component" (LIGHT-EMITTING DEVICE HAVING LIGHT- EMITTING ELEMENTS, which was disclosed by SAKAI et. Al.

상기 WO 2004/023568(A1)호에 따르면, LED들이 사파이어 기판과 같은 절연성 기판 상에서 금속배선들에 2차원적으로 직렬연결된 LED 어레이들을 형성한다. 이러한 두 개의 LED 어레이들이 상기 기판 상에서 역병렬로 연결된다. 그 결과, AC 파워 서플라이에 의해 상기 어레이들이 서로 교대로 온-오프를 반복하여 광을 방출한다. According to WO 2004/023568 (A1), the LEDs form LED arrays two-dimensionally connected in series with metal wires on an insulating substrate such as a sapphire substrate. These two LED arrays are connected in anti-parallel on the substrate. As a result, the AC power supply causes the arrays to alternately turn on and off each other to emit light.

그러나, 상기 WO 2004/023568(A1)호에 개시된 바에 따르면, 인가되는 전원의 극성에 따라 두 개의 LED 어레이 중 하나의 어레이만이 작동하므로 발광 다이오드의 단위 면적당 발광효율이 낮은 문제점이 있다.However, as disclosed in WO 2004/023568 (A1), there is a problem in that luminous efficiency per unit area of the light emitting diode is low because only one of the two LED arrays operates according to the polarity of the applied power.

본 발명의 목적은, 상기 문제점을 해결하기 위한 것으로, 발광 다이오드의 발광셀들 간의 금속배선 구성을 보완하여 직렬 연결된 하나의 발광셀 어레이만으로도 인가되는 전원의 극성에 관계없이 발광하여 공간 활용 효율이 향상된 발광 다이 오드를 제공함에 있다. SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems, and to improve the space utilization efficiency by emitting light irrespective of the polarity of the power applied to only one light emitting cell array connected in series by supplementing the metal wiring configuration between the light emitting cells of the light emitting diode. In providing a light emitting diode.

본 발명의 다른 목적은, 상기 발광 다이오드를 제조하는 방법을 제공함에 있다. Another object of the present invention is to provide a method of manufacturing the light emitting diode.

상기 목적을 달성하기 위한 본 발명의 일측면에 의하면, 기판 상에 정렬되고, 각각 제1 P형 및 N형 전극, 제2 P형 및 N형 전극과, 상기 제1 P형 및 N형 전극을 상기 제2 P형 및 N형 전극과 전기적으로 분리하는 분리부를 포함하는 복수의 발광셀들을 포함하는 발광셀 어레이; 상기 발광셀 어레이 중 하나의 발광셀의 제1 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제1 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제1 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제1 P형 전극에 전기적으로 연결하는 제1 금속배선들; 상기 발광셀 어레이 중 하나의 발광셀의 제2 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제2 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제2 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제2 P형 전극에 전기적으로 연결하는 제2 금속배선들; 을 포함하는 전원 극성에 관계없이 작동하는 발광 다이오드인 것을 특징으로 한다. According to one aspect of the present invention for achieving the above object, the first P-type and N-type electrode, the second P-type and N-type electrode, and the first P-type and N-type electrode, respectively, A light emitting cell array including a plurality of light emitting cells including a separator electrically separating the second P-type and N-type electrodes; Electrically connecting a first P-type electrode of one of the light emitting cells of the array of light emitting cells to a first N-type electrode of one of two light emitting cells adjacent thereto, and connecting the first N-type electrode of the one of the light emitting cells to First metal wires electrically connected to another first P-type electrode among adjacent light emitting cells; Electrically connecting a second P-type electrode of one of the light emitting cells of the array of light emitting cells to a second N-type electrode of one of two light emitting cells adjacent thereto and connecting the second N-type electrode of the one of the light emitting cells to it Second metal wires electrically connected to another second P-type electrode among adjacent light emitting cells; It is characterized in that the light emitting diode that operates regardless of the power supply polarity.

바람직하게는 상기 기판 상에 상기 발광셀 어레이의 양 단부 근처에 배치된 본딩패드들; 상기 본딩패드들과 상기 어레이의 양 끝단의 발광셀들을 전기적으로 연결하는 제3 금속배선들을 더 포함한다. Bonding pads disposed on both sides of the light emitting cell array near both ends of the light emitting cell array; And third metal wires electrically connecting the bonding pads to the light emitting cells at both ends of the array.

더욱 바람직하게는 상기 각 발광셀은 기판 상에 형성된 N형 반도체층; 상기 N형 반도체층의 일부 영역 상에 위치하는 P형 반도체층; 상기 N형 반도체층과 상기 P형 반도체층 사이에 개재된 활성층을 포함하고, 상기 제1 N형 전극 및 제2 N형 전극은 상기 N형 반도체층이고, 상기 제1 P형 전극 및 제2 P형 전극은 상기 P형 반도체층 상에 위치한다. More preferably, each of the light emitting cells includes an N-type semiconductor layer formed on a substrate; A P-type semiconductor layer located on a portion of the N-type semiconductor layer; An active layer interposed between the N-type semiconductor layer and the P-type semiconductor layer, wherein the first N-type electrode and the second N-type electrode are the N-type semiconductor layer, and the first P-type electrode and the second P-type electrode. The type electrode is located on the P-type semiconductor layer.

더욱 바람직하게는 상기 P형 반도체층 및 상기 활성층은 상기 N형 반도체층 상면의 양단부가 드러나도록 상기 N형 반도체층의 일부 영역 상에 위치한다. More preferably, the P-type semiconductor layer and the active layer are positioned on a portion of the N-type semiconductor layer so that both ends of the upper surface of the N-type semiconductor layer are exposed.

더욱 바람직하게는 상기 제1 및 제2 P형 전극과 제1 및 제2 N형 전극 상에 각각 위치하는 제1 및 제2 P형 전극패드와 제1 및 제2 N형 전극패드를 더 포함하고, 상기 제1 및 제2 금속배선들은 상기 제1 및 제2 P형 전극패드를 각각 제1 및 제2 N형 전극패드에 연결한다. More preferably, further comprising first and second P-type electrode pads and first and second N-type electrode pads positioned on the first and second P-type electrodes and the first and second N-type electrodes, respectively. The first and second metal wires connect the first and second P-type electrode pads to the first and second N-type electrode pads, respectively.

더욱 바람직하게는 상기 제1 및 제2 전극패드들을 제외한 상기 발광셀 부위에 절연물질을 도포하여 형성된 절연층을 더 포함한다. More preferably, the insulating layer may further include an insulating layer formed by applying an insulating material to the portions of the light emitting cells except for the first and second electrode pads.

더욱 바람직하게는 상기 절연층은 SiO2, Al2O3 또는 Si3N4 중 어느 하나로 이루어진다. More preferably, the insulating layer is made of any one of SiO 2 , Al 2 O 3 or Si 3 N 4 .

더욱 바람직하게는 상기 절연층은 λ/4n의 두께를 갖는다. More preferably, the insulating layer has a thickness of λ / 4n.

더욱 바람직하게는 상기 제1 P형 전극 및 제2 P형 전극은 투명전극이다. More preferably, the first P-type electrode and the second P-type electrode are transparent electrodes.

더욱 바람직하게는 상기 분리부는 상기 발광셀의 상면으로부터 상기 기판이 드러나도록 식각하여 형성된다. More preferably, the separator is formed by etching the substrate to expose the upper surface of the light emitting cell.

더욱 바람직하게는 상기 제1 또는 제2 금속배선은 일자형, 기역자형 또는 티 (T)자형 중 어느 하나로 이루어진다. More preferably, the first or second metal wiring is formed of any one of a straight line, a cross-beam type, and a tee (T) shape.

더욱 바람직하게는 상기 각 제1 및 제2 P형 전극 상에 위치하는 반사금속층; 상기 각 반사금속층 상에 형성된 금속범퍼;를 더 포함한다. More preferably, a reflective metal layer positioned on each of the first and second P-type electrodes; It further includes a metal bumper formed on each of the reflective metal layers.

더욱 바람직하게는 상기 반사금속층은 은(Ag) 또는 알루미늄(Al)으로 구성된다. More preferably, the reflective metal layer is made of silver (Ag) or aluminum (Al).

더욱 바람직하게는 상기 반사금속층은 다층막으로 형성된다. More preferably, the reflective metal layer is formed of a multilayer film.

더욱 바람직하게는 상기 제1 및 제2 P형 전극과 제1 및 제2 N형 전극 상에 각각 위치하는 제1 및 제2 P형 전극패드와 제1 및 제2 N형 전극패드를 더 포함하고, 상기 제1 및 제2 금속배선들은 상기 제1 및 제2 P형 전극패드를 각각 제1 및 제2 N형 전극패드에 연결하되, 상기 제1 및 제2 전극패드들을 제외한 상기 발광셀 부위에 절연물질을 도포하여 형성된 절연층을 더 포함한다. More preferably, further comprising first and second P-type electrode pads and first and second N-type electrode pads positioned on the first and second P-type electrodes and the first and second N-type electrodes, respectively. The first and second metal wires connect the first and second P-type electrode pads to the first and second N-type electrode pads, respectively, to the light emitting cell portion except for the first and second electrode pads. It further comprises an insulating layer formed by applying an insulating material.

더욱 바람직하게는 상기 절연층 위에 금속성 물질을 도포하여 형성된 반사금속층을 더 포함한다. More preferably, further comprising a reflective metal layer formed by applying a metallic material on the insulating layer.

더욱 바람직하게는 상기 제1 및 제2 금속배선들은 에어 브리지(air bridge) 또는 스텝 커버(step cover) 공정에 의해 형성된다. More preferably, the first and second metal wires are formed by an air bridge or step cover process.

상기 목적을 달성하기 위한 본 발명의 다른 측면에 의하면, 기판 상에 각각 제1 P형 및 N형 전극, 제2 P형 및 N형 전극과, 상기 제1 P형 및 N형 전극을 상기 제2 P형 및 N형 전극과 전기적으로 분리하는 분리부를 포함하는 복수의 발광셀들을 포함하는 발광셀 어레이를 형성하고, 상기 발광셀 어레이 중 하나의 발광셀의 제1 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제1 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제1 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제1 P형 전극에 전기적으로 연결하는 제1 금속 배선들을 형성하고, 상기 발광셀 어레이 중 하나의 발광셀의 제2 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제2 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제2 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제2 P형 전극에 전기적으로 연결하는 제2 금속배선들을 형성하는 것을 포함하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법인 것을 특징으로 한다.According to another aspect of the present invention for achieving the above object, the first P-type and N-type electrode, the second P-type and N-type electrode, and the first P-type and N-type electrode on the substrate respectively; Forming a light emitting cell array including a plurality of light emitting cells including a separator electrically separating the P-type and N-type electrodes, wherein the first P-type electrode of one of the light emitting cells of the light emitting cell array has two light emitting adjacent thereto A first metal electrically connecting to the first N-type electrode of one of the cells and electrically connecting the first N-type electrode of the one light emitting cell to the first P-type electrode of the other of the light emitting cells adjacent thereto; Forming interconnections, electrically connecting a second P-type electrode of one light emitting cell of the light emitting cell array to a second N-type electrode of one of two light emitting cells adjacent thereto, and a second of the one light emitting cell N-type electrode adjacent to the light emitting cells It is characterized in that it is a method of manufacturing a light emitting diode that operates irrespective of the polarity of the power supply, including forming second metal wires electrically connected to another second P-type electrode.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 평면도이다. 1 is a plan view of a light emitting diode according to an embodiment of the present invention.

도 1을 참조하여 설명하면, 본 발명에 따른 발광 다이오드(1)는 기판(10), 제1 및 제2 본딩패드(100a,100b), 복수의 발광셀(200)들과 제1 및 제2 금속배선들(300a,300b)을 포함한다. Referring to FIG. 1, the light emitting diode 1 according to the present invention includes a substrate 10, first and second bonding pads 100a and 100b, a plurality of light emitting cells 200, and first and second electrodes. Metal wires 300a and 300b.

상기 기판(10)은 사파이어 또는 사파이어에 비해 열전도율이 큰 SiC 등과 같은 소재로 이루어질 수 있으며, 상기 기판(10) 위로는 패터닝된 복수의 발광셀(200)들이 형성된다. The substrate 10 may be formed of a material such as sapphire or SiC having a higher thermal conductivity than sapphire, and a plurality of patterned light emitting cells 200 are formed on the substrate 10.

상기 제1 및 제2 본딩패드(100a,100b)는 상기 발광 다이오드(1)를 외부 전원에 연결하기 위한 패드들이다. 상기 제1 및 제2 본딩패드(100a,100b)들은 본딩와이어들(미도시)을 통해 외부 전원에 연결될 수 있다. The first and second bonding pads 100a and 100b are pads for connecting the light emitting diode 1 to an external power source. The first and second bonding pads 100a and 100b may be connected to an external power source through bonding wires (not shown).

상기 발광셀(200)들은 도 1에 도시된 바와 같이 상기 제1 본딩패드(100a) 및 상기 제2 본딩패드(100b) 사이에 직렬로 배치되어 발광셀 어레이를 형성한다. 여기서 발광셀 어레이라 함은 복수의 상기 발광셀(200)들을 포함하는 것으로 상기 하나의 발광셀에 형성된 제1 N형 및 P형 전극(50a,50b)과 제2 N형 및 P형 전극(50c,50d)을 예를 들어 설명하면 다음과 같다. 상기 발광셀(200) 각각은 N형 반도체층(31), 활성층(32), 그리고 P형 반도체층(33)이 연속적으로 적층된 구조를 이룬다. 상기 활성층(32)은 상기 N형 반도체층(31)의 일부 영역 상에 형성되며, 상기 활성층(32) 위로는 P형 반도체층(33)이 형성된다. 따라서, 상기 N형 반도체층(31) 상면 일부 영역은 활성층(32)과 접합되어 있으며, 상면의 나머지 일부 영역은 외부로 노출된다. 바람직하게는, 상기 발광셀(200)들은 상기 N형 반도체층(31) 상부의 양단부 영역이 노출되어 있다. As shown in FIG. 1, the light emitting cells 200 are disposed in series between the first bonding pad 100a and the second bonding pad 100b to form an array of light emitting cells. The light emitting cell array includes a plurality of light emitting cells 200, and includes first and second N-type and P-type electrodes 50a and 50b and second N-type and P-type electrodes 50c formed in one light emitting cell. For example, 50d) is as follows. Each of the light emitting cells 200 has a structure in which an N-type semiconductor layer 31, an active layer 32, and a P-type semiconductor layer 33 are sequentially stacked. The active layer 32 is formed on a portion of the N-type semiconductor layer 31, and a P-type semiconductor layer 33 is formed on the active layer 32. Therefore, a portion of the upper surface of the N-type semiconductor layer 31 is bonded to the active layer 32, and the remaining portion of the upper surface of the N-type semiconductor layer 31 is exposed to the outside. Preferably, both end regions of the upper portion of the N-type semiconductor layer 31 are exposed in the light emitting cells 200.

또한, 상기 발광셀(200)은 그 중앙부분에 제1 P형 및 N형 전극(50b,50a)을 제2 P형 및 N형 전극(50d,50c)과 전기적으로 분리하는 역할을 수행하는 분리부(70)를 가진다. 여기서, 상기 N형 반도체층(31)은 N형 전극(50a,50c)의 역할을 하며, 상기 P형 반도체층(33) 상에 P형 전극(50b,50d)이 형성된다. 상기 분리부(70)는 상기 발광셀(200)의 상면으로부터 상기 기판(10)이 드러나도록 식각하여 형성될 수 있다. In addition, the light emitting cell 200 is separated to perform the role of electrically separating the first P-type and N-type electrodes (50b, 50a) and the second P-type and N-type electrodes (50d, 50c) at its central portion It has a portion 70. Here, the N-type semiconductor layer 31 serves as N-type electrodes 50a and 50c, and P-type electrodes 50b and 50d are formed on the P-type semiconductor layer 33. The separation unit 70 may be formed by etching the substrate 10 from the top surface of the light emitting cell 200.

상기 제1 및 제2 금속배선들(300a, 300b)은 상기 발광셀(200)들을 전기적으로 연결한다. The first and second metal wires 300a and 300b electrically connect the light emitting cells 200.

특히 상기 제1 금속배선들(300a)은 상기 발광셀 어레이 중 하나의 발광셀(200)의 제1 P형 전극(50b)을 그것에 인접한 두 개의 발광셀(200)들 중 하나의 제1 N형 전극(50a)에 전기적으로 연결하고, 상기 하나의 발광셀(200)의 제1 N형 전극(50a)을 그것에 인접한 발광셀(200)들 중 다른 하나의 제1 P형 전극(50b)에 전기적으로 연결한다. In particular, the first metal wires 300a may include a first P-type electrode 50b of one of the light emitting cells 200 of the array of light emitting cells, and a first N type of one of two light emitting cells 200 adjacent thereto. Is electrically connected to the electrode 50a, and the first N-type electrode 50a of the one light emitting cell 200 is electrically connected to the first P-type electrode 50b of the other one of the light emitting cells 200 adjacent thereto. Connect with

또한 상기 제2 금속배선들(300b)은 상기 발광셀 어레이 중 하나의 발광셀(200)의 제2 P형 전극(50d)을 그것에 인접한 두 개의 발광셀(200)들 중 하나의 제2 N형 전극(50c)에 전기적으로 연결하고, 상기 하나의 발광셀(200)의 제2 N형 전극(50c)을 그것에 인접한 발광셀(200)들 중 다른 하나의 제2 P형 전극(50d)에 전기적으로 연결한다. In addition, the second metal wires 300b may include a second P-type electrode 50d of one of the light emitting cells 200 of the light emitting cell array, and a second N type of one of two light emitting cells 200 adjacent thereto. Is electrically connected to the electrode 50c, and the second N-type electrode 50c of the one light emitting cell 200 is electrically connected to the second P-type electrode 50d of the other one of the light emitting cells 200 adjacent thereto. Connect with

상기 발광 다이오드(1)에 순방향 전원이 인가되는 경우, 즉 상기 제1 본딩패드(100a)에 (+)전원이 인가되고 상기 제2 본딩패드(100b)에 (-)전원이 인가되는 경우, 상기 제1 금속배선들(300a)를 따라 전류가 흐르게 되어 상기 발광셀(200)들이 작동하게 된다. 반면에 상기 발광 다이오드(1)에 역방향 전원이 인가되는 경우, 즉 상기 제1 본딩패드(100a)에 (-)전원이 인가되고 상기 제2 본딩패드(100b)에 (+)전원이 인가되는 경우, 상기 제2 금속배선들(300b)를 따라 전류가 흐르게 되어 상기 발광셀(200)들이 작동하게 된다. 이 때, 상기 분리부(70)가 상기 제1 금속배선들(300a)과 상기 제2 금속배선들(300b)을 전기적으로 분리하는 역할을 수행하게 된다. When forward power is applied to the light emitting diode 1, that is, when (+) power is applied to the first bonding pad 100a and (-) power is applied to the second bonding pad 100b, the A current flows along the first metal wires 300a to operate the light emitting cells 200. On the other hand, when reverse power is applied to the light emitting diode 1, that is, when (-) power is applied to the first bonding pad 100a and (+) power is applied to the second bonding pad 100b. The current flows along the second metal wires 300b to operate the light emitting cells 200. At this time, the separation unit 70 serves to electrically separate the first metal wires 300a and the second metal wires 300b.

도 2는 도 1의 절취선 A-A'를 따라 취해진 부분 단면도이고, 도 3은 도 1의 절취선 B-B'를 따라 취해진 부분 단면도이다. FIG. 2 is a partial cross-sectional view taken along the line A-A 'of FIG. 1, and FIG. 3 is a partial cross-sectional view taken along the line B-B' of FIG.

도 2 및 도 3을 참조하여 설명하면, 기판(10) 상에 버퍼층(20)이 위치하며, 상기 버퍼층(20) 위로는 서로 이격된 발광셀(200)들이 위치한다. 상기 버퍼층(20)은 그 상부에 형성될 반도체층들과 상기 기판(10) 사이의 격자 불일치를 완화하기 위해 사용되며, 상기 기판(10)이 전도성인 경우, 상기 버퍼층(20)은 상기 기판(10)과 상기 발광셀(200)들을 전기적으로 절연시키기 위해 절연물질 또는 반절연 물질로 형성된다. 상기 발광셀들(200) 각각은 N형 반도체층(31)과, 상기 N형 반도체층(31) 일부 영역 상에 위치하는 P형 반도체층(33) 및 상기 N형 반도체층(31)과 상기 P형 반도체층(33) 사이에 개재된 활성층(32)을 포함한다. Referring to FIGS. 2 and 3, the buffer layer 20 is positioned on the substrate 10, and the light emitting cells 200 spaced apart from each other are positioned on the buffer layer 20. The buffer layer 20 is used to mitigate the lattice mismatch between the semiconductor layers to be formed thereon and the substrate 10. When the substrate 10 is conductive, the buffer layer 20 is formed of the substrate ( 10) and an insulating material or semi-insulating material to electrically insulate the light emitting cells 200. Each of the light emitting cells 200 includes an N-type semiconductor layer 31, a P-type semiconductor layer 33 and a portion of the N-type semiconductor layer 31 positioned on a portion of the N-type semiconductor layer 31. An active layer 32 is interposed between the P-type semiconductor layers 33.

여기서, 상기 N형 반도체층(31)은 N형 전극(50a,50c)의 역할을 한다. 한편, 상기 P형 반도체층(33) 상에 P형 전극(50b,50d)이 형성된다. 상기 P형 전극(50b,50d)은 광이 투과할 수 있는 투명전극층(40)일 수 있다. Here, the N-type semiconductor layer 31 serves as N-type electrodes 50a and 50c. Meanwhile, P-type electrodes 50b and 50d are formed on the P-type semiconductor layer 33. The P-type electrodes 50b and 50d may be transparent electrode layers 40 through which light can pass.

상기 발광셀(200)들은 상기 기판(10) 상에 각 반도체층들(30) 및 투명전극층(40)을 형성한 후, 사진 및 식각 공정을 사용하여 패터닝하여 형성할 수 있다. The light emitting cells 200 may be formed by forming each of the semiconductor layers 30 and the transparent electrode layer 40 on the substrate 10 and then patterning the same using a photolithography and an etching process.

상기 N형 반도체층(31)의 일 영역 상에 제1 전극패드(60a)가 형성될 수 있으며, 상기 P형 전극(50b,50d)의 역할 수행하는 상기 투명전극층(40) 상에 제2 전극패드(60b)가 형성될 수 있다. 상기 전극패드들(60a,60b)은 리프트-오프(lift-off)법을 사용하여 원하는 위치에 형성될 수 있다. A first electrode pad 60a may be formed on one region of the N-type semiconductor layer 31, and a second electrode may be formed on the transparent electrode layer 40 serving as the P-type electrodes 50b and 50d. Pad 60b may be formed. The electrode pads 60a and 60b may be formed at a desired position by using a lift-off method.

상기 금속배선들(300a,300b)는 에어브리지(air bridge) 또는 스텝커버(step cover) 공정을 사용하여 함께 형성될 수 있다.The metal wires 300a and 300b may be formed together using an air bridge or step cover process.

도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 금속배선들의 구성을 설명하기 위한 평면도들이다. 4A to 4C are plan views illustrating the structure of metal wires according to an exemplary embodiment of the present invention.

도 4a 내지 도 4c를 참조하여 설명하면, 상기 금속배선들(300a,300b)은 다양한 형태를 가질 수 있으며, 예를 들어 도 4a에 도시된 바와 같이 일자형, 도 4b에 도시된 바와 같이 기역자형 또는 도 4c에 도시된 바와 같이 티(T)자형일 수 있다. Referring to FIGS. 4A to 4C, the metal wires 300a and 300b may have various shapes. For example, the metal wires 300a and 300b may have a straight shape as shown in FIG. 4A, or a transverse shape as shown in FIG. 4B. It may be a tee (T) shape as shown in Figure 4c.

상기 금속배선(300a,300b)이 상기 전극(50a,50b,50c,50d)에 접촉하는 면적이 클수록 상기 금속배선(300a,300b)의 접착특성이 좋아지고 접촉부분의 전기저항을 낮추는 장점이 있으나 상기 접촉 부분을 통해서는 빛이 출사되지 못하기 때문에 상기 발광 다이오드(1)의 발광효율이 떨어지는 단점이 있다. 상기 발광 다이오드(1)는 상기 활성층(32)에서 전자 및 전공의 재결합에 의해 발광되는 빛을 상기 P형 반도체층(33)을 거쳐 상기 투명전극층(40)을 통해 출사시키며, 상기 N형 반도체층(31)을 통해서 출사되는 빛은 상대적으로 미미하다. The larger the area where the metal wires 300a and 300b contact the electrodes 50a, 50b, 50c and 50d, the better the adhesive properties of the metal wires 300a and 300b and the lower the electrical resistance of the contact portion. Since light is not emitted through the contact portion, the luminous efficiency of the light emitting diode 1 is lowered. The light emitting diode 1 emits light emitted from the active layer 32 by recombination of electrons and holes through the P-type semiconductor layer 33 through the transparent electrode layer 40, and the N-type semiconductor layer. Light emitted through (31) is relatively insignificant.

그러므로, 상기 금속배선들(300a,300b) 중 상기 N형 전극(50a,50c)의 역할을 하는 상기 N형 반도체층(31)에 접촉하는 부분은 넓고, 상기 P형 전극(50b,50d)의 역할을 하는 상기 투명전극층(40)에 접촉하는 부분은 좁은 것이 유리하다. 상기 다이오드(1)의 발광효율을 극대화하고자 하는 경우에는 도 4a와 도시된 바와 같이 상기 금속배선들(300a,300b) 모두를 일자형으로 설치할 수 있다. 반면에, 상기 금속배선(300a,300b)의 접착특성을 개선시키고 접촉부분의 전기저항을 낮추려고 하는 경우에는 도 4b 및 도 4c에 도시된 바와 같이 상기 N형 전극(50a,50c)에 접촉하는 금속배선들(300a,300b)은 기역자형 또는 티(T)자형으로, 상기 P형 전극(50b,50d)에 접촉하는 금속배선들(300a,300b)은 일자형으로 설치할 수 있다. 이것은 상기 P형 전극(50b,50d)을 통해 출사되는 빛을 가리지 않음과 동시에 상기 금속배선 (300a,300b)의 접착특성을 개선시키고 접촉부분의 전기저항을 낮추기 위함이다. Therefore, a portion of the metal wires 300a and 300b contacting the N-type semiconductor layer 31 serving as the N-type electrodes 50a and 50c is wide and the P-type electrodes 50b and 50d are in contact with each other. The portion in contact with the transparent electrode layer 40, which serves as an advantage, is advantageously narrow. In order to maximize the light emitting efficiency of the diode 1, as shown in FIG. 4A, all of the metal wires 300a and 300b may be installed in a straight line. On the other hand, when trying to improve the adhesion characteristics of the metal wiring (300a, 300b) and to lower the electrical resistance of the contact portion as shown in Figure 4b and 4c to contact the N-type electrode (50a, 50c) The metal wires 300a and 300b may have a cross-sectional shape or a tee shape, and the metal wires 300a and 300b contacting the P-type electrodes 50b and 50d may have a straight line shape. This is to block the light emitted through the P-type electrodes 50b and 50d and to improve the adhesive property of the metal wires 300a and 300b and to lower the electrical resistance of the contact portion.

도 5 내지 7b는 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법을 설명하기 위한 단면도들이다. 5 to 7B are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

도 5를 참조하여 설명하면, 기판(10) 상에 버퍼층(20)을 형성하고, 상기 버퍼층(20) 상에 N형 반도체층(31), 활성층(32), P형 반도체층(33) 및 투명전극층(40)을 차례로 형성한다. Referring to FIG. 5, the buffer layer 20 is formed on the substrate 10, and the N-type semiconductor layer 31, the active layer 32, the P-type semiconductor layer 33, and the buffer layer 20 are formed on the buffer layer 20. The transparent electrode layers 40 are sequentially formed.

상기 버퍼층(20) 및 반도체층들(30)은 금속유기 화학 기상증착(MOCVD), 분자선 성장(MBE) 또는 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다. 또한, 상기 반도체층들(30)은 동일한 공정 챔버에서 연속적으로 형성될 수 있다. 상기 버퍼층(20)은 AlN 또는 반절연 GaN층과 같은 절연성 물질막으로 형성될 수 있으나, 경우에 따라 도전성 물질막, 예컨대 N형 GaN층으로 형성될 수 있다. The buffer layer 20 and the semiconductor layers 30 may be formed using metal organic chemical vapor deposition (MOCVD), molecular beam growth (MBE) or vapor phase growth (HVPE). In addition, the semiconductor layers 30 may be continuously formed in the same process chamber. The buffer layer 20 may be formed of an insulating material film, such as an AlN or semi-insulating GaN layer, but may be formed of a conductive material film, for example, an N-type GaN layer.

상기 투명전극층(40)은 Ni/Au 또는 인듐틴 산화막(ITO)로 형성된 투명전극층일 수 있다. The transparent electrode layer 40 may be a transparent electrode layer formed of Ni / Au or indium tin oxide (ITO).

도 6을 참조하여 설명하면, 상기 투명전극층(40)이 형성된 후, 사진 및 식각 공정을 사용하여 상기 반도체층들(30) 및 투명전극층(40)을 패터닝하여 서로 이격되어 위치하는 발광셀들의 어레이를 형성한다. 바람직하게는, 상기 발광셀(200)들은 상기 N형 반도체층(31) 상부의 양단부 영역이 노출되어 있다. Referring to FIG. 6, after the transparent electrode layer 40 is formed, an array of light emitting cells spaced apart from each other by patterning the semiconductor layers 30 and the transparent electrode layer 40 using a photolithography and an etching process. To form. Preferably, both end regions of the upper portion of the N-type semiconductor layer 31 are exposed in the light emitting cells 200.

그 후, 상기 발광셀(200)들의 일부분을, 바람직하게는 중앙부분을 상기 기판(10)이 드러나도록 식각하여 상기 제1 P형 및 N형 전극(50b,50a)을 상기 제2 P형 및 N형 전극(50c,50d)과 전기적으로 분리하는 분리부(70)를 형성한다. Subsequently, a portion of the light emitting cells 200, and preferably a central portion thereof, are etched to expose the substrate 10 so that the first P-type and N-type electrodes 50b and 50a are exposed to the second P-type and Separators 70 are formed to electrically separate the N-type electrodes 50c and 50d.

도 7a 및 도 7b를 참조하여 설명하면, 상기 분리부(70)가 형성된 후, 상기 노출된 N형 반도체층(31) 상에 제1 전극패드(60a)들을 형성하고, 상기 투명전극층(40) 상에 제2 전극패드(60b)들을 형성한다. 상기 제1 및 제2 전극패드(60a,60b)들은 상기 분리부(70)에 의해 전기적으로 분리된 각 영역마다 적어도 하나씩 형성한다. 각 상기 전극패드들(60a,60b)은 리프트 오프(lift off)법을 사용하여 형성될 수 있다. Referring to FIGS. 7A and 7B, after the separation unit 70 is formed, first electrode pads 60a are formed on the exposed N-type semiconductor layer 31, and the transparent electrode layer 40 is formed. Second electrode pads 60b are formed on the substrate. At least one of the first and second electrode pads 60a and 60b is formed in each region electrically separated by the separator 70. Each of the electrode pads 60a and 60b may be formed using a lift off method.

그 후, 상기 제1 및 제2 전극패드(60a,60b)들을 제외한 상기 발광셀(200) 부위에 절연물질을 도포하여 절연층(80)을 형성한다. 상기 절연물질은 SiO2, Al2O3 또는 Si3N4일 수 있으며, 상기 절연층(80)의 두께는 λ/4n일 수 있다. 여기서, λ는 상기 발광셀(200)로부터 입사되는 빛의 파장길이, n은 상기 절연물질의 굴절율을 의미한다. 상기 절연물질의 굴절율은 1.3 내지 1.8인 것이 바람직하다. Thereafter, an insulating material is applied to a portion of the light emitting cell 200 except for the first and second electrode pads 60a and 60b to form an insulating layer 80. The insulating material may be SiO 2 , Al 2 O 3, or Si 3 N 4 , and the thickness of the insulating layer 80 may be λ / 4n. Here, λ is the wavelength of light incident from the light emitting cell 200, and n is the refractive index of the insulating material. The refractive index of the insulating material is preferably 1.3 to 1.8.

상기 절연층(80)은 상기 발광셀(200)을 외부 영향으로부터 보호하는 역할 뿐만 아니라 상기 발광셀(200)로부터 출사되는 빛의 광투과율을 높여 상기 발광 다이오드(1)의 발광효율을 높이는 역할을 수행한다. The insulating layer 80 not only protects the light emitting cell 200 from external influences, but also increases the light transmittance of the light emitted from the light emitting cell 200 to increase the luminous efficiency of the light emitting diode 1. Perform.

상기 절연층(80)이 형성된 후, 각 발광셀(200)들을 그것에 인접한 발광셀(200)들 또는 본딩패드(100a,100b)와 전기적으로 연결하는 금속배선들(300a,300b)을 형성한다. After the insulating layer 80 is formed, metal wirings 300a and 300b are formed to electrically connect the light emitting cells 200 to the light emitting cells 200 or bonding pads 100a and 100b adjacent thereto.

특히, 발광셀 어레이 중 하나의 발광셀(200)의 제1 P형 전극(50b)을 그것에 인접한 두 개의 발광셀(200)들 중 하나의 제1 N형 전극(50a)에 전기적으로 연결하 고, 상기 하나의 발광셀(200)의 제1 N형 전극(50a)을 그것에 인접한 발광셀(200)들 중 다른 하나의 제1 P형 전극(50b)에 전기적으로 연결하는 제1 금속배선(300a)들을 형성한다. In particular, the first P-type electrode 50b of one of the light emitting cells 200 of the light emitting cell array is electrically connected to the first N-type electrode 50a of one of the two light emitting cells 200 adjacent thereto. The first metal wire 300a electrically connects the first N-type electrode 50a of the one light emitting cell 200 to the other first P-type electrode 50b of the light emitting cells 200 adjacent thereto. ).

또한, 상기 발광셀 어레이 중 하나의 발광셀(200)의 제2 P형 전극(50d)을 그것에 인접한 두 개의 발광셀(200)들 중 하나의 제2 N형 전극(50c)에 전기적으로 연결하고, 상기 하나의 발광셀(200)의 제2 N형 전극(50c)을 그것에 인접한 발광셀(200)들 중 다른 하나의 제2 P형 전극(50d)에 전기적으로 연결하는 제2 금속배선(300b)들을 형성한다. In addition, the second P-type electrode 50d of one of the light emitting cells 200 of the light emitting cell array is electrically connected to the second N-type electrode 50c of one of the two light emitting cells 200 adjacent thereto. And a second metal wire 300b electrically connecting the second N-type electrode 50c of the one light emitting cell 200 to the second P-type electrode 50d of the other one of the light emitting cells 200 adjacent thereto. ).

상기 금속배선들(300a,300b)은 에어 브리지(air bridge) 또는 스텝 커버(step cover) 공정 등을 통해 형성될 수 있으며, 상기 금속배선들(300a,300b)은 동일 공정에서 형성될 수 있다. The metal wires 300a and 300b may be formed through an air bridge or step cover process, and the metal wires 300a and 300b may be formed in the same process.

도 8은 본 발명의 다른 실시예에 따른 발광 다이오드의 평면도이고 도 9는 도 8의 절취선 C-C'를 따라 취해진 부분단면도이다. 8 is a plan view of a light emitting diode according to another embodiment of the present invention, and FIG. 9 is a partial cross-sectional view taken along the line C-C ′ of FIG. 8.

본 발명의 다른 실시예에 따른 발광 다이오드는 대부분 도 1에 도시된 발광 다이오드(1)와 동일하므로 차이점에 대해 설명한다. Since the light emitting diode according to another embodiment of the present invention is mostly the same as the light emitting diode 1 shown in Fig. 1, the difference will be described.

도 8 및 도9를 참조하여 설명하면, 각각의 제1 및 제2 P형 전극(50b,50d) 상에 반사금속층(45)이 형성된다. 상기 반사금속층(45)은 단일막 또는 다층막으로 형성될 수 있다. 상기 반사금속층(45)은 예를 들어 은(Ag) 또는 알루미늄(Al)으로 형성될 수 있으며, 은 또는 알루미늄의 확산을 방지하기 위한 장벽금속층(미도시)들이 상기 반사금속층(45) 상하에 형성될 수 있다. 상기 반사금속층(45)은 활성층 (32)에서 발생된 빛을 기판(10) 쪽으로 반사시킨다. 따라서, 상기 기판(10)은 투광성 기판인 것이 바람직하다. 8 and 9, a reflective metal layer 45 is formed on each of the first and second P-type electrodes 50b and 50d. The reflective metal layer 45 may be formed of a single layer or a multilayer. The reflective metal layer 45 may be formed of silver (Ag) or aluminum (Al), for example, and barrier metal layers (not shown) are formed above and below the reflective metal layer 45 to prevent diffusion of silver or aluminum. Can be. The reflective metal layer 45 reflects light generated from the active layer 32 toward the substrate 10. Therefore, it is preferable that the substrate 10 is a light transmissive substrate.

도 9에 도시된 바와 같이, 제2 전극패드(60b)가 상기 반사금속층(45) 상에 형성될 수 있으나 생략될 수도 있다. 한편, 상기 반사금속층(45)을 형성하는 대신, 상기 제1 및 제2 P형 전극(50b,50d)을 반사금속층으로 형성할 수도 있다. As shown in FIG. 9, the second electrode pad 60b may be formed on the reflective metal layer 45 but may be omitted. Instead of forming the reflective metal layer 45, the first and second P-type electrodes 50b and 50d may be formed as reflective metal layers.

또한, 도 9에 도시된 바와 같이, 절연층(80) 상에 금속성 물질, 예를 들어 은 또는 알루미늄을 도포하여 금속막(90)을 형성할 수 있다. 상기 금속막(90)은 상기 활성층(32)에서 발생된 빛을 기판(10) 쪽으로 반사시켜 상기 발광 다이오드(1)의 발광효율을 개선시키는 효과가 있다. In addition, as shown in FIG. 9, the metal layer 90 may be formed by applying a metallic material, for example, silver or aluminum, to the insulating layer 80. The metal film 90 reflects light generated from the active layer 32 toward the substrate 10 to improve the luminous efficiency of the light emitting diode 1.

한편, 상기 반사금속층(45) 상에 금속범퍼(400)가 형성된다. 상기 금속범퍼(400)는 서브마운트(미도시) 상에 접합되어, 발광셀(200)에서 발생된 열을 전달한다. Meanwhile, the metal bumper 400 is formed on the reflective metal layer 45. The metal bumper 400 is bonded on a submount (not shown) to transfer heat generated in the light emitting cell 200.

상기 금속범퍼(400)는 단면이 원형, 타원형, 별모양 또는 3각형 이상의 다각형일 수 있다. The metal bumper 400 may have a circular cross section, an oval shape, a star shape, or a polygonal shape having a triangular shape or more.

본 실시예에 따르면, 서브마운트에 열접촉되는 금속범퍼(400)들을 갖는 플립 칩 형(flip chip type) 발광 다이오드를 제공할 수 있다. 이러한 플립칩 형 발광 다이오드는 열방출 효율이 우수하여 높은 광출력을 제공할 수 있다. According to the present embodiment, a flip chip type light emitting diode having metal bumpers 400 in thermal contact with a submount can be provided. Such a flip chip type light emitting diode can provide high light output due to its excellent heat dissipation efficiency.

본 발명을 설명함에 있어서 3개의 발광셀을 갖는 발광셀 어레이를 포함하는 발광 다이오드를 예로 들어 설명했으나, 본 발명을 구현함에 있어 상기 발광셀 어레이를 구성하는 상기 발광셀들의 개수에는 제한이 없다. In describing the present invention, a light emitting diode including a light emitting cell array having three light emitting cells has been described as an example. However, the number of the light emitting cells constituting the light emitting cell array is not limited.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.The present invention is not limited to the embodiments described above, and various modifications and changes can be made by those skilled in the art, which are included in the spirit and scope of the present invention as defined in the appended claims.

상기와 같은 본 발명에 따르면 발광 다이오드의 발광셀들 간의 금속배선 구성을 보완하여 직렬 연결된 하나의 발광셀 어레이만으로도 인가되는 전원의 극성에 관계없이 발광하여 공간 활용 효율이 향상된 발광 다이오드를 제공할 수 있는 효과가 있다.According to the present invention as described above it can provide a light emitting diode having improved space utilization efficiency by emitting light irrespective of the polarity of the power applied to only one light emitting cell array connected in series by complementing the metal wiring configuration between the light emitting cells of the light emitting diode It works.

또한, 상기와 같은 본 발명에 따르면 상기 발광 다이오드를 제조하는 방법을 제공할 수 있는 효과도 있다. In addition, according to the present invention as described above there is an effect that can provide a method for manufacturing the light emitting diode.

Claims (34)

기판 상에 정렬되고, 각각 제1 P형 및 N형 전극, 제2 P형 및 N형 전극과, 상기 제1 P형 및 N형 전극을 상기 제2 P형 및 N형 전극과 전기적으로 분리하는 분리부를 포함하는 복수의 발광셀들을 포함하는 발광셀 어레이; Aligned on a substrate and electrically separating the first P-type and N-type electrodes, the second P-type and N-type electrodes, and the first P-type and N-type electrodes from the second P-type and N-type electrodes, respectively. A light emitting cell array including a plurality of light emitting cells including a separator; 상기 발광셀 어레이 중 하나의 발광셀의 제1 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제1 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제1 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제1 P형 전극에 전기적으로 연결하는 제1 금속배선들; Electrically connecting a first P-type electrode of one of the light emitting cells of the array of light emitting cells to a first N-type electrode of one of two light emitting cells adjacent thereto, and connecting the first N-type electrode of the one of the light emitting cells to First metal wires electrically connected to another first P-type electrode among adjacent light emitting cells; 상기 발광셀 어레이 중 하나의 발광셀의 제2 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제2 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제2 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제2 P형 전극에 전기적으로 연결하는 제2 금속배선들; Electrically connecting a second P-type electrode of one of the light emitting cells of the array of light emitting cells to a second N-type electrode of one of two light emitting cells adjacent thereto and connecting the second N-type electrode of the one of the light emitting cells to it Second metal wires electrically connected to another second P-type electrode among adjacent light emitting cells; 을 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.Light emitting diodes that operate regardless of the power supply polarity, characterized in that it comprises a. 청구항 1에 있어서, The method according to claim 1, 상기 기판 상에 상기 발광셀 어레이의 양 단부 근처에 배치된 본딩패드들; Bonding pads disposed on both sides of the light emitting cell array near both ends of the light emitting cell array; 상기 본딩패드들과 상기 어레이의 양 끝단의 발광셀들을 전기적으로 연결하는 제3 금속배선들을 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동 하는 발광 다이오드.And third metal wires electrically connecting the bonding pads to the light emitting cells at both ends of the array. 청구항 1에 있어서, 상기 각 발광셀은 The method according to claim 1, wherein each of the light emitting cells 기판 상에 형성된 N형 반도체층; An N-type semiconductor layer formed on the substrate; 상기 N형 반도체층의 일부 영역 상에 위치하는 P형 반도체층; A P-type semiconductor layer located on a portion of the N-type semiconductor layer; 상기 N형 반도체층과 상기 P형 반도체층 사이에 개재된 활성층을 포함하고, An active layer interposed between the N-type semiconductor layer and the P-type semiconductor layer, 상기 제1 N형 전극 및 제2 N형 전극은 상기 N형 반도체층이고, 상기 제1 P형 전극 및 제2 P형 전극은 상기 P형 반도체층 상에 위치하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.Wherein the first N-type electrode and the second N-type electrode are the N-type semiconductor layer, and the first P-type electrode and the second P-type electrode are located on the P-type semiconductor layer. Light emitting diode that works without. 청구항 3에 있어서, 상기 P형 반도체층 및 상기 활성층은 상기 N형 반도체층 상면의 양단부가 드러나도록 상기 N형 반도체층의 일부 영역 상에 위치하는 것을 특징으로 하는 전원의 극성에 관계없이 작동하는 발광다이오드.The light emitting device of claim 3, wherein the P-type semiconductor layer and the active layer are positioned on a portion of the N-type semiconductor layer so that both ends of the upper surface of the N-type semiconductor layer are exposed. diode. 청구항 3에 있어서, The method according to claim 3, 상기 제1 및 제2 P형 전극과 제1 및 제2 N형 전극 상에 각각 위치하는 제1 및 제2 P형 전극패드와 제1 및 제2 N형 전극패드를 더 포함하고, Further comprising first and second P-type electrode pads and first and second N-type electrode pads positioned on the first and second P-type electrodes and the first and second N-type electrodes, respectively. 상기 제1 및 제2 금속배선들은 상기 제1 및 제2 P형 전극패드를 각각 제1 및 제2 N형 전극패드에 연결하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.And the first and second metal wires connect the first and second P-type electrode pads to the first and second N-type electrode pads, respectively. 청구항 5에 있어서, 상기 제1 및 제2 전극패드들을 제외한 상기 발광셀 부위에 절연물질을 도포하여 형성된 절연층을 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.The light emitting diode of claim 5, further comprising an insulating layer formed by applying an insulating material to the light emitting cell portions except for the first and second electrode pads. 청구항 6에 있어서, 상기 절연층은 SiO2, Al2O3 또는 Si3N4 중 어느 하나로 이루어진 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.The light emitting diode of claim 6, wherein the insulating layer is made of any one of SiO 2 , Al 2 O 3, and Si 3 N 4 . 청구항 6에 있어서, 상기 절연층은 λ/4n의 두께를 갖는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.The light emitting diode of claim 6, wherein the insulating layer has a thickness of λ / 4n. (여기서, λ는 발광셀로부터 입사되는 빛의 파장길이, n은 상기 절연 물질의 굴절율)(Λ is the wavelength of light incident from the light emitting cell, n is the refractive index of the insulating material) 청구항 1에 있어서, 상기 제1 P형 전극 및 제2 P형 전극은 투명전극인 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.The light emitting diode of claim 1, wherein the first P-type electrode and the second P-type electrode are transparent electrodes. 청구항 1에 있어서, 상기 분리부는 상기 발광셀의 상면으로부터 상기 기판이 드러나도록 식각하여 형성된 것임을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.The light emitting diode of claim 1, wherein the separation part is formed by etching the substrate to expose the substrate from an upper surface of the light emitting cell. 청구항 1에 있어서, 상기 제1 또는 제2 금속배선은 일자형, 기역자형 또는 티(T)자형 중 어느 하나로 이루어진 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.The light emitting diode of claim 1, wherein the first or second metal wiring is formed of any one of a straight line, a cross-beam type, and a tee shape. 청구항 1에 있어서, 상기 각 제1 및 제2 P형 전극 상에 위치하는 반사금속층;The semiconductor device of claim 1, further comprising: reflective metal layers positioned on the first and second P-type electrodes; 상기 각 반사금속층 상에 형성된 금속범퍼; Metal bumpers formed on the reflective metal layers; 를 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.Light emitting diodes that operate regardless of the power supply polarity, further comprising. 청구항 12에 있어서, 상기 반사금속층은 은(Ag) 또는 알루미늄(Al)으로 구성된 것임을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.The light emitting diode of claim 12, wherein the reflective metal layer is formed of silver (Ag) or aluminum (Al). 청구항 12에 있어서, 상기 반사금속층은 다층막으로 형성된 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.The light emitting diode of claim 12, wherein the reflective metal layer is formed of a multilayer film. 청구항 12에 있어서, 상기 제1 및 제2 P형 전극과 제1 및 제2 N형 전극 상에 각각 위치하는 제1 및 제2 P형 전극패드와 제1 및 제2 N형 전극패드를 더 포함하고, 상기 제1 및 제2 금속배선들은 상기 제1 및 제2 P형 전극패드를 각각 제1 및 제2 N형 전극패드에 연결하되, The method of claim 12, further comprising first and second P-type electrode pads and first and second N-type electrode pads positioned on the first and second P-type electrodes and the first and second N-type electrodes, respectively. The first and second metal wires connect the first and second P-type electrode pads to the first and second N-type electrode pads, respectively. 상기 제1 및 제2 전극패드들을 제외한 상기 발광셀 부위에 절연물질을 도포하여 형성된 절연층을 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.And an insulating layer formed by coating an insulating material on the light emitting cell portions except for the first and second electrode pads. 청구항 15에 있어서, 상기 절연층 위에 금속성 물질을 도포하여 형성된 반사금속층을 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.The light emitting diode of claim 15, further comprising a reflective metal layer formed by applying a metallic material on the insulating layer. 청구항 1에 있어서, 상기 제1 및 제2 금속배선들은 에어 브리지(air bridge) 또는 스텝 커버(step cover) 공정에 의해 형성된 것임을 특징으로 하는 전원의 극성에 관계없이 작동하는 발광 다이오드.The light emitting diode of claim 1, wherein the first and second metal wires are formed by an air bridge or step cover process. 기판 상에 각각 제1 P형 및 N형 전극, 제2 P형 및 N형 전극과, 상기 제1 P형 및 N형 전극을 상기 제2 P형 및 N형 전극과 전기적으로 분리하는 분리부를 포함하는 복수의 발광셀들을 포함하는 발광셀 어레이를 형성하고, A separator for electrically separating the first P-type and N-type electrodes, the second P-type and N-type electrodes, and the first P-type and N-type electrodes from the second P-type and N-type electrodes, respectively, on the substrate. To form a light emitting cell array comprising a plurality of light emitting cells, 상기 발광셀 어레이 중 하나의 발광셀의 제1 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제1 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제1 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제1 P형 전극에 전기적으로 연결하는 제1 금속 배선들을 형성하고, Electrically connecting a first P-type electrode of one of the light emitting cells of the array of light emitting cells to a first N-type electrode of one of two light emitting cells adjacent thereto, and connecting the first N-type electrode of the one of the light emitting cells to Forming first metal wires electrically connected to the first P-type electrode of another adjacent light emitting cell; 상기 발광셀 어레이 중 하나의 발광셀의 제2 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제2 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제2 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제2 P형 전극에 전기적으로 연결하는 제2 금속배선들을 형성하는 것을 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.Electrically connecting a second P-type electrode of one of the light emitting cells of the array of light emitting cells to a second N-type electrode of one of two light emitting cells adjacent thereto and connecting the second N-type electrode of the one of the light emitting cells to it And forming second metal wires electrically connected to another second P-type electrode among adjacent light emitting cells. 청구항 18에 있어서, The method according to claim 18, 상기 기판 상에 상기 발광셀 어레이의 양 단부 근처에 배치된 본딩패드들을 형성하고, Forming bonding pads on the substrate, the bonding pads being disposed near both ends of the light emitting cell array; 상기 본딩패드들과 상기 어레이의 양 끝단의 발광셀들을 전기적으로 연결하는 제3 금속배선들을 형성하는 것을 더 포함하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.And forming third metal wires electrically connecting the bonding pads to the light emitting cells at both ends of the array. 청구항 18에 있어서, 상기 각 발광셀은 The method according to claim 18, wherein each of the light emitting cells 기판 상에 형성된 N형 반도체층;An N-type semiconductor layer formed on the substrate; 상기 N형 반도체층의 일부 영역 상에 위치하는 P형 반도체층; A P-type semiconductor layer located on a portion of the N-type semiconductor layer; 상기 N형 반도체층과 상기 P형 반도체층 사이에 개재된 활성층을 포함하고, An active layer interposed between the N-type semiconductor layer and the P-type semiconductor layer, 상기 제1 N형 전극 및 제2 N형 전극은 상기 N형 반도체층이고, 상기 제1 P형 전극 및 제2 P형 전극은 상기 P형 반도체층 상에 위치하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.Wherein the first N-type electrode and the second N-type electrode are the N-type semiconductor layer, and the first P-type electrode and the second P-type electrode are located on the P-type semiconductor layer. Method for manufacturing a light emitting diode that works without. 청구항 20에 있어서, 상기 P형 반도체층 및 상기 활성층은 상기 N형 반도체층 상면의 양단부가 드러나도록 상기 N형 반도체층의 일부 영역 상에 위치하는 것을 특징으로 하는 전원의 극성에 관계없이 작동하는 발광다이오드 제조방법.21. The light emitting device according to claim 20, wherein the P-type semiconductor layer and the active layer are positioned on a portion of the N-type semiconductor layer so that both ends of an upper surface of the N-type semiconductor layer are exposed. Diode manufacturing method. 청구항 20에 있어서, The method of claim 20, 상기 제1 및 제2 P형 전극과 제1 및 제2 N형 전극 상에 각각 위치하는 제1 및 제2 P형 전극패드와 제1 및 제2 N형 전극패드를 형성하는 것을 더 포함하되, The method may further include forming first and second P-type electrode pads and first and second N-type electrode pads positioned on the first and second P-type electrodes and the first and second N-type electrodes, respectively. 상기 제1 및 제2 금속배선들은 상기 제1 및 제2 P형 전극패드를 각각 제1 및 제2 N형 전극패드에 연결하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.And the first and second metal wires connect the first and second P-type electrode pads to the first and second N-type electrode pads, respectively. 청구항 22에 있어서, 상기 제1 및 제2 전극패드들을 제외한 상기 발광셀 부위에 절연물질을 도포하여 절연층을 형성하는 것을 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.23. The method of claim 22, further comprising forming an insulating layer by applying an insulating material to portions of the light emitting cells except for the first and second electrode pads. 청구항 22에 있어서, 상기 절연층은 SiO2, Al2O3 또는 Si3N4 중 어느 하나로 이루어진 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.The method of claim 22, wherein the insulating layer is made of any one of SiO 2 , Al 2 O 3, or Si 3 N 4 . 청구항 22에 있어서, 상기 절연층은 λ/4n의 두께를 갖는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.The method of claim 22, wherein the insulating layer has a thickness of λ / 4n. (여기서, λ는 상기 발광셀로부터 입사되는 빛의 파장길이, n은 상기 절연 물질의 굴절율)(Λ is the wavelength of light incident from the light emitting cell, n is the refractive index of the insulating material) 청구항 18에 있어서, 상기 제1 P형 전극 및 제2 P형 전극은 투명전극인 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.The method of claim 18, wherein the first P-type electrode and the second P-type electrode are transparent electrodes. 청구항 18에 있어서, 상기 분리부는 상기 발광셀의 상면으로부터 상기 기판이 드러나도록 식각하여 형성된 것임을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.The method of claim 18, wherein the separation unit is formed by etching the substrate to expose the substrate from an upper surface of the light emitting cell. 청구항 18에 있어서, 상기 제1 또는 제2 금속배선은 일자형, 기역자형 또는 티(T)자형 중 어느 하나로 이루어진 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.The method of claim 18, wherein the first or second metal wiring is formed of any one of a straight, a transverse, and a tee (T) shape. 청구항 18에 있어서, 상기 각 제1 및 제2 P형 전극 상에 위치하는 반사금속층을 형성하고, The method according to claim 18, Forming a reflective metal layer located on each of the first and second P-type electrode, 상기 각 반사금속층 상에 형성된 금속범퍼를 형성하는 것을 더 포함하는 것 을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.And forming a metal bumper formed on each of said reflective metal layers. 청구항 29에 있어서, 상기 반사금속층은 은(Ag) 또는 알루미늄(Al)으로 구성된 것임을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.30. The method of claim 29, wherein the reflective metal layer is composed of silver (Ag) or aluminum (Al). 청구항 29에 있어서, 상기 반사금속층은 다층막으로 형성된 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.30. The method of claim 29, wherein the reflective metal layer is formed of a multilayer film. 청구항 29에 있어서, 상기 제1 및 제2 P형 전극과 제1 및 제2 N형 전극 상에 각각 위치하는 제1 및 제2 P형 전극패드와 제1 및 제2 N형 전극패드를 더 포함하고, 상기 제1 및 제2 금속배선들은 상기 제1 및 제2 P형 전극패드를 각각 제1 및 제2 N형 전극패드에 연결하되, 30. The method of claim 29, further comprising first and second P-type electrode pads and first and second N-type electrode pads positioned on the first and second P-type electrodes and the first and second N-type electrodes, respectively. The first and second metal wires connect the first and second P-type electrode pads to the first and second N-type electrode pads, respectively. 상기 제1 및 제2 전극패드들을 제외한 상기 발광셀 부위에 절연물질을 도포하여 절연층을 형성하는 것을 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.The method of claim 1, further comprising forming an insulating layer by applying an insulating material to the portion of the light emitting cell except for the first and second electrode pads. 청구항 32에 있어서, 상기 절연층 위에 금속성 물질을 도포하여 반사금속층을 형성하는 것을 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.33. The method of claim 32, further comprising forming a reflective metal layer by applying a metallic material on the insulating layer. 청구항 18에 있어서, 상기 제1 및 제2 금속배선들은 에어 브리지(air bridge) 또는 스텝 커버(step cover) 공정에 의해 형성된 것임을 특징으로 하는 전원의 극성에 관계없이 작동하는 발광 다이오드 제조방법.19. The method of claim 18, wherein the first and second metal wires are formed by an air bridge or step cover process.
KR1020050091241A 2005-09-29 2005-09-29 Light emitting diode that operates regardless of the polarity of the power source and the method for fabricating the same KR100637652B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050091241A KR100637652B1 (en) 2005-09-29 2005-09-29 Light emitting diode that operates regardless of the polarity of the power source and the method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050091241A KR100637652B1 (en) 2005-09-29 2005-09-29 Light emitting diode that operates regardless of the polarity of the power source and the method for fabricating the same

Publications (1)

Publication Number Publication Date
KR100637652B1 true KR100637652B1 (en) 2006-10-24

Family

ID=37621741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050091241A KR100637652B1 (en) 2005-09-29 2005-09-29 Light emitting diode that operates regardless of the polarity of the power source and the method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100637652B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160107863A (en) * 2015-03-06 2016-09-19 엘지이노텍 주식회사 Light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284640A (en) 2000-03-31 2001-10-12 Sanyo Electric Co Ltd Light emitting element array
US20040080941A1 (en) 2002-10-24 2004-04-29 Hongxing Jiang Light emitting diodes for high AC voltage operation and general lighting

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284640A (en) 2000-03-31 2001-10-12 Sanyo Electric Co Ltd Light emitting element array
US20040080941A1 (en) 2002-10-24 2004-04-29 Hongxing Jiang Light emitting diodes for high AC voltage operation and general lighting

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160107863A (en) * 2015-03-06 2016-09-19 엘지이노텍 주식회사 Light emitting device
KR102239626B1 (en) 2015-03-06 2021-04-12 엘지이노텍 주식회사 Light emitting device

Similar Documents

Publication Publication Date Title
US9882102B2 (en) Wafer-level light emitting diode and wafer-level light emitting diode package
JP5368088B2 (en) Light emitting diode and manufacturing method thereof
US9461091B2 (en) Light emitting diode
US8384098B2 (en) AC light emitting diode and method for fabricating the same
KR101239853B1 (en) Ac light emitting diode
KR101017395B1 (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR101138952B1 (en) Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same
KR101423717B1 (en) Light emitting diode package having plurality of light emitting cells and method of fabricating the same
KR101093117B1 (en) Light emitting device for ac operation and method of fabricating the same
KR20120031473A (en) Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same
KR20100108906A (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR101423722B1 (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR101115570B1 (en) Light emitting device and method of fabricating the same
KR101597326B1 (en) Light emitting device having plurality of light emitting cells
KR100699056B1 (en) Light emitting diode having a plurality of light emitting cells and mehod for fabricating the same
KR100637652B1 (en) Light emitting diode that operates regardless of the polarity of the power source and the method for fabricating the same
KR100599011B1 (en) Light emitting diode having a plurality of light emitting cells each employing a mesh electrode and method of fabricating the same
KR100758541B1 (en) light emitting diode having light emitting cells arranged in matrix layout and method for fabricating the same
KR100632205B1 (en) Light emitting diode having light guide part and method for fabricating the same
KR20120124640A (en) Light emitting diode
KR101457206B1 (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR20130030279A (en) Light emitting device having semiconductor layers spaced apart from each other and method of fabricating the same
KR20120117969A (en) Light emitting diode having a plurality of light emitting cells with microrods and method of fabricating the same
KR20110110751A (en) Light emitting diode and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 12