KR20110110751A - Light emitting diode and method of fabricating the same - Google Patents

Light emitting diode and method of fabricating the same Download PDF

Info

Publication number
KR20110110751A
KR20110110751A KR1020110094319A KR20110094319A KR20110110751A KR 20110110751 A KR20110110751 A KR 20110110751A KR 1020110094319 A KR1020110094319 A KR 1020110094319A KR 20110094319 A KR20110094319 A KR 20110094319A KR 20110110751 A KR20110110751 A KR 20110110751A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
type semiconductor
substrate
emitting diode
Prior art date
Application number
KR1020110094319A
Other languages
Korean (ko)
Inventor
이재호
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020110094319A priority Critical patent/KR20110110751A/en
Publication of KR20110110751A publication Critical patent/KR20110110751A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

발광 다이오드 및 그것을 제조하는 방법이 개시된다. 이 발광 다이오드는, 제1 기판, 제1 기판 상에 형성된 금속층 패턴, 제1 기판 상부에 위치하는 제1 도전형 반도체층, 제1 도전형 반도체층과 제1 기판 사이에 위치하는 제2 도전형 반도체층, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층, 제1 도전형 반도체층에 오믹 콘택하는 제1형 전극, 제2 도전형 반도체층에 오믹 콘택하는 제2형 전극을 포함한다. 여기서, 제1형 전극은 제1 도전형 반도체층의 복수의 영역들에서 제1 도전형 반도체층에 오믹콘택하고, 제1형 전극 및 제2형 전극은 금속층 패턴에 전기적으로 접속된다.A light emitting diode and a method of manufacturing the same are disclosed. The light emitting diode includes a first substrate, a metal layer pattern formed on the first substrate, a first conductivity type semiconductor layer positioned on the first substrate, and a second conductivity type located between the first conductivity type semiconductor layer and the first substrate. A semiconductor layer, an active layer interposed between the first conductive semiconductor layer and the second conductive semiconductor layer, a first type electrode in ohmic contact with the first conductive semiconductor layer, and a second type in ohmic contact with the second conductive semiconductor layer. An electrode. Here, the first type electrode is ohmic contacted to the first conductive type semiconductor layer in a plurality of regions of the first conductive type semiconductor layer, and the first type electrode and the second type electrode are electrically connected to the metal layer pattern.

Description

발광 다이오드 및 그것을 제조하는 방법{LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}

본 발명은 발광 다이오드 및 그것을 제조하는 방법에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the same.

발광 다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산한다. 이러한 발광 다이오드는 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.A light emitting diode is a photoelectric conversion semiconductor device having a structure in which an N-type semiconductor and a P-type semiconductor are bonded to each other, and emit light by recombination of electrons and holes. Such light emitting diodes are widely used as display devices and backlights. In addition, the light emitting diode consumes less power and has a longer lifespan than existing light bulbs or fluorescent lamps, thereby replacing its incandescent lamps and fluorescent lamps, thereby expanding its use area for general lighting.

발광 다이오드는 교류전원하에서 전류의 방향에 따라 온/오프를 반복한다. 따라서, 발광 다이오드를 교류전원에 직접 연결하여 사용할 경우, 발광 다이오드가 연속적으로 빛을 방출하지 못하며, 역방향 전류에 의해 쉽게 파손되는 문제점이 있다.The light emitting diode is repeatedly turned on and off in accordance with the direction of the current under AC power. Therefore, when the light emitting diode is directly connected to an AC power source, the light emitting diode does not emit light continuously and is easily damaged by reverse current.

이러한 발광 다이오드의 문제점을 해결하여, 고전압 교류전원에 직접 연결하여 사용할 수 있는 발광 다이오드가 국제공개번호 WO 2004/023568(Al)호에 "발광 성분들을 갖는 발광소자"(LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS)라는 제목으로 사카이 등(SAKAI et. al.)에 의해 개시된 바 있다.In order to solve the problem of the light emitting diode, a light emitting diode that can be directly connected to a high voltage AC power source is disclosed in International Publication No. WO 2004/023568 (Al) "Light-Emitting Device Having Light-Emitting Components". EMITTING ELEMENTS, which was disclosed by SAKAI et. Al.

상기 WO 2004/023568(Al)호에 따르면, LED들(발광셀들)이 사파이어 기판과 같은 절연성 기판 상에 2차원적으로 직렬연결되어 LED 어레이를 형성한다. 이러한 두개의 LED 어레이들이 상기 사파이어 기판 상에서 역병렬로 연결된다. 그 결과, AC 파워 서플라이에 의해 구동될 수 있는 단일칩 발광소자가 제공된다.According to WO 2004/023568 (Al), LEDs (light emitting cells) are two-dimensionally connected in series on an insulating substrate such as a sapphire substrate to form an LED array. These two LED arrays are connected in anti-parallel on the sapphire substrate. As a result, a single chip light emitting device that can be driven by an AC power supply is provided.

이러한 발광소자는 LED 어레이들이 교류전원하에서 교대로 동작하므로, 발광셀들이 동시에 동작하는 경우에 비해 광출력이 상당히 제한적이다. 따라서, 최대 광출력을 증가시키기 위해 각 발광셀들의 광추출 효율을 개선시킬 필요가 있다.In such a light emitting device, since the LED arrays alternately operate under an AC power source, the light output is considerably limited as compared with the case where the light emitting cells operate simultaneously. Therefore, it is necessary to improve the light extraction efficiency of each light emitting cell in order to increase the maximum light output.

국제공개번호 WO 2004/023568(Al)호International Publication No. WO 2004/023568 (Al)

본 발명이 해결하고자 하는 기술적 과제는, 광추출 효율을 개선할 수 있는 발광 다이오드를 제공하는 것이다.The technical problem to be solved by the present invention is to provide a light emitting diode that can improve the light extraction efficiency.

본 발명이 해결하고자 하는 다른 기술적 과제는 교류전원에 의해 구동 가능하며, 발광셀들의 광추출 효율을 개선할 수 있는 발광 다이오드를 제공하는 것이다.Another technical problem to be solved by the present invention is to provide a light emitting diode which can be driven by an AC power source and can improve the light extraction efficiency of the light emitting cells.

본 발명이 해결하고자 하는 또 다른 기술적 과제는, 발광셀들의 광추출 효율을 개선할 수 있는 발광 다이오드를 제조하는 방법을 제공하는 것이다.Another technical problem to be solved by the present invention is to provide a method of manufacturing a light emitting diode that can improve the light extraction efficiency of the light emitting cells.

상기 기술적 과제들을 이루기 위하여, 본 발명의 일 태양은 발광 다이오드를 제공한다. 이 발광 다이오드는, 제1 기판; 상기 제1 기판 상에 형성된 금속층 패턴; 상기 제1 기판 상부에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층과 상기 제1 기판 사이에 위치하는 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층; 상기 제1 도전형 반도체층에 오믹 콘택하는 제1형 전극; 상기 제2 도전형 반도체층에 오믹 콘택하는 제2형 전극을 포함한다. 상기 제1형 전극은 상기 제1 도전형 반도체층의 복수의 영역들에서 상기 제1 도전형 반도체층에 오믹콘택하고, 상기 제1형 전극 및 상기 제2형 전극은 상기 금속층 패턴에 전기적으로 접속된다.In order to achieve the above technical problem, an aspect of the present invention provides a light emitting diode. This light emitting diode includes: a first substrate; A metal layer pattern formed on the first substrate; A first conductivity type semiconductor layer positioned on the first substrate; A second conductivity type semiconductor layer positioned between the first conductivity type semiconductor layer and the first substrate; An active layer interposed between the first conductive semiconductor layer and the second conductive semiconductor layer; A first type electrode in ohmic contact with the first conductivity type semiconductor layer; And a second type electrode in ohmic contact with the second conductivity type semiconductor layer. The first type electrode is ohmic contacted to the first conductivity type semiconductor layer in a plurality of regions of the first conductivity type semiconductor layer, and the first type electrode and the second type electrode are electrically connected to the metal layer pattern. do.

본 발명의 또 다른 태양에 따른 발광 다이오드는, 미세로드들을 구비하는 복수개의 발광셀들을 갖는 발광 다이오드를 제공한다. 본 발명의 실시예들에 따르면, 상기 발광셀들은 각각 패터닝된 N형 반도체층을 구비한다. 상기 N형 반도체층의 일 영역 상에 패터닝된 미세로드(microrods)들이 위치한다. 상기 미세로드들 각각은 P형 반도체로드 및 상기 P형 반도체로드와 상기 N형 반도체층 사이에 개재된 활성층을 포함한다. 한편, P형 전극이 상기 N형 반도체층들 각각의 일 영역 상의 미세로드들을 덮고, N형 전극이 상기 N형 반도체층들 각각의 다른 영역 상에 위치한다. 미세로드들을 구비하는 발광셀들을 채택하여, 광추출 효율을 향상시킬 수 있다.A light emitting diode according to another aspect of the present invention provides a light emitting diode having a plurality of light emitting cells having fine rods. According to embodiments of the present invention, each of the light emitting cells has a patterned N-type semiconductor layer. Patterned microrods are located on one region of the N-type semiconductor layer. Each of the fine rods includes a P-type semiconductor rod and an active layer interposed between the P-type semiconductor rod and the N-type semiconductor layer. Meanwhile, the P-type electrode covers the microrods on one region of each of the N-type semiconductor layers, and the N-type electrode is positioned on the other region of each of the N-type semiconductor layers. By employing light emitting cells having fine rods, light extraction efficiency can be improved.

상기 미세로드들 각각은 상기 활성층과 상기 N형 반도체층 사이에 개재된 N형 반도체로드를 더 포함할 수 있다.Each of the microrods may further include an N-type semiconductor rod interposed between the active layer and the N-type semiconductor layer.

본 발명의 일 실시예에 따른 발광 다이오드는 상기 복수개의 발광셀들이 기판 상에 위치한다. 상기 발광셀들을 금속배선들을 사용하여 직렬 어레이들을 구성하고, 상기 직렬 어레이들을 역병렬로 연결함으로써 교류전원에 의해 구동 가능한 발광 다이오드를 제공할 수 있다.In a light emitting diode according to an embodiment of the present invention, the plurality of light emitting cells is positioned on a substrate. The light emitting diodes may be driven by an AC power source by forming the series arrays using metal wires and connecting the series arrays in parallel.

본 발명의 다른 실시예에 따른 발광 다이오드는, 상기 복수개의 발광셀들이 플립 본딩된 서브마운트를 포함한다. 상기 발광셀들은 상기 서브마운트를 통해 전기적으로 연결된다. 상기 서브마운트를 통해 상기 발광셀들에서 발생된 열을 쉽게 방출할 수 있어, 광추출 효율을 향상시킬 수 있다.A light emitting diode according to another embodiment of the present invention includes a submount in which the plurality of light emitting cells are flip bonded. The light emitting cells are electrically connected through the submount. Through the submount, heat generated in the light emitting cells can be easily discharged, thereby improving light extraction efficiency.

상기 서브마운트는 서브마운트 기판을 포함한다. 금속범프들이 상기 서브마운트 기판의 일면 상에 위치한다. 상기 금속범프들은 각각 기저부, 상기 기저부의 양단 상에 돌출된 P형 금속범프 및 N형 금속범프를 가질 수 있다. 상기 각 금속범프의 P형 금속범프 및 N형 금속범프는 상기 발광셀들 중 인접한 두개의 발광셀들에 각각 연결된다. 이때, 상기 P형 금속범프는 상기 두개의 발광셀들 중 하나의 발광셀의 P형 전극에 연결되고, 상기 N형 금속범프는 다른 하나의 발광셀의 N형 전극에 연결된다. 이에 따라, 상기 금속범프를 통해 상기 발광셀들이 직렬 어레이들을 구성하며, 교류전원에 의해 구동 가능한 발광 다이오드가 제공된다.The submount includes a submount substrate. Metal bumps are located on one surface of the submount substrate. The metal bumps may have a base portion, a P-type metal bump and an N-type metal bump, respectively, protruding from both ends of the base portion. The P-type metal bumps and the N-type metal bumps of the metal bumps are connected to two adjacent light emitting cells, respectively. In this case, the P-type metal bump is connected to the P-type electrode of one of the light emitting cells of the two light emitting cells, the N-type metal bump is connected to the N-type electrode of the other light emitting cell. Accordingly, the light emitting cells are configured in series arrays through the metal bumps, and a light emitting diode that is driven by an AC power source is provided.

이에 더하여, 상기 각 발광셀의 패터닝된 N형 반도체층은 상기 서브마운트에 대향하는 쪽에 거칠어진 표면(roughened surface)을 가질 수 있다. 상기 거칠어진 표면은 상기 미세로드들에서 방출되어 상기 N형 반도체층의 표면을 통해 방출되는 광의 추출효율을 향상시킨다.In addition, the patterned N-type semiconductor layer of each light emitting cell may have a roughened surface on the side opposite to the submount. The roughened surface is emitted from the microrods to improve the extraction efficiency of light emitted through the surface of the N-type semiconductor layer.

이와 달리, 상기 서브마운트에 대향하는 쪽의 상기 발광셀들 상에 투명기판이 위치할 수 있다.Alternatively, the transparent substrate may be positioned on the light emitting cells on the side opposite to the submount.

본 발명의 실시예들에 따른 발광 다이오드 제조 방법은 기판 상에 N형 반도체층, 활성층 및 P형 반도체층을 형성하는 것을 포함한다. 상기 P형 반도체층, 활성층 및 N형 반도체층을 패터닝하여 복수개의 발광셀들이 형성된다. 상기 발광셀들 각각은 패터닝된 N형 반도체층, 상기 패터닝된 N형 반도체층의 일 영역 상에 형성된 미세로드들을 포함하고, 상기 미세로드들 각각은 P형 반도체로드 및 상기 P형 반도체로드와 상기 패터닝된 N형 반도체층 사이에 개재된 활성층을 포함한다. 한편, 상기 패터닝된 N형 반도체층의 다른 영역은 노출된다. 상기 각 발광셀의 패터닝된 N형 반도체층의 일 영역 상에 형성된 미세로드들을 덮는 P형 전극이 형성된다. 또한, 상기 각 발광셀의 상기 노출된 N형 반도체층의 다른 영역 상에 N형 전극이 형성된다.A method of manufacturing a light emitting diode according to embodiments of the present invention includes forming an N-type semiconductor layer, an active layer, and a P-type semiconductor layer on a substrate. A plurality of light emitting cells are formed by patterning the P-type semiconductor layer, the active layer, and the N-type semiconductor layer. Each of the light emitting cells includes a patterned N-type semiconductor layer and microrods formed on one region of the patterned N-type semiconductor layer, each of the microrods comprising a P-type semiconductor rod, the P-type semiconductor rod, and the It includes an active layer interposed between the patterned N-type semiconductor layer. Meanwhile, other regions of the patterned N-type semiconductor layer are exposed. P-type electrodes are formed to cover the microrods formed on one region of the patterned N-type semiconductor layer of each light emitting cell. In addition, an N-type electrode is formed on another region of the exposed N-type semiconductor layer of each light emitting cell.

상기 미세로드들을 형성하는 동안, 상기 N형 반도체층을 과식각하여 N형 반도체로드들을 형성할 수 있다.During the formation of the fine rods, the N-type semiconductor layer may be over-etched to form N-type semiconductor rods.

한편, 서브마운트 상에 상기 복수개의 발광셀들이 플립 본딩될 수 있다. 이에 따라, 서브마운트에 플립본딩된 발광 다이오드를 제조할 수 있다.Meanwhile, the plurality of light emitting cells may be flip-bonded on a submount. Accordingly, a light emitting diode flip-bonded to the submount can be manufactured.

상기 서브마운트는 서브마운트 기판 상에 금속범프들을 형성하여 준비될 수 있다. 상기 금속범프들은 상기 서브마운트 기판 상에 위치한다.The submount may be prepared by forming metal bumps on the submount substrate. The metal bumps are located on the submount substrate.

상기 각 금속범프는 기저부 및 상기 기저부의 양단 상에 형성된 P형 금속범프 및 N형 금속범프를 포함할 수 있다. 이 경우, 상기 복수개의 발광셀들을 플립 본딩하는 것은 상기 발광셀들 중 인접한 두개의 발광셀들을 상기 각 금속범프에 본딩하는 것을 포함한다. 상기 인접한 두개의 발광셀들 중 하나의 P형 전극이 상기 금속범프의 P형 금속범프에 연결되고, 상기 인접한 두개의 발광셀들 중 다른 하나의 N형 전극이 상기 금속범프의 N형 금속범프에 연결된다.Each of the metal bumps may include a base portion and a P-type metal bump and an N-type metal bump formed on both ends of the base portion. In this case, flip bonding the plurality of light emitting cells includes bonding two adjacent light emitting cells to each of the metal bumps. One P-type electrode of the two adjacent light emitting cells is connected to the P-type metal bump of the metal bump, and the other N-type electrode of the two adjacent light emitting cells is connected to the N-type metal bump of the metal bump. Connected.

상기 발광셀들을 플립 본딩한 후, 상기 발광셀들 사이의 빈 공간 및 상기 발광셀들과 상기 서브마운트 사이의 빈공간을 채우는 투명물질이 형성될 수 있다. 상기 투명물질은 에폭시 수지일 수 있다. 상기 투명물질은 오염물질로부터 상기 발광셀들을 보호한다.After flip-bonding the light emitting cells, a transparent material may be formed to fill the empty space between the light emitting cells and the empty space between the light emitting cells and the submount. The transparent material may be an epoxy resin. The transparent material protects the light emitting cells from contaminants.

상기 기판은 상기 발광셀들로부터 분리될 수 있다. 그 결과, 상기 서브마운트에 대향하는 쪽의 상기 패터닝된 N형 반도체층들이 노출된다. 상기 기판이 분리됨에 따라, 상기 기판에 의한 광손실을 방지할 수 있다.The substrate may be separated from the light emitting cells. As a result, the patterned N-type semiconductor layers on the side opposite to the submount are exposed. As the substrate is separated, light loss caused by the substrate may be prevented.

이에 더하여, 상기 노출된 N형 반도체층들의 표면을 식각하여 거칠어진 표면이 형성될 수 있다. 상기 거칠어진 표면은 발광셀들과 대기의 굴절률 차이에 기인한 전반사를 감소시켜 광추출효율을 향상시킨다.In addition, a roughened surface may be formed by etching the exposed surfaces of the N-type semiconductor layers. The roughened surface improves light extraction efficiency by reducing total reflection due to the difference in refractive index between the light emitting cells and the atmosphere.

본 발명의 실시예들에 따르면, 교류전원에 의해 구동 가능하며, 발광셀들의 광추출 효율을 개선할 수 있는 발광 다이오드 및 그것을 제조하는 방법을 제공할 수 있다.According to embodiments of the present invention, it is possible to provide a light emitting diode capable of being driven by an AC power source and improving light extraction efficiency of light emitting cells and a method of manufacturing the same.

도 1은 본 발명의 일 실시예에 따른 복수개의 발광셀들을 갖는 발광 다이오드를 설명하기 위한 단면도이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위해 도 1의 발광셀 영역을 확대한 단면도 및 평면도이다.
도 4 및 5는 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.
도 6은 플립 본딩을 위한 서브마운트를 설명하기 위한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 플립 본딩된 발광 다이오드를 설명하기 위한 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 플립 본딩된 발광 다이오드를 설명하기 위한 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 플립 본딩된 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode having a plurality of light emitting cells according to an embodiment of the present invention.
2 and 3 are enlarged cross-sectional views and a plan view of a light emitting cell region of FIG. 1 to explain a light emitting diode according to an embodiment of the present invention.
4 and 5 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
6 is a cross-sectional view for describing a submount for flip bonding.
7 is a cross-sectional view illustrating a flip bonded light emitting diode according to an embodiment of the present invention.
8 is a cross-sectional view illustrating a flip bonded light emitting diode according to another exemplary embodiment of the present invention.
9 is a cross-sectional view illustrating a flip bonded light emitting diode according to still another embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention to those skilled in the art will fully convey. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 복수개의 발광셀들(30)을 갖는 발광 다이오드를 설명하기 위한 단면도이고, 도 2 및 도 3은 도 1의 발광셀 영역을 확대한 단면도 및 평면도이다.1 is a cross-sectional view illustrating a light emitting diode having a plurality of light emitting cells 30 according to an embodiment of the present invention. FIGS. 2 and 3 are enlarged cross-sectional views and a plan view of the light emitting cell region of FIG. 1.

도 1을 참조하면, 기판(21) 상에 복수개의 발광셀들(30)이 위치한다. 상기 발광셀들(30)은 각각 패터닝된 N형 반도체층(25a) 및 상기 N형 반도체층의 일 영역 상에 형성된 미세로드들(28)을 포함한다. 발광셀들(30)은 상기 기판(21) 상에 정렬되어 배치된다. 상기 발광셀들(30)과 상기 기판(21) 사이에 버퍼층(23a)이 개재될 수 있다. 버퍼층(23a)은, 도시된 바와 같이, 셀 단위로 서로 이격될 수 있으나, 이에 한정되는 것은 아니며, 상기 버퍼층(23a)이 절연 물질 또는 반절연(semi-insulating) 물질로 형성된 경우, 서로 연속적일 수 있다.Referring to FIG. 1, a plurality of light emitting cells 30 are positioned on a substrate 21. The light emitting cells 30 each include a patterned N-type semiconductor layer 25a and fine rods 28 formed on one region of the N-type semiconductor layer. The light emitting cells 30 are arranged to be aligned on the substrate 21. A buffer layer 23a may be interposed between the light emitting cells 30 and the substrate 21. As illustrated, the buffer layers 23a may be spaced apart from each other in units of cells, but are not limited thereto. When the buffer layers 23a are formed of an insulating material or a semi-insulating material, the buffer layers 23a may be continuous to each other. Can be.

P형 전극들(31b)이 상기 발광셀들(30)의 일 영역 상에 형성된 미세로드들(28)을 덮는다. 상기 P형 전극(31b)은 미세로드들(28)에 오믹접촉된다. 상기 P형 전극(31b)은 투명전극 및/또는 반사금속층을 포함할 수 있다. 이에 더하여, 상기 투명전극의 일부에 금속패드(도시하지 않음)가 형성될 수 있다.P-type electrodes 31b cover the fine rods 28 formed on one region of the light emitting cells 30. The P-type electrode 31b is in ohmic contact with the fine rods 28. The P-type electrode 31b may include a transparent electrode and / or a reflective metal layer. In addition, a metal pad (not shown) may be formed on a portion of the transparent electrode.

또한, N형 전극들(31a)이 상기 N형 반도체층들(25a)의 다른 영역 상에, 즉 상기 미세로드들(28)과 이역되어 형성된다. 상기 N형 전극들(31a)은 상기 N형 반도체층(25a)들에 오믹접촉된다.In addition, N-type electrodes 31a are formed on other regions of the N-type semiconductor layers 25a, that is, separated from the microrods 28. The N-type electrodes 31a are in ohmic contact with the N-type semiconductor layers 25a.

도 2를 참조하면, 상기 미세로드들(28) 각각은 P형 반도체로드(29a) 및 상기 P형 반도체로드와 상기 N형 반도체층(25a) 사이에 개재된 활성층(27a)을 포함한다. 이에 더하여, 상기 활성층(27a)과 상기 N형 반도체층(25a) 사이에 N형 반도체로드(25b)가 개재될 수 있다. 상기 미세로드들(28)은, 이에 한정되는 것은 아니나, 원통형일 수 있다. 원통형은 사각통형에 비해 광추출 효율이 높다.Referring to FIG. 2, each of the fine rods 28 includes a P-type semiconductor rod 29a and an active layer 27a interposed between the P-type semiconductor rod and the N-type semiconductor layer 25a. In addition, an N-type semiconductor rod 25b may be interposed between the active layer 27a and the N-type semiconductor layer 25a. The fine rods 28 are not limited thereto, but may be cylindrical. The cylinder has a higher light extraction efficiency than the square cylinder.

상기 P형 반도체로드(29a), 활성층(27a), 상기 N형 반도체로드(25b) 및/또는 상기 N형 반도체층(25a)은 (B, Al, Ga, In)N로 형성된 GaN 계열의 반도체 물질일 수 있으나, 이에 한정되는 것은 아니며, ZnO와 같은 다른 물질일 수 있다.The P-type semiconductor rod 29a, the active layer 27a, the N-type semiconductor rod 25b and / or the N-type semiconductor layer 25a are GaN-based semiconductors formed of (B, Al, Ga, In) N. The material may be, but is not limited thereto, and may be another material such as ZnO.

도 3을 참조하면, 상기 N형 반도체층(25a)은 상기 기판(21) 상에 패터닝되어 위치한다. 한편, 상기 N형 반도체층(25a)의 일 영역 상에 상기 미세로드들(28)이 위치한다. 상기 미세로드들(28)은, 도시한 바와 같이, 행과 열로 배열될 수 있으나, 더 많은 수를 정렬시키기 위해 다른 배열이 선택될 수 있다.Referring to FIG. 3, the N-type semiconductor layer 25a is patterned and positioned on the substrate 21. Meanwhile, the microrods 28 are positioned on one region of the N-type semiconductor layer 25a. The microrods 28 may be arranged in rows and columns, as shown, but other arrangements may be selected to align more.

상기 P형 전극(31b)은, 도시한 바와 같이, 미세로드들(28)을 덮어, 상기 미세로드들(28)에 오믹접촉된다. 상기 P형 전극(31b)은 판(plate) 형상으로 상기 미세로드들을 덮을 수 있으나, 이에 한정되는 것은 아니며, 메쉬 형상으로 상기 미세로드들(28)을 덮을 수 있다. As illustrated, the P-type electrode 31b covers the microrods 28 so as to be in ohmic contact with the microrods 28. The P-type electrode 31b may cover the microrods in a plate shape, but is not limited thereto and may cover the microrods 28 in a mesh shape.

상기 N형 전극(31a)은 상기 미세로드들(28)과 이격되어 상기 N형 반도체층(25a)의 다른 영역 상에 위치한다. 상기 N형 전극(31a)은 전류집중을 방지하기 위해, 도시한 바와 같이, 한 방향으로 길게 형성될 수 있으며, 상기 미세로드들(28)을 둘러싸도록 형성될 수도 있다.The N-type electrode 31a is disposed on another region of the N-type semiconductor layer 25a spaced apart from the fine rods 28. In order to prevent current concentration, the N-type electrode 31a may be formed to be long in one direction and may be formed to surround the microrods 28, as shown.

다시, 도 1을 참조하면, 인접한 발광셀들(30)의 N형 전극(31a) 및 P형 전극(31b)을 금속배선들(도시하지 않음)을 사용하여 전기적으로 연결할 수 있으며, 이에 따라 직렬 연결된 발광셀 어레이들을 형성할 수 있다. 상기 직렬 연결된 발광셀 어레이들을 서로 역병렬로 연결함으로써 교류전원하에서 구동될 수 있는 발광 다이오드가 제공된다.Referring back to FIG. 1, the N-type electrode 31a and the P-type electrode 31b of adjacent light emitting cells 30 may be electrically connected using metal wires (not shown), and thus, in series. Connected light emitting cell arrays may be formed. A light emitting diode that can be driven under an AC power supply is provided by connecting the series-connected light emitting cell arrays in parallel to each other.

한편, 상기 P형 전극(31b) 및 N형 전극(31a)을 통해 전력을 공급하면, 상기 미세로드들(28)에 전류가 흐르며, 그 결과, 미세로드들(28)에서 광이 방출된다. 상기 미세로드들(28)은, 종래기술의 발광셀들에 비해, 큰 광 출사면을 가지므로, 미세로드들(28)에서 외부로 방출되는 광량이 증가된다.On the other hand, when power is supplied through the P-type electrode 31b and the N-type electrode 31a, a current flows in the microrods 28, and as a result, light is emitted from the microrods 28. Since the fine rods 28 have a larger light exit surface than the light emitting cells of the related art, the amount of light emitted to the outside from the fine rods 28 is increased.

도 4 및 도 5는 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도이다.4 and 5 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

도 4를 참조하면, 기판(21) 상에 N형 반도체층(25), 활성층(27) 및 P형 반도체층(29)을 차례로 형성한다. 상기 N형 반도체층(25)을 형성하기 전, 버퍼층(23)을 형성할 수 있다. 상기 N형 반도체층(25), 활성층(27) 및 P형 반도체층(29)은 (B, Al, Ga, In)N로 형성된 GaN 계열의 반도체층들로 형성될 수 있다. 상기 반도체층들은 GaN 계열의 반도체층에 한정되는 것은 아니며, ZnO와 같은 다른 물질층들로 형성될 수도 있다.Referring to FIG. 4, an N-type semiconductor layer 25, an active layer 27, and a P-type semiconductor layer 29 are sequentially formed on the substrate 21. Before forming the N-type semiconductor layer 25, the buffer layer 23 may be formed. The N-type semiconductor layer 25, the active layer 27, and the P-type semiconductor layer 29 may be formed of GaN-based semiconductor layers formed of (B, Al, Ga, In) N. The semiconductor layers are not limited to GaN-based semiconductor layers, and may be formed of other material layers such as ZnO.

상기 반도체층들(25, 27, 29)은 각각 금속유기화학기상증착(metalorganic chemical vapor deposition; MOCVD), 수소화물 기상성장(hydride vapor phase epitaxy; HVPE), 분자선 성장(molecular beam epitaxy; MBE) 기술 등을 사용하여 형성될 수 있다.The semiconductor layers 25, 27, and 29 are each composed of metalorganic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), and molecular beam epitaxy (MBE) technology. And the like can be formed.

상기 버퍼층(23)은 예컨대 GaN 계열의 반도체층, AlN 또는 ZnO로 형성될 수 있다.The buffer layer 23 may be formed of, for example, a GaN-based semiconductor layer, AlN or ZnO.

도 5를 참조하면, 상기 P형 반도체층(29), 활성층(27) 및 N형 반도체층(25)을 패터닝하여 복수개의 발광셀들(30)을 형성한다. 구체적으로 설명하면, 우선 상기 반도체층들(29, 27, 25)을 사진 및 식각 공정을 사용하여 연속적으로 패터닝하여 발광셀 영역들을 분리한다. 이때, 상기 버퍼층(23)도 함께 식각되어 상기 기판(21)을 노출시킬 수 있다. 그 결과, 패터닝된 N형 반도체층(25a) 및 패터닝된 버퍼층(23a)이 형성된다. 한편, 상기 버퍼층(23)이 절연 또는 반절연 물질로 형성된 경우, 상기 버퍼층(23)을 식각하는 것은 생략될 수 있다.Referring to FIG. 5, the P-type semiconductor layer 29, the active layer 27, and the N-type semiconductor layer 25 are patterned to form a plurality of light emitting cells 30. Specifically, first, the semiconductor layers 29, 27, and 25 are successively patterned using photo and etching processes to separate light emitting cell regions. In this case, the buffer layer 23 may also be etched together to expose the substrate 21. As a result, the patterned N-type semiconductor layer 25a and the patterned buffer layer 23a are formed. Meanwhile, when the buffer layer 23 is formed of an insulating or semi-insulating material, etching the buffer layer 23 may be omitted.

그 후, 상기 P형 반도체층(29) 및 활성층(27)을 다시 사진 및 식각 기술을 사용하여 패터닝하여, 상기 패터닝된 N형 반도체층(25a)의 일 영역 상에 미세로드들(28)을 형성하고, 다른 영역을 노출시킨다. 그 결과, 패터닝된 N형 반도체층(25a), 상기 패터닝된 N형 반도체층의 일 영역 상에 미세로드들(28)을 포함하는 발광셀들(30)이 형성된다. 한편, 상기 미세로드들(28) 각각은, 도 2에 도시한 바와 같이, P형 반도체로드(29a) 및 상기 P형 반도체로드(29a)와 상기 패터닝된 N형 반도체층(25a) 사이에 개재된 활성층(27a)을 포함한다. 또한, 상기 미세로드들(28)을 형성하는 동안, 상기 패터닝된 N형 반도체층(25a)을 과식각(overetch)하여 N형 반도체로드(25b)를 형성할 수 있다. 상기 미세로드들(28)은 원통형으로 형성될 수 있다.Afterwards, the P-type semiconductor layer 29 and the active layer 27 are patterned again using photolithography and etching techniques to form fine rods 28 on one region of the patterned N-type semiconductor layer 25a. Form and expose another area. As a result, the light emitting cells 30 including the fine rods 28 are formed on the patterned N-type semiconductor layer 25a and one region of the patterned N-type semiconductor layer. Meanwhile, each of the fine rods 28 is interposed between the P-type semiconductor rod 29a and the P-type semiconductor rod 29a and the patterned N-type semiconductor layer 25a as shown in FIG. 2. Active layer 27a. In addition, during the formation of the microrods 28, the patterned N-type semiconductor layer 25a may be overetched to form the N-type semiconductor rod 25b. The fine rods 28 may be formed in a cylindrical shape.

상기 발광셀 영역을 분리하는 공정과 미세로드들(28)을 형성하는 공정은 서로 순서를 달리하여 수행될 수 있다. 즉, 미세로드들(28)을 형성한 후, 발광셀 영역들을 분리함으로써 발광셀들(30)을 형성할 수 있다. 또한, 미세로드들(28)을 형성하는 공정과 상기 N형 반도체층(25a)의 다른 영역을 노출시키는 공정은 별개로 진행될 수 있다.The process of separating the light emitting cell region and the process of forming the fine rods 28 may be performed in a different order. That is, after forming the microrods 28, the light emitting cells 30 may be formed by separating the light emitting cell regions. In addition, the process of forming the fine rods 28 and the process of exposing other regions of the N-type semiconductor layer 25a may be performed separately.

상기 발광셀들(30)이 형성된 후, P형 전극(31b) 및 N형 전극(31a)을 형성한다. 상기 전극들(31a, 31b)은 리프트-오프(lift-off) 공정들을 사용하여 형성될 수 있다. 그 결과, 도 1의 발광 다이오드가 제조된다.After the light emitting cells 30 are formed, a P-type electrode 31b and an N-type electrode 31a are formed. The electrodes 31a and 31b may be formed using lift-off processes. As a result, the light emitting diode of FIG. 1 is manufactured.

그 후, 상기 발광셀들의 전극들(31a, 31b)을 금속배선들로 연결하여 본 발명의 일 실시예에 따른 발광 다이오드가 완성된다.Thereafter, the electrodes 31a and 31b of the light emitting cells are connected with metal wires to complete the light emitting diode according to the exemplary embodiment of the present invention.

한편, 상기 발광셀들을 서브마운트에 플립본딩하여 상기 전극들(31a, 31b)을서브마운트를 통해 전기적으로 연결할 수 있다. 이하에서는, 서브마운트에 플립본딩된 발광 다이오드를 설명한다.Meanwhile, the light emitting cells may be flip-bonded to a submount to electrically connect the electrodes 31a and 31b through a submount. Hereinafter, a light emitting diode flip-bonded to a submount will be described.

도 6은 플립 본딩을 위한 서브마운트를 설명하기 위한 단면도이다.6 is a cross-sectional view for describing a submount for flip bonding.

도 6을 참조하면, 서브마운트 기판(51)의 일면 상에 금속범프들(53)이 위치한다. 서브마운트 기판(51)은 열전도율이 높은 기판으로, 예컨대 실리콘 기판 또는 금속기판일 수 있다. 서브마운트 기판(51)이 금속기판인 경우, 금속범프들(53)과 기판(51) 사이에 절연층(도시하지 않음)이 개재되어 금속범프들(53)과 기판(51)을 절연시킨다.Referring to FIG. 6, metal bumps 53 are positioned on one surface of the submount substrate 51. The submount substrate 51 is a substrate having high thermal conductivity, and may be, for example, a silicon substrate or a metal substrate. When the submount substrate 51 is a metal substrate, an insulating layer (not shown) is interposed between the metal bumps 53 and the substrate 51 to insulate the metal bumps 53 and the substrate 51.

한편, 상기 금속범프들(53)은 각각 기저부(53a) 및 상기 기저부의 양단 상에 돌출된 P형 금속범프(53b) 및 N형 금속범프(53c)를 갖는다. 상기 P형 금속범프(53b) 및 N형 금속범프(53c)는 도 1의 발광셀(30)에 형성된 P형 전극(31b) 및 N형 전극(31a)의 상대적인 높이에 대응하여, 서로 다른 높이를 갖는다.On the other hand, the metal bumps 53 have a base portion 53a and a P-type metal bump 53b and an N-type metal bump 53c protruding on both ends of the base portion, respectively. The P-type metal bumps 53b and the N-type metal bumps 53c have different heights corresponding to the relative heights of the P-type electrode 31b and the N-type electrode 31a formed in the light emitting cell 30 of FIG. 1. Has

상기 기저부(53a)는 상기 P형 및 N형 금속범프들(53b, 53c)과 동일 물질로 형성될 수 있으나, 이에 한정되는 것은 아니며, 다른 물질로 형성될 수도 있다. 상기 기저부(53a)는 서브마운트 기판(51) 상에 금속층을 형성한 후, 사진 및 식각 기술을 사용하여 패터닝하여 형성할 수 있다. 상기 P형 금속범프(53b) 및 상기 N형 금속범프(53c)는 도금 및 리프트-오프 기술을 사용하여, 예컨대 Au로 형성될 수 있다. The base portion 53a may be formed of the same material as the P-type and N-type metal bumps 53b and 53c, but is not limited thereto and may be formed of another material. The base portion 53a may be formed by forming a metal layer on the submount substrate 51 and then patterning the same by using photo and etching techniques. The P-type metal bumps 53b and the N-type metal bumps 53c may be formed of, for example, Au using plating and lift-off techniques.

도 7은 본 발명의 일 실시예에 따른 플립 본딩된 발광 다이오드를 설명하기 위한 단면도이다.7 is a cross-sectional view illustrating a flip bonded light emitting diode according to an embodiment of the present invention.

도 7을 참조하면, 도 6의 금속범프들(53)에 도 1의 발광셀들(30)이 플립본딩된다. 구체적으로, 상기 각 금속범프(53)의 P형 금속범프(53b)는 상기 발광셀들의 인접한 두개의 발광셀들 중 하나의 발광셀의 P형 전극(31b)에 연결되고, 상기 N형 금속범프(53c)는 상기 인접한 두개의 발광셀들 중 다른 하나의 발광셀의 N형 전극(31a)에 연결된다. 이러한 연결들에 의해, 상기 발광셀들(30)이 직렬 어레이들을 형성하며, 이러한 직렬 어레이들이 역병렬로 연결되어 교류전원에 의해 구동가능한 플립본딩된 발광 다이오드가 제공된다.Referring to FIG. 7, the light emitting cells 30 of FIG. 1 are flip-bonded to the metal bumps 53 of FIG. 6. Specifically, the P-type metal bumps 53b of each of the metal bumps 53 are connected to the P-type electrode 31b of one of the two light emitting cells adjacent to the light emitting cells, and the N-type metal bumps. 53c is connected to the N-type electrode 31a of the other one of the two adjacent light emitting cells. By these connections, the light emitting cells 30 form series arrays, and these series arrays are connected in anti-parallel to provide flip-bonded light emitting diodes which are driven by an AC power source.

서브마운트 기판(51)상에 도 1의 발광 다이오드들이 플립 본딩된 후, 상기 서브마운트 기판(51)을 절단하여 개별 칩 단위의 플립 본딩된 발광 다이오드들이 제공될 수 있다.After the light emitting diodes of FIG. 1 are flip-bonded on the submount substrate 51, the submount substrate 51 may be cut to provide flip-bonded light-emitting diodes in individual chip units.

한편, 상기 발광셀들(30)을 금속범프들(53)에 플립본딩한 후, 상기 발광셀들(30) 사이의 빈 공간 및 상기 발광셀들과 서브마운트 기판(51) 사이의 빈 공간을 에폭시 수지와 같은 투명물질(55)로 채울 수 있다.Meanwhile, after flip-bonding the light emitting cells 30 to the metal bumps 53, an empty space between the light emitting cells 30 and an empty space between the light emitting cells and the submount substrate 51 may be formed. It may be filled with a transparent material 55 such as an epoxy resin.

본 실시예에 따르면, 열전도율이 높은 서브마운트 기판(51)을 사용하여, 발광셀들(30)에서 발생된 열을 쉽게 외부로 방출하므로, 열방출 성능을 개선할 수 있으며, 이에 따라 광추출 효율이 개선될 수 있다.According to the present embodiment, since the heat generated in the light emitting cells 30 is easily discharged to the outside by using the submount substrate 51 having a high thermal conductivity, heat dissipation performance can be improved, and thus light extraction efficiency This can be improved.

한편, 발광셀들(30)에서 방출된 광은 기판(21)을 통해 외부로 방출된다. 따라서, 본 실시예에 있어서, 상기 기판(21)으로는 사파이어와 같은 투명기판이 사용된다.Meanwhile, light emitted from the light emitting cells 30 is emitted to the outside through the substrate 21. Therefore, in this embodiment, a transparent substrate such as sapphire is used as the substrate 21.

도 8은 본 발명의 다른 실시예에 따른 플립본딩된 발광 다이오드를 설명하기 위한 단면도이다. 8 is a cross-sectional view illustrating a flip-bonded light emitting diode according to another embodiment of the present invention.

도 8을 참조하면, 본 실시예에 따른 발광 다이오드는 도 7의 플립본딩된 발광 다이오드에서 기판(21)이 제거된 것이다. 상기 기판(21)은 레이저 리프트-오프(laser lift-off) 기술을 사용하여 제거될 수 있다. 이때, 도 7의 버퍼층(23a)도 함께 제거된다. 그 결과, 상기 서브마운트 기판(51)에 대향하는 쪽의 패터닝된 N형 반도체층들(25a)이 노출된다.Referring to FIG. 8, in the light emitting diode according to the present embodiment, the substrate 21 is removed from the flip-bonded light emitting diode of FIG. 7. The substrate 21 can be removed using laser lift-off techniques. At this time, the buffer layer 23a of FIG. 7 is also removed. As a result, the patterned N-type semiconductor layers 25a on the side opposite to the submount substrate 51 are exposed.

기판(21)이 제거됨에 따라, 상기 기판(21)에 의한 광손실을 방지할 수 있어 광추출 효율을 개선할 수 있다.As the substrate 21 is removed, light loss by the substrate 21 can be prevented, thereby improving light extraction efficiency.

도 9는 본 발명의 또 다른 실시예에 따른 플립본딩된 발광 다이오드를 설명하기 위한 단면도이다.9 is a cross-sectional view illustrating a flip-bonded light emitting diode according to another embodiment of the present invention.

도 9를 참조하면, 도 8의 노출된 N형 반도체층들(25a)의 표면을 식각하여 거칠어진 표면을 갖는 N형 반도체층들(25c)이 형성된다. 상기 식각 공정은 식각마스크를 이용한 건식 식각 또는 PEC(photoelectrochemical) 식각 기술을 사용하여 수행될 수 있다.Referring to FIG. 9, the surfaces of the exposed N-type semiconductor layers 25a of FIG. 8 are etched to form N-type semiconductor layers 25c having roughened surfaces. The etching process may be performed using a dry etching using an etching mask or a photoelectrochemical (PEC) etching technique.

상기 건식 식각의 예로서, 미국특허공개 제2005/0145864호는 혼성중합체(copolymer)를 이용한 건식 식각 기술을 개시하고 있다.As an example of such dry etching, US Patent Publication No. 2005/0145864 discloses a dry etching technique using a copolymer.

한편, PEC 식각의 예는, "표면 거침을 통한 GaN 계열 발광 다이오드의 추출 효율 개선"(Increase in the extraction efficiency of GaN-Based ligth emitting diodes via surface roughening)이라는 제목으로 후지 등(Fujii et al.)에 의해 어플라이드 피직스 레터스(Applied physics letters, Vol84, N6, p855~857)에 개시된 바 있다. 이 논문에 KOH 용액을 전해액으로, Xe 램프를 광원으로 사용한 PEC 식각이 소개되어 있다. 한편, 상기 광원으로는 Hg 램프가 사용될 수도 있다.An example of PEC etching is Fujii et al., Entitled "Increase in the extraction efficiency of GaN-Based ligth emitting diodes via surface roughening." By Applied physics letters (Vol84, N6, p855 ~ 857). This paper introduces PEC etching using KOH solution as electrolyte and Xe lamp as light source. Meanwhile, an Hg lamp may be used as the light source.

본 실시예에 따르면, N형 반도체층(25c)의 거칠어진 표면에 의해, N형 반도체층(25c)과 공기(외부)의 계면에서 발생하는 전반사에 기인한 광손실을 방지할 수 있어, 광추출 효율을 개선할 수 있다.According to this embodiment, due to the roughened surface of the N-type semiconductor layer 25c, light loss due to total reflection occurring at the interface between the N-type semiconductor layer 25c and air (outer) can be prevented, Extraction efficiency can be improved.

Claims (13)

제1 기판;
상기 제1 기판 상에 형성된 금속층 패턴;
상기 제1 기판 상부에 위치하는 제1 도전형 반도체층;
상기 제1 도전형 반도체층과 상기 제1 기판 사이에 위치하는 제2 도전형 반도체층;
상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층;
상기 제1 도전형 반도체층에 오믹 콘택하는 제1형 전극;
상기 제2 도전형 반도체층에 오믹 콘택하는 제2형 전극을 포함하고,
상기 제1형 전극은 상기 제1 도전형 반도체층의 복수의 영역들에서 상기 제1 도전형 반도체층에 오믹콘택하고,
상기 제1형 전극 및 상기 제2형 전극은 상기 금속층 패턴에 전기적으로 접속된 발광 다이오드.A first substrate;
A metal layer pattern formed on the first substrate;
A first conductivity type semiconductor layer positioned on the first substrate;
A second conductivity type semiconductor layer positioned between the first conductivity type semiconductor layer and the first substrate;
An active layer interposed between the first conductive semiconductor layer and the second conductive semiconductor layer;
A first type electrode in ohmic contact with the first conductivity type semiconductor layer;
A second type electrode in ohmic contact with the second conductivity type semiconductor layer,
The first type electrode contacts ohmic contact with the first conductivity type semiconductor layer in a plurality of regions of the first conductivity type semiconductor layer,
And the first type electrode and the second type electrode are electrically connected to the metal layer pattern. 청구항 1에 있어서,
상기 제1 기판에 대향하는 쪽에 광 추출을 위한 거칠어진 표면(roughened surface)을 갖는 발광 다이오드.The method according to claim 1,
A light emitting diode having a roughened surface for light extraction on the side opposite to the first substrate. 청구항 1에 있어서,
상기 제1 기판에 대향하는 쪽의 상기 N형 반도체층 상에 위치하는 제2 기판을 더 포함하되, 상기 제2 기판은 투명기판인 발광 다이오드.The method according to claim 1,
And a second substrate positioned on the N-type semiconductor layer on the side opposite to the first substrate, wherein the second substrate is a transparent substrate. 청구항 3에 있어서,
상기 제2 기판과 상기 N형 반도체층 사이에 개재된 버퍼층을 더 포함하는 발광 다이오드.The method according to claim 3,
The light emitting diode further comprises a buffer layer interposed between the second substrate and the N-type semiconductor layer. 청구항 1에 있어서,
상기 제1형 전극과 상기 금속층 패턴을 연결하는 제1 연결부; 및
상기 제2형 전극과 상기 금속층 패턴을 연결하는 제2 연결부를 포함하는 발광 다이오드.The method according to claim 1,
A first connection part connecting the first type electrode and the metal layer pattern; And
A light emitting diode comprising a second connecting portion connecting the second type electrode and the metal layer pattern. 청구항 5에 있어서,
상기 제1 연결부와 제2 연결부는 서로 이격된 발광 다이오드.The method according to claim 5,
The first connection portion and the second connection portion is a light emitting diode spaced apart from each other. 청구항 6에 있어서,
상기 제1 연결부는 투명물질에 의해 상기 활성층 및 상기 제2 도전형 반도체층으로부터 이격된 발광 다이오드.The method of claim 6,
The first connector is spaced apart from the active layer and the second conductive semiconductor layer by a transparent material. 청구항 1에 있어서,
상기 제1 도전형 반도체층은 상기 제2 도전형 반도체층 및 활성층을 패터닝하여 노출된 영역들을 갖고,
상기 제1형 전극들은 상기 노출된 영역들에 오믹콘택하는 발광 다이오드.The method according to claim 1,
The first conductivity type semiconductor layer has regions exposed by patterning the second conductivity type semiconductor layer and the active layer,
And the first type electrodes are ohmic contacted to the exposed regions. 청구항 8에 있어서,
상기 제2 도전형 반도체층 및 상기 활성층은 복수의 미세로드들로 패터닝된 발광 다이오드.The method according to claim 8,
The second conductive semiconductor layer and the active layer is a light emitting diode patterned with a plurality of fine rods. 청구항 10에 있어서,
상기 미세로드들은 원통형인 것을 특징으로 하는 발광 다이오드.The method according to claim 10,
The fine rod is a light emitting diode, characterized in that the cylindrical. 청구항 9에 있어서,
상기 제1 도전형 반도체층은 서로 이격된 복수의 영역들을 포함하고,
상기 제2 도전형 반도체층은 상기 제1 도전형 반도체층의 각각의 영역들 상에 서로 이격되어 위치하는 발광 다이오드.The method according to claim 9,
The first conductivity type semiconductor layer includes a plurality of regions spaced apart from each other,
The second conductive semiconductor layer is disposed on the respective areas of the first conductive semiconductor layer spaced apart from each other. 청구항 11에 있어서,
복수의 발광셀들을 포함하되,
상기 각 발광셀은 패터닝된 제1 도전형 반도체층;
상기 패터닝된 제1 도전형 반도체층의 일 영역 상에 위치하는 제2 도전형 반도체층; 및
상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광 다이오드.The method of claim 11,
Including a plurality of light emitting cells,
Each of the light emitting cells may include a patterned first conductive semiconductor layer;
A second conductivity type semiconductor layer positioned on one region of the patterned first conductivity type semiconductor layer; And
A light emitting diode comprising an active layer interposed between the first conductive semiconductor layer and the second conductive semiconductor layer. 청구항 12에 있어서,
상기 복수의 발광셀들은 서로 직렬 연결된 발광 다이오드.The method of claim 12,
The light emitting diodes are connected to each other in series.
KR1020110094319A 2011-09-19 2011-09-19 Light emitting diode and method of fabricating the same KR20110110751A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110094319A KR20110110751A (en) 2011-09-19 2011-09-19 Light emitting diode and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110094319A KR20110110751A (en) 2011-09-19 2011-09-19 Light emitting diode and method of fabricating the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050107204A Division KR20070049910A (en) 2005-11-09 2005-11-09 Light emitting diode having a plurality of light emitting cells with microrods and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20110110751A true KR20110110751A (en) 2011-10-07

Family

ID=45027171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110094319A KR20110110751A (en) 2011-09-19 2011-09-19 Light emitting diode and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR20110110751A (en)

Similar Documents

Publication Publication Date Title
US20210083155A1 (en) Wafer-level light emitting diode package and method of fabricating the same
JP5368088B2 (en) Light emitting diode and manufacturing method thereof
JP5193048B2 (en) Light emitting device having vertically stacked light emitting diodes
KR101978968B1 (en) Semiconductor light emitting device and light emitting apparatus
KR101138952B1 (en) Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same
CN107924969B (en) Light emitting device
KR101423717B1 (en) Light emitting diode package having plurality of light emitting cells and method of fabricating the same
KR20090038193A (en) Light emitting apparatus and method of making the same
JP2008529297A (en) Light emitting device having a plurality of light emitting cells connected in series and method for manufacturing the same
KR20140006485A (en) Semiconductor light emitting device having a multi-cell array and method for manufacturing the same
CN112397626A (en) Light-emitting diode
KR20120031473A (en) Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same
KR100716645B1 (en) Light emitting device having vertically stacked light emitting diodes
US20130002139A1 (en) Semiconductor light emitting device package
KR20120011174A (en) Light emitting module and package comprising the same
KR20070075164A (en) Luminous device and the method therefor
KR100642522B1 (en) Light emitting diode employing a patterned transparent substrate
KR100599011B1 (en) Light emitting diode having a plurality of light emitting cells each employing a mesh electrode and method of fabricating the same
KR100898585B1 (en) Light emitting element having arrayed cells and method of fabricating the same
KR20120117969A (en) Light emitting diode having a plurality of light emitting cells with microrods and method of fabricating the same
KR20110110751A (en) Light emitting diode and method of fabricating the same
KR100758541B1 (en) light emitting diode having light emitting cells arranged in matrix layout and method for fabricating the same
KR101216934B1 (en) Light emitting element having arrayed cells and method of fabricating the same
KR20070049910A (en) Light emitting diode having a plurality of light emitting cells with microrods and method of fabricating the same
KR100637652B1 (en) Light emitting diode that operates regardless of the polarity of the power source and the method for fabricating the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J501 Disposition of invalidation of trial
J501 Disposition of invalidation of trial
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20121211

Effective date: 20140415