KR20080002161A - Light emitting diode with a metal reflection layer expanded and method for manufacturing the same - Google Patents

Light emitting diode with a metal reflection layer expanded and method for manufacturing the same Download PDF

Info

Publication number
KR20080002161A
KR20080002161A KR20060060816A KR20060060816A KR20080002161A KR 20080002161 A KR20080002161 A KR 20080002161A KR 20060060816 A KR20060060816 A KR 20060060816A KR 20060060816 A KR20060060816 A KR 20060060816A KR 20080002161 A KR20080002161 A KR 20080002161A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting cells
metal
conductive semiconductor
Prior art date
Application number
KR20060060816A
Other languages
Korean (ko)
Other versions
KR101115535B1 (en
Inventor
김종규
윤여진
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020060060816A priority Critical patent/KR101115535B1/en
Publication of KR20080002161A publication Critical patent/KR20080002161A/en
Application granted granted Critical
Publication of KR101115535B1 publication Critical patent/KR101115535B1/en

Links

Images

Abstract

A flip-bonded LED(light emitting diode) with an expanded metal reflection layer is provided to improve light radiation capabilities by reflecting light even in the vicinity of an isolation region between light emitting cells without a loss/absorption. A plurality of light emitting cells(200) are separately formed on one surface of a transparent substrate(100), and include a semiconductor layer(220) of a first conductivity type, an active layer(240) defined on a partial region of the semiconductor layer of the first conductivity type, and a semiconductor layer of a second conductivity type that are sequentially formed. Step cover layers include a metal interconnection layer(420) and a metal reflection layer(450). Between adjacent light emitting cells, the semiconductor layers of the first and second conductivity types are electrically interconnected by the metal interconnection layer. The metal reflection layer is formed across the plurality of light emitting cells and an isolation region between the light emitting cells, and is insulated from the metal interconnection layer. The step cover layers include first and second transparent insulation layers(410,430). The first transparent insulation layer covers the light emitting cells to insulate the metal interconnection layer from the light emitting cells. The second transparent insulation layer is interposed between the metal interconnection layer and the metal reflection layer.

Description

확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법{LIGHT EMITTING DIODE WITH A METAL REFLECTION LAYER EXPANDED AND METHOD FOR MANUFACTURING THE SAME}LIGHT EMITTING DIODE WITH A METAL REFLECTION LAYER EXPANDED AND METHOD FOR MANUFACTURING THE SAME

도 1은 본 발명의 실시예에 따른 플립 본딩형 발광다이오드를 설명하기 위한 단면도.1 is a cross-sectional view illustrating a flip bonded light emitting diode according to an embodiment of the present invention.

도 2 내지 도 8은 본 발명의 실시예에 따른 플립 본딩형 발광다이오드 제조방법을 설명하기 위한 도면들.2 to 8 are views for explaining a flip bonded light emitting diode manufacturing method according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>

100: 투명기판 S: 분리영역100: transparent substrate S: separation area

200: 발광셀 220: 제 1 도전성 반도체층200: light emitting cell 220: first conductive semiconductor layer

240: 활성층 260: P형 반도체층240: active layer 260: P-type semiconductor layer

410: 제 1 절연층 420: 금속 배선층410: first insulating layer 420: metal wiring layer

430: 제 2 절연층 450: 금속 반사층.430: second insulating layer 450: metal reflective layer.

본 발명은 서브마운트(submount)에 플립 본딩되는 발광다이오드에 관한 것으 로서, 더욱 상세하게는, 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to light emitting diodes flip bonded to a submount, and more particularly to a flip bonded light emitting diode having an extended metal reflective layer.

발광다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산하도록 구성된다. 일예로, 위와 같은 발광다이오드로는 질화갈륨(GaN)계 발광다이오드가 공지되어 있다. 질화갈륨계 발광다이오드는 사파이어 기판 상에서 GaN계로 이루어진 제 1 도전성 반도체층, 활성층(또는, 발광층), 제 2 도전성 반도체층이 연속적인 적층구조를 이루는 발광셀을 포함한다. 이때, 제 1 도전성 반도체층이 N형 반도체층일 경우 제 2 도전성 반도체층은 P형 반도체층이 되며, 그 반대로, 제 1 도전성 반도체층이 P형 반도체층이면 제 2 도전성 반도체층은 N형 반도체이 된다. The light emitting diode is a photoelectric conversion semiconductor device having a structure in which an N-type semiconductor and a P-type semiconductor are bonded to each other, and are configured to emit light by recombination of electrons and holes. For example, a gallium nitride (GaN) -based light emitting diode is known as the light emitting diode. The gallium nitride-based light emitting diode includes a light emitting cell in which a first conductive semiconductor layer, an active layer (or light emitting layer), and a second conductive semiconductor layer made of GaN based on a sapphire substrate form a continuous stacked structure. At this time, when the first conductive semiconductor layer is an N-type semiconductor layer, the second conductive semiconductor layer is a P-type semiconductor layer, and conversely, when the first conductive semiconductor layer is a P-type semiconductor layer, the second conductive semiconductor layer is an N-type semiconductor. .

일반적으로, 발광셀은 제 2 도전성 반도체층과 그 아래의 활성층의 일부가 식각되어, 그 아래쪽의 제 1 도전성 반도체층의 일부가 외부로 노출되며, 이에 의해, 제 1 도전성 반도체층의 일 영역에 활성층과 제 2 도전성 반도체층이 한정 형성된 구조를 이룬다. 또한, 제 1 도전성 반도체층과 제 2 도전성 반도체층에는 전극 각각이 형성되는데, 그중에서도 광의 주된 통로가 되는 제 1 도전성 반도체층 상의 전극은 ITO, Ni/Au 또는 ZnO 등과 같은 투명전극층으로 형성된다. In general, in the light emitting cell, a portion of the second conductive semiconductor layer and an active layer below the portion is etched to expose a portion of the first conductive semiconductor layer beneath it, thereby exposing to a region of the first conductive semiconductor layer. The active layer and the second conductive semiconductor layer form a limited formation. In addition, each of the electrodes is formed in the first conductive semiconductor layer and the second conductive semiconductor layer, and among them, the electrode on the first conductive semiconductor layer, which is a main passage of light, is formed of a transparent electrode layer such as ITO, Ni / Au, or ZnO.

한편, 통상의 발광다이오드는 순방향 전류에 의해 광을 방출하며, 직류전류의 공급을 필요로 한다. 따라서, 위와 같은 발광다이오드는, 교류전원에 직접 연결하여 사용할 경우, 전류의 방향에 따라 온/오프를 반복하여, 결과적으로 빛을 방출하지 못하고 역방향 전류에 의해 쉽게 파손되는 문제점을 안고 있다. 이에 대해, 고전압 교류전원에 직접 연결하여 사용할 수 있는 발광다이오드가 국제공개번호 WO2004/023568호(A1)호에 "발광요소들을 갖는 발광장치(LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS)"라는 제목으로 사카이(SAKAI et. al.)에 의해 개시된 바 있다.On the other hand, conventional light emitting diodes emit light by forward current and require supply of a direct current. Therefore, the light emitting diode as described above has a problem in that, when directly connected to an AC power source, the light emitting diode is repeatedly turned on and off according to the direction of the current, and as a result, light is not emitted and is easily damaged by the reverse current. On the other hand, a light emitting diode which can be directly connected to a high voltage AC power supply is disclosed in International Publication No. WO2004 / 023568 (A1) entitled "LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS". It was disclosed by SAKAI et. Al.

그리고, 위와 같은 교류 발광다이오드의 개발에 따라, 복수의 발광셀에 형성된 금속층들이 별도로 제공된 서브마운트에 플립 본딩되고 그 반대방향에 위치하는 투명기판을 통해 빛이 방출되는 플립 본딩형 발광다이오드가 개발된 바 있다. 이러한 종래의 플립 본딩형 발광다이오드는 열전도율이 높은 서브마운트의 채택에 의해 열방출 성능을 개선되어 광 추출 효율이 향상된다는 이점이 있다. In addition, according to the development of the AC light emitting diodes as described above, flip-bonded light emitting diodes in which metal layers formed in a plurality of light emitting cells are flip-bonded to submounts provided separately and light is emitted through transparent substrates positioned in opposite directions have been developed. There is a bar. The conventional flip-bonded light emitting diode has an advantage of improving heat emission performance by adopting a submount having high thermal conductivity, thereby improving light extraction efficiency.

그러나, 종래의 플립 본딩형 발광다이오드는 발광셀들 사이의 분리영역에서 광 흡수 및/또는 광 손실이 커서 빛의 방출효율이 크게 떨어지는 문제점을 안고 있다. 이러한 문제점은 광을 투명기판을 향해 반사시키기 위한 금속 반사층이 제 2 반도체층 영역에 국한되어 형성되는 것에 기인한다. However, the conventional flip-bonded light emitting diodes have a problem in that light emission efficiency is greatly reduced due to large light absorption and / or light loss in the separation region between the light emitting cells. This problem is due to the fact that the metal reflecting layer for reflecting light toward the transparent substrate is formed in the region of the second semiconductor layer.

따라서, 본 발명의 목적은, 금속 반사층이 복수의 발광셀과 그 발광셀들 사이의 분리영역에 걸쳐 형성됨으로써, 광 손실, 특히, 분리영역 부근에서 광손실을 크게 감소시키는 플립 본딩형 발광다이오드 및 그 제조방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a flip-bonded light emitting diode, in which a metal reflective layer is formed over a plurality of light emitting cells and the separation region between the light emitting cells, thereby greatly reducing light loss, in particular, the light loss in the vicinity of the separation region. It is to provide a manufacturing method.

본 발명의 일측면에 따라서, 하측의 서브마운트에 플립 본딩되며, 상측의 투명기판을 통해 빛을 방출하는 플립 본딩형 발광다이오드가 제공된다. 본 발명의 일 측면에 따른 플립 본딩형 발광다이오드는, 상기 투명기판의 일면에 복수개로 분리 형성되며, 제 1 도전성 반도체층과 상기 제 1 도전성 반도체층의 일 영역에 한정 형성된 활성층 및 제 2 도전성 반도체층을 차례대로 구비한 복수의 발광셀들과, 서로 인접하는 발광셀들 사이에서 상기 제 1 도전성 반도체층과 제 2 도전성 반도체층을 전기적으로 연결하는 금속 배선층 및 상기 금속 배선층으로부터 절연된 채 상기 복수의 발광셀 및 그 발광셀들 사이의 분리영역에 걸쳐 형성된 금속 반사층을 갖는 스텝 커버층들을 포함한다.According to one aspect of the invention, there is provided a flip bonded light emitting diode that is flip bonded to a lower submount and emits light through an upper transparent substrate. According to an aspect of the present invention, a plurality of flip-bonded light emitting diodes may be formed on a surface of the transparent substrate and may be separated from each other, and the active layer and the second conductive semiconductor may be limited to one region of the first and second conductive semiconductor layers. A plurality of light emitting cells having layers in turn, a metal wiring layer electrically connecting the first conductive semiconductor layer and the second conductive semiconductor layer between adjacent light emitting cells, and the plurality of light emitting cells insulated from the metal wiring layer. And a step cover layer having a metal reflective layer formed over the light emitting cell and the separation region between the light emitting cells.

바람직하게는, 상기 스텝 커버층들은 상기 금속 배선층을 상기 발광셀들로부터 절연시키도록 상기 발광셀들을 덮도록 형성되는 제 1 절연층과, 상기 금속 배선층과 상기 금속 반사층 사이에 개재되는 제 2 절연층을 더 포함한다.Preferably, the step cover layers include a first insulating layer formed to cover the light emitting cells to insulate the metal wiring layer from the light emitting cells, and a second insulating layer interposed between the metal wiring layer and the metal reflective layer. It includes more.

더욱 바람직하게는, 상기 플립 본딩형 발광다이오드는, 상기 금속 배선층으로부터 상기 제 2 절연층 및 금속 반사층을 차례대로 관통하여 상기 서브마운트에 본딩되는 금속 범프를 더 포함하되, 상기 금속 반사층은 상기 금속 범프와 전기적으로 분리되도록 상기 금속 범프의 단면크기 보다 큰 범프홀을 구비한다.More preferably, the flip bonded light emitting diode further includes a metal bump bonded to the submount by sequentially passing through the second insulating layer and the metal reflective layer from the metal wiring layer, wherein the metal reflective layer is the metal bump. And a bump hole larger than a cross-sectional size of the metal bump so as to be electrically separated from the metal bump.

바람직하게는, 상기 복수의 발광셀들 각각은 상기 분리영역 둘레로 상기 스텝커버층의 경사진 형성을 허용하는 경사면을 구비한다. 그리고, 상기 금속 배선층은 상기 제 2 반도체층의 전 영역에 걸쳐 형성된다.Preferably, each of the plurality of light emitting cells has an inclined surface to allow the formation of the step cover layer inclined around the separation region. The metal wiring layer is formed over the entire area of the second semiconductor layer.

본 발명의 다른 측면에 따라 플립 본딩형 발광다이오드 제조방법이 개시된다. 상기 제조방법은, 투명기판의 일면에 제 1 도전성 반도체층, 활성층, 제 2 도전성 반도체층을 차례대로 형성하는 단계와, 상기 제 1 도전성 반도체층의 일 영역 에 상기 제 2 도전성 반도체층 및 활성층이 한정되도록, 상기 활성층 및 제 2 도전성 반도체층을 식각하는 단계와, 서로 인접하는 상기 발광셀들 사이에서 상기 제 1 도전성 반도체층과 제 2 도전성 반도체층을 전기적으로 연결하는 금속 배선층 및 상기 금속 배선층으로부터 절연된 채 상기 복수의 발광셀 및 그 발광셀들 사이의 분리영역에 걸쳐 형성된 금속 반사층을 갖는 스텝커버층을 형성하는 단계를 포함한다. In accordance with another aspect of the present invention, a method of manufacturing a flip bonded light emitting diode is disclosed. The manufacturing method includes the steps of sequentially forming a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on one surface of the transparent substrate, wherein the second conductive semiconductor layer and the active layer are formed in one region of the first conductive semiconductor layer. Etching the active layer and the second conductive semiconductor layer, and a metal wiring layer and the metal wiring layer electrically connecting the first conductive semiconductor layer and the second conductive semiconductor layer between the light emitting cells adjacent to each other. And forming a step cover layer having the metal reflective layer formed over the plurality of light emitting cells and the isolation region between the light emitting cells while being insulated.

바람직하게는, 상기 스텝 커버층들을 형성하는 단계는, 상기 발광셀들을 덮도록 제 1 절연층을 형성하고, 상기 제 1 및 제 2 도전성 반도체층의 전극들을 노출시키는 식각을 행하는 단계와, 상기 제 1 절연층 상에 형성되는 상기 금속 배선층으로 상기 전극들을 연결하는 단계와, 상기 금속 배선층이 형성된 발광셀들과 상기 발광셀들 사이의 분리영역을 덮도록 제 2 절연층을 형성하는 단계와, 상기 제 2 절연층을 따라 상기 발광셀들과 상기 발광셀들 사이의 분리 영역에 걸쳐지는 상기 금속 반사층을 형성하는 단계를 포함한다. The forming of the step cover layers may include forming a first insulating layer to cover the light emitting cells, performing etching to expose the electrodes of the first and second conductive semiconductor layers, and Connecting the electrodes to the metal interconnection layer formed on the insulation layer, forming a second insulation layer to cover the light emitting cells in which the metal interconnection layer is formed, and a separation region between the light emitting cells; Forming the metal reflective layer along a second insulating layer, the metal reflective layer covering the light emitting cells and the separation region between the light emitting cells.

보다 바람직하게는, 상기 스텝 커버층들의 형성 단계는, 금속 배선층로부터 상기 제 2 절연층 및 금속 반사층을 차례로 관통하는 금속 범프를 형성하는 단계를 더 포함하며, 상기 금속 반사층에는 상기 금속 범프와 전기적으로 분리되도록 상기 금속 범프의 단면크기 보다 큰 범프홀이 형성된다.More preferably, the forming of the step cover layers further includes forming a metal bump sequentially passing through the second insulating layer and the metal reflective layer from the metal wiring layer, wherein the metal reflective layer is electrically connected to the metal bump. Bump holes larger than the cross-sectional size of the metal bumps are formed to be separated.

바람직하게는, 상기 복수의 발광셀을 형성하는 단계에서는, 상기 분리영역 둘레로 상기 스텝커버층의 경사진 형성을 허용하는 경사면이 형성된다. Preferably, in the forming of the plurality of light emitting cells, an inclined surface is formed around the separation area to allow inclined formation of the step cover layer.

이하, 첨부된 도면을 참조로 하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하 설명되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위한 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예에 의해 한정되지 않고 다른 형태로 구체화될 수 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전반에 걸쳐서 동일한 참조번호들은 동일한 구성요소를 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Embodiments to be described below are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

실시예Example

도 1은 본 발명의 실시예에 플립 본딩형 발광다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a flip bonded light emitting diode according to an embodiment of the present invention.

도 1을 참조하면, 투명기판(100)의 일면에는 복수개의 발광셀들(200)이 분리된 채 형성되어 있다. 상기 투명기판(100)은 예컨대, 사파이어 기판일 수 있다. 한편, 상기 발광셀들(200) 각각은 제 1 도전성 반도체층(220), 상기 제 1 도전성 반도체층(220)의 일 영역 상에 한정 형성된 활성층(240) 및 제 2 도전성 반도체층(260)을 차례대로 구비한다. 여기에서, 제 1 도전성 반도체층(220) 및 제 2 도전성 반도체층(260)은 각각 N형 및 P형 또는 P형 및 N형 반도체층일 수 있으나, 본 실시예에서는, 제 1 도전성 반도체층(220)이 N형으로 형성되고, 제 2 도전성 반도체층(260)이 P형으로 형성된다. 덧붙여, 상기 투명기판(100)과 발광셀(200)들 사이에는 발광셀(200) 하층과 기판(100) 사이의 격자 부정합을 완화시키기 위한 버퍼층(120)이 개재된다. 상기 버퍼층(120)은, 미세 두께를 갖는 부분으로서, 이하 설명에서는 상기 투명기판(100)의 일부분인 것으로 간주된다.Referring to FIG. 1, a plurality of light emitting cells 200 are separated from one surface of the transparent substrate 100. The transparent substrate 100 may be, for example, a sapphire substrate. Each of the light emitting cells 200 may include a first conductive semiconductor layer 220, an active layer 240 and a second conductive semiconductor layer 260 formed on one region of the first conductive semiconductor layer 220. It is provided in order. Here, the first conductive semiconductor layer 220 and the second conductive semiconductor layer 260 may be N-type and P-type or P-type and N-type semiconductor layer, respectively, in the present embodiment, the first conductive semiconductor layer 220 ) Is formed in the N type, and the second conductive semiconductor layer 260 is formed in the P type. In addition, a buffer layer 120 is disposed between the transparent substrate 100 and the light emitting cells 200 to mitigate lattice mismatch between the lower layer of the light emitting cell 200 and the substrate 100. The buffer layer 120 is a part having a fine thickness, which is considered to be a part of the transparent substrate 100 in the following description.

본 실시예에서, 상기 제 1 도전성 반도체층(220)은 N형 AlxInyGa1-x-yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 또한, 제 2 도전성 반도체층(260)은 P형 AlxInyGa1-x-yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. 그리고, 상기 제 1 도전성 반도체층(220)은 실리콘(Si)을 도우핑하여 형성할 수 있으며, 제 2 도전성 반도체층(260)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다. 또한, 활성층(240)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 상기 활성층(240)을 이루는 물질의 종류에 따라 발광셀에서 추출되는 발광 파장이 결정된다. 상기 활성층(240)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 상기 장벽층과 우물층은 일반식 AlxInyGa1-x-yN(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.In the present embodiment, the first conductive semiconductor layer 220 may be formed of N-type Al x In y Ga 1-xy N (0 ≦ x, y, x + y ≦ 1), and the N-type cladding layer may be formed. It may include. In addition, the second conductive semiconductor layer 260 may be formed of P-type Al x In y Ga 1-xy N (0 ≦ x, y, x + y ≦ 1), and may include a P-type cladding layer. . The first conductive semiconductor layer 220 may be formed by doping silicon (Si), and the second conductive semiconductor layer 260 may be formed by doping zinc (Zn) or magnesium (Mg). have. In addition, the active layer 240 is an area where electrons and holes are recombined, and includes InGaN. The emission wavelength extracted from the light emitting cell is determined according to the type of material constituting the active layer 240. The active layer 240 may be a multilayer film in which a quantum well layer and a barrier layer are repeatedly formed. The barrier layer and the well layer may be binary to quadruple compound semiconductor layers represented by general Al x In y Ga 1-xy N (0 ≦ x, y, x + y ≦ 1).

한편, 상기 제 1 도전성 반도체층(220) 및 제 2 도전성 반도체층(260)에는 교류 전원 인가를 위한 제 1 전극(242)과 제 2 전극(290)이 각각 형성된다. 상기 제 1 전극(242)은 금속패드로 되며, 빛의 주요 통로가 되는 제 2 도전성 반도체층(260) 영역의 제 2 전극(290)은 ITO와 같은 투명전극층으로 형성된다. 그리고, 서로 인접하는 발광셀(200)들의 제 1 전극(242)과 제 2 전극(290)은 이하 설명되는 스탭커버층들(400)들 중 하나인 금속 배선층(420)에 의해 전기적으로 연결된다. 그리고, 상기 금속 배선층(420)에는 복수의 발광셀들(200)에 각각에 대응되게 복수의 범프(53)가 제공되며, 이 복수의 범프(53)는 금속 배선층(420)으로부터 그 하측의 다른 스탭커버층들을 관통하여 서브마운트(50)의 본딩패드들(51)에 본딩되어 있다.On the other hand, the first conductive semiconductor layer 220 and the second conductive semiconductor layer 260 is formed with a first electrode 242 and a second electrode 290 for applying AC power, respectively. The first electrode 242 is a metal pad, and the second electrode 290 in the region of the second conductive semiconductor layer 260, which is a main passage of light, is formed of a transparent electrode layer such as ITO. The first electrode 242 and the second electrode 290 of the light emitting cells 200 adjacent to each other are electrically connected to each other by a metal wiring layer 420 which is one of the step cover layers 400 described below. . The metal wiring layer 420 is provided with a plurality of bumps 53 corresponding to each of the plurality of light emitting cells 200, and the plurality of bumps 53 are different from the metal wiring layer 420. It is bonded to the bonding pads 51 of the submount 50 through the step cover layers.

상기 스탭커버층들(400)은, 전술한 금속 배선층(420) 외에, 예를 들면, SiO2와 같은 투명 절연성 소재의 제 1 및 제 2 절연층(410, 430)과 금속 반사층(450)을 포함한다. 그리고, 이 스탭 커버층들(400)은 그 측면, 보다 바람직하게는, 발광셀(200)들 사이의 분리영역 둘레의 측면 부근에서 경사지게 형성되는데, 이러한 경사진 구조는 분리영역의 둘레를 이루는 상기 발광셀들(200)의 측면이 경사면으로 형성됨으로써 가능하며, 상기 발광셀들(200) 각각의 경사면에 의해, 발광셀들(200) 사이의 분리영역(S)을 덮는 스탭커버층들(400), 특히, 금속 반사층(450)의 형성 공정이 쉽게 이루어질 수 있다.The step cover layers 400 may include, for example, the first and second insulating layers 410 and 430 and the metal reflective layer 450 of a transparent insulating material, such as SiO 2 , in addition to the metal wiring layer 420 described above. Include. In addition, the step cover layers 400 are formed to be inclined around the side, more preferably, around the side of the separation area between the light emitting cells 200, and the inclined structure forms the periphery of the separation area. The side surfaces of the light emitting cells 200 may be formed by the inclined surfaces, and the step cover layers 400 may cover the separation regions S between the light emitting cells 200 by the inclined surfaces of the light emitting cells 200. In particular, the process of forming the metal reflective layer 450 may be easily performed.

상기 제 1 절연층(410)은 서로 분리되어 있는 복수의 발광셀들(200)들을 덮도록 형성되어 있으며, 이에 의해, 발광셀들(200) 사이의 분리영역(S)도 제 1 절연층(410)에 의해 덮여 있다. 그리고, 상기 제 1 절연층(410)은 전술한 제 1 전극(242) 및 제 2 전극(290)에 대응되는 부분이 개구되어 있다.The first insulating layer 410 is formed to cover the plurality of light emitting cells 200 separated from each other, whereby the separation region S between the light emitting cells 200 is also formed by the first insulating layer ( 410). In addition, a portion corresponding to the first electrode 242 and the second electrode 290 is opened in the first insulating layer 410.

상기 금속 배선층(420)은 상기 제 1 절연층(410)을 따라 부분적으로 형성되어 있으며, 그 일부가 제 1 절연층(410)의 개구들을 통해 제 1 전극(242) 및 제 2 전극(290)과 연결된다. 그리고, 상기 금속 배선층(420)은 동일 발광셀의 제 1 및 제 2 전극이 전기적으로 연결되는 것을 막도록 그 일부가 제거되어 있다. 또한, 상기 금속 배선층(420)은 상기 제 2 도전성 반도체층(260) 및 그 위의 전극(즉, 투명전극층; 290) 전체에 걸쳐 형성되어 있는데, 이는 그 다음 형성되는 제 2 반도체 층(260) 영역의 스텝커버층들이 단차지게 형성되는 것을 막아준다. 도시되어 있지는 않지만, 상기 금속 배선층(420)의 반사 특성을 고려하여, 상기 제 2 반도체층(260)의 영역에는 상기 금속 배선층(420)과 함께 별도의 반사층을 형성할 수도 있다.The metal wiring layer 420 is partially formed along the first insulating layer 410, and a part of the metal wiring layer 420 is formed through the openings of the first insulating layer 410 and the first electrode 242 and the second electrode 290. Connected with The metal wiring layer 420 is partially removed to prevent the first and second electrodes of the same light emitting cell from being electrically connected to each other. In addition, the metal wiring layer 420 is formed over the second conductive semiconductor layer 260 and the electrode thereon (ie, the transparent electrode layer; 290), which is then formed second semiconductor layer 260. The step cover layers of the region are prevented from being formed stepped. Although not shown, a separate reflective layer may be formed in the region of the second semiconductor layer 260 together with the metal wiring layer 420 in consideration of the reflective characteristic of the metal wiring layer 420.

상기 제 2 절연층(430)은 그 위쪽의 금속 배선층(420)과 그 아래쪽의 금속 반사층(450) 사이를 절연하도록 제공된다. 상기 제 2 절연층(430)은 금속 배선층(420)과 그 금속 배선층(420)의 제거된 부분을 통해 노출된 제 1 절연층(410)을 덮도록 형성되며, 이에 의해, 상기 발광셀들(200) 사이의 분리영역(S) 또한 덮을 수 있다. 그리고, 상기 제 2 절연층(430)은 전술한 복수의 범프(53)에 대응되게 그 일부가 개구되어 있으며, 상기 복수의 범프(53)는 그 개구된 부분을 통해 하측으로 연장되어 있다.The second insulating layer 430 is provided to insulate between the metal wiring layer 420 above and the metal reflective layer 450 below. The second insulating layer 430 is formed to cover the metal wiring layer 420 and the first insulating layer 410 exposed through the removed portion of the metal wiring layer 420, whereby the light emitting cells ( The separation region S between the 200 may also be covered. A portion of the second insulating layer 430 is opened to correspond to the plurality of bumps 53 described above, and the plurality of bumps 53 extend downward through the opened portion.

상기 금속 반사층(450)은 상기 제 2 절연층(430)을 따라 그 제 2 절연층(430)의 하부에 형성되며, 상기 제 2 절연층(430)에 의해 금속 배선층(420)으로부터 전기 절연되어 있다. 상기 금속 반사층(450)은 상기 제 2 절연층(430)과 함께 복수의 발광셀(200)들 및 그 발광셀들 사이의 분리영역(S)을 거의 전체적으로 덮을 수 있다. 또한, 상기 금속 반사층(450)은 범프(53)들의 연장을 허용하는 복수의 범프홀(452)을 구비한다. 이때, 상기 복수의 범프홀(452)들 각각은 범프(53)보다 큰 단면 크기를 가져 범프(53)와 금속 반사층(450)이 접촉됨 없이 분리되어 있도록 해준다. 이와 같이, 금속 반사층(450)은, 스텝커버층들(400) 중 하나의 층으로 형성된 채, 복수의 발광셀(200) 및 그들 사이의 분리영역(S)에 거의 전체적으로 걸쳐 형성되므로, 발광셀(200)에서 발생된 빛을 거의 손실 없이 상기 투명기판(100)을 향해 반사시킬 수 있다. 그리고, 상기 범프(53)들도 반사성의 금속소재로 이루어져서 상기 금속 반사층(450)과 함께 광 손실을 줄이는데 기여하는 것이 바람직하다.The metal reflective layer 450 is formed under the second insulating layer 430 along the second insulating layer 430, and is electrically insulated from the metal wiring layer 420 by the second insulating layer 430. have. The metal reflective layer 450 may cover the plurality of light emitting cells 200 and the separation region S between the light emitting cells together with the second insulating layer 430. In addition, the metal reflective layer 450 includes a plurality of bump holes 452 to allow the bumps 53 to extend. In this case, each of the bump holes 452 has a larger cross-sectional size than the bump 53 so that the bump 53 and the metal reflective layer 450 are separated without contact. As such, the metal reflective layer 450 is formed as one of the step cover layers 400 and is formed almost entirely over the plurality of light emitting cells 200 and the separation region S therebetween, Light generated at 200 may be reflected toward the transparent substrate 100 with little loss. In addition, the bumps 53 may also be made of a reflective metal material to contribute to reducing light loss together with the metal reflective layer 450.

이하, 도 2 내지 도 8를 참조하여 본 발명의 실시예에 따른 플립 본딩형 발광다이오드의 제조방법을 설명한다.Hereinafter, a method of manufacturing a flip bonded light emitting diode according to an exemplary embodiment of the present invention will be described with reference to FIGS. 2 to 8.

도 2를 참조하면, 버퍼층(120)이 형성된 투명 기판(100) 상에 N형 제 1 도전성 반도체층(220), 활성층(240), 그리고, P형의 제 2 도전성 반도체층(260)을 차례로 형성한다. 그리고, 상기 버퍼층(120) 및 반도체층들(220, 240, 260)은 금속유기 화학기상증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다. 또한, 상기 반도체층들(220, 240, 260)은 동일한 공정챔버에서 연속적으로 형성될 수 있다. 또한, 상기 제 2 도전성 반도체층(260) 위에는 예컨대, ITO층으로 이루어진 제 2 전극(290)이 형성된다. 상기 제 2 전극(290)의 형성 전에 제 2 전극(290)과 제 2 도전성 반도체층(260) 사이의 오믹콘택 형성을 위해 대략 5~50Å의 델타토핑층으로 된 터널구조를 형성하는 공정이 수행될 수도 있다. 또한, 상기 제 2 전극(290)의 형성은 이하 설명되는 메사 형성 공정 후에 이루어질 수도 있다.Referring to FIG. 2, the N-type first conductive semiconductor layer 220, the active layer 240, and the P-type second conductive semiconductor layer 260 are sequentially formed on the transparent substrate 100 on which the buffer layer 120 is formed. Form. The buffer layer 120 and the semiconductor layers 220, 240, and 260 may be formed using metal organic chemical vapor deposition (MOCVD), molecular beam growth (MBE), or hydride gas phase growth (HVPE). . In addition, the semiconductor layers 220, 240, and 260 may be continuously formed in the same process chamber. In addition, a second electrode 290 made of, for example, an ITO layer is formed on the second conductive semiconductor layer 260. Before the formation of the second electrode 290, a process of forming a tunnel structure having a delta topping layer of approximately 5 to 50 μs is performed to form an ohmic contact between the second electrode 290 and the second conductive semiconductor layer 260. May be In addition, the second electrode 290 may be formed after the mesa forming process described below.

도 3을 참조하면, 메사 형성 공정에 의해 복수의 발광셀(200)이 기판(100) 위에 형성된다. 이 공정은 노광을 이용하는 식각 방식에 의해 이루어지는 것으로, 제 1 도전성 반도체층(220), 활성층(240), 제 2 도전성 반도체층(260) 및 제 2 전극(290)을 포함하는 복수의 발광셀(200)을 기판(100) 위에서 서로 이격되게 형성시 키킨다. 또한, 제 2 도전성 반도체층(260) 및 활성층(240) 일부가 식각되므로, 제 1 도전성 반도체층(220)의 윗면 일부가 노출된다. 그리고, 상기 노출된 영역을 제외한 상기 제 1 도전성 반도체층의 일 영역에는 활성층(240)과 상기 제 2 도전성 반도체층(260)이 한정 형성된다. 그리고, 상기 제 1 도전성 반도체층(220)의 노출 영역에는 제 1 전극(242)이 금속 패드의 구조로 형성된다. 도 3에 도시된 식각공정에서, 발광셀(200)들의 측면은 경사면으로 형성되며, 상기 경사면은 그 다음 단계들에서 이루어지는 스텝커버층(400)들이 발광셀들(200) 사이의 분리영역과 발광셀(200)들 각각의 측면까지 용이하게 덮을 수 있도록 해준다. 이하에서는 스탭커버층들(400), 즉, 제 1 절연층(410), 금속 배선층(420), 제 2 절연층(430) 및 금속 반사층(450)을 연속시켜 형성하는 각 단계들이 도 4 내지 도 8을 참조로 하여 보다 구체적으로 설명된다. Referring to FIG. 3, a plurality of light emitting cells 200 are formed on the substrate 100 by a mesa forming process. This process is performed by an etching method using exposure, and includes a plurality of light emitting cells including the first conductive semiconductor layer 220, the active layer 240, the second conductive semiconductor layer 260, and the second electrode 290. 200 is formed on the substrate 100 to be spaced apart from each other. In addition, since a portion of the second conductive semiconductor layer 260 and the active layer 240 is etched, a portion of the upper surface of the first conductive semiconductor layer 220 is exposed. In addition, the active layer 240 and the second conductive semiconductor layer 260 are limitedly formed in one region of the first conductive semiconductor layer except for the exposed region. In addition, a first electrode 242 is formed in a structure of a metal pad in an exposed region of the first conductive semiconductor layer 220. In the etching process illustrated in FIG. 3, the side surfaces of the light emitting cells 200 are formed as inclined surfaces, and the inclined surfaces are formed by the step cover layers 400 formed in the following steps. It can be easily covered to the side of each of the cells (200). Hereinafter, the steps of forming the step cover layers 400, that is, the first insulating layer 410, the metal wiring layer 420, the second insulating layer 430, and the metal reflective layer 450 in succession will be described with reference to FIGS. 4 to 4. More specifically with reference to FIG. 8.

도 4를 참조하면, 발광셀(200)들을 갖는 투명 기판(100)에 투명성의 제 1 절연층(410)이 증착 방식으로 형성된다. 상기 제 1 절연층(410)은 발광셀들(200)의 측벽 및 상부면 일부를 덮고 그 발광셀들(200) 사이의 분리영역(S)을 전체적으로 덮는다. 도 4에서, 상기 제 1 절연층(410)에는 제 1 전극(242) 및 제 2 전극(290)을 노출시키는 개구가 형성된다. 이 개구는 상기 제 1 절연층(410)의 증착 형성 후 제 1 전극(242)과 제 2 전극(290)을 노출시키도록 제 1 절연층(410) 부분을 패터닝 식각하여 얻어질 수 있다. 이때, 상기 제 1 절연층(410)은 화학기상증착(CVD) 방식을 이용하여 예컨대 실리콘 산화막으로 형성되는 것이 바람직하다. 그리고, 상기 제 1 절연층(410)은 각 발광셀(200)들의 측부 경사면들에 의해 보다 용이하게 분리 영역(S) 및 발광셀(200) 측면을 덮도록 형성될 수 있다.Referring to FIG. 4, a transparent first insulating layer 410 is formed on the transparent substrate 100 having the light emitting cells 200 by a deposition method. The first insulating layer 410 covers a portion of the sidewalls and the upper surface of the light emitting cells 200 and entirely covers the separation region S between the light emitting cells 200. In FIG. 4, an opening exposing the first electrode 242 and the second electrode 290 is formed in the first insulating layer 410. This opening may be obtained by patterning etching the portion of the first insulating layer 410 to expose the first electrode 242 and the second electrode 290 after the deposition formation of the first insulating layer 410. In this case, the first insulating layer 410 is preferably formed of, for example, a silicon oxide film using chemical vapor deposition (CVD). In addition, the first insulating layer 410 may be formed to cover the separation region S and the side surface of the light emitting cell 200 more easily by side inclined surfaces of the respective light emitting cells 200.

도 5 및 도6을 참조하면, 상기 제 1 전극(242)과 제 2 전극(290)을 연결하는 금속 배선층(420)이 형성된다. 상기 금속 배선층(420)은 증착 방식 또는 도금 방식에 의해 전술한 제 1 절연층(410)을 따라 전체적으로 형성된다. 그리고, 상기 금속 배선층(420)은 그 일부가 제 1 절연층(410)에 형성된 개구들에 채워져서 발광셀(200)들의 제 1 전극(242)과 제 2 전극(290)을 전기적으로 연결한다. 발광셀들(200)들에 교류 전원의 인가하기 위해서는, 서로 인접하는 발광셀의 두 전극만이 전기적으로 연결되어야 하므로, 도 5에 도시된 금속 배선층(420) 일부가 도 6에 도시된 것과 같이 제거된다. 이에 의해, 동일 발광셀의 전극들 사이의 전기적 연결은 끊어진다.5 and 6, a metal wiring layer 420 connecting the first electrode 242 and the second electrode 290 is formed. The metal wiring layer 420 is entirely formed along the above-described first insulating layer 410 by a deposition method or a plating method. A portion of the metal wiring layer 420 is filled in openings formed in the first insulating layer 410 to electrically connect the first electrode 242 and the second electrode 290 of the light emitting cells 200. . In order to apply AC power to the light emitting cells 200, only two electrodes of light emitting cells adjacent to each other should be electrically connected, so that a part of the metal wiring layer 420 shown in FIG. 5 is shown in FIG. 6. Removed. As a result, the electrical connection between the electrodes of the same light emitting cell is broken.

상기 금속 배선층(420)이 형성되면, 제 2 절연층(430)과 금속 반사층(450)이 형성된다.When the metal wiring layer 420 is formed, the second insulating layer 430 and the metal reflective layer 450 are formed.

도 7에 도시된 바와 같이, 상기 제 2 절연층(430)은 범프들(53)이 관통되는 개구를 포함하도록 형성되며, 그 개구를 제외한 나머지 영역에서는 금속 배선층(420) 및 제 1 절연층(410)을 따라 형성되어 있다. 따라서, 상기 제 2 절연층(430)은 발광셀들(200)의 영역과 그 발광셀들 사이의 분리영역(S)에 걸쳐져 형성된다. 상기 금속 반사층(450)은 실질적으로 제 2 절연층(430)을 따라 전체적으로 형성된다. 따라서, 상기 금속 반사층(450)은 상기 제 2 절연층(430)에 의해 덮여지는 영역들, 즉 발광셀들(200)의 영역과 그 발광셀들(200)들 사이의 분리영역(S)을 전체적으로 덮고 있다. 이때, 상기 금속 반사층(450)에는 복수의 범프(53)가 통과 되는 범프홀(452)이 형성되며, 상기 범프홀(252)을 통해 복수의 범프(53)가 각각 연장된다. 이때, 상기 범프홀(452)의 크기는 범프(53)의 단면 크기보다 크게 정하며, 이에 의해, 범프(53)과 금속 반사층(450)의 전기적인 접촉은 배제될 수 있다.As shown in FIG. 7, the second insulating layer 430 is formed to include an opening through which the bumps 53 penetrate, and the metal wiring layer 420 and the first insulating layer (except the opening). 410 is formed. Therefore, the second insulating layer 430 is formed over the region of the light emitting cells 200 and the separation region S between the light emitting cells. The metal reflective layer 450 is formed substantially along the second insulating layer 430. Accordingly, the metal reflective layer 450 may cover the areas covered by the second insulating layer 430, that is, the separation area S between the light emitting cells 200 and the light emitting cells 200. Covering the whole. In this case, a bump hole 452 through which a plurality of bumps 53 pass is formed in the metal reflective layer 450, and a plurality of bumps 53 extend through the bump holes 252, respectively. At this time, the size of the bump hole 452 is larger than the cross-sectional size of the bump 53, whereby the electrical contact between the bump 53 and the metal reflective layer 450 may be excluded.

도 8을 참조하면, 서브마운트(50)에 대한 발광다이오드의 플립 본딩 단계가 도시되어 있다. 도 8에 도시된 바와 같이, 전술한 범프들(53)이 서브마운트(50)를 향하도록 배향되며, 그 범프들(53)이 서브마운트(50) 상에 형성된 본딩패드(51)들에 본딩된다. 이러한 플립 본딩에 의해, 도 1에 도시된 것과 같이, 서브마운트(50)에 플립 본딩된 발광다이오드(1)이 제조될 수 있다.Referring to FIG. 8, a flip bonding step of a light emitting diode to a submount 50 is shown. As shown in FIG. 8, the bumps 53 described above are oriented to face the submount 50, and the bumps 53 are bonded to the bonding pads 51 formed on the submount 50. do. By such flip bonding, as shown in FIG. 1, the light emitting diode 1 flip-bonded to the submount 50 can be manufactured.

본 실시예에 따라 제조된 발광다이오드(1)는 스텝커버층(400)들, 특히, 금속 반사층(450)이 복수의 발광셀들(200)들과 그 발광셀들(200) 사이의 분리영역(S)을 전체적으로 덮고 있으며, 이에 의해, 발광셀들(200)에서 발생된 빛은 소실됨 없이 상기 금속 반사층(450)에 의해 반사되어 투명기판(100)을 통해 외부로 방출될 수 있는 것이다.In the light emitting diode 1 manufactured according to the present exemplary embodiment, the step cover layers 400, in particular, the metal reflective layer 450, are divided regions between the plurality of light emitting cells 200 and the light emitting cells 200. (S) is entirely covered, whereby the light generated in the light emitting cells 200 is reflected by the metal reflective layer 450 without being lost and can be emitted to the outside through the transparent substrate 100.

본 발명의 실시예에 따른 플립 본딩형 발광다이오드는, 발광셀들 사이의 분리영역 부근에서도 빛을 손실/흡수 없이 반사시킬 수 있으며, 이에 따라, 보다 향상된 광방출 성능을 갖게 되는 효과를 갖는다.The flip-bonded light emitting diode according to the embodiment of the present invention can reflect light without loss / absorption even in the vicinity of the separation region between the light emitting cells, and thus has an effect of having improved light emission performance.

Claims (10)

하측의 서브마운트에 플립 본딩되며, 상측의 투명기판을 통해 빛을 방출하는 플립 본딩형 발광다이오드에 있어서,In a flip-bonded light emitting diode that is flip-bonded to a lower submount and emits light through an upper transparent substrate, 상기 투명기판의 일면에 복수개로 분리 형성되며, 제 1 도전성 반도체층과 상기 제 1 도전성 반도체층의 일 영역에 한정 형성된 활성층 및 제 2 도전성 반도체층을 차례대로 구비한 복수의 발광셀들과;A plurality of light emitting cells which are separately formed on one surface of the transparent substrate, each having an active layer and a second conductive semiconductor layer, each of which is limited to a first conductive semiconductor layer and a region of the first conductive semiconductor layer; 서로 인접하는 상기 발광셀들 사이에서 상기 제 1 도전성 반도체층과 제 2 도전성 반도체층을 전기적으로 연결하는 금속 배선층 및 상기 금속 배선층으로부터 절연된 채 상기 복수의 발광셀 및 그 발광셀들 사이의 분리영역에 걸쳐 형성된 금속 반사층을 갖는 스텝 커버층들을;A metal wiring layer electrically connecting the first conductive semiconductor layer and the second conductive semiconductor layer between the light emitting cells adjacent to each other, and the plurality of light emitting cells and the isolation region between the light emitting cells while being insulated from the metal wiring layer. Step cover layers having a metal reflective layer formed thereon; 포함하는 것을 특징으로 하는 플립 본딩형 발광다이오드.Flip bonding type light emitting diode comprising a. 청구항 1에 있어서, 상기 스텝 커버층들은,The method according to claim 1, wherein the step cover layers, 상기 금속 배선층을 상기 발광셀들로부터 절연시키도록 상기 발광셀들을 덮도록 형성된 투명성의 제 1 절연층과,A transparent first insulating layer formed to cover the light emitting cells to insulate the metal wiring layer from the light emitting cells; 상기 금속 배선층과 상기 금속 반사층 사이에 개재되는 투명성의 제 2 절연층을,A second transparent insulating layer interposed between the metal wiring layer and the metal reflective layer; 더 포함하는 것을 특징으로 하는 플립 본딩형 발광다이오드.Flip bonding type light emitting diode, characterized in that it further comprises. 청구항 2에 있어서, 상기 금속 배선층로부터 상기 제 2 절연층 및 금속 반사층을 차례대로 관통하여 상기 서브마운트에 본딩되는 금속 범프를 더 포함하되, 상기 금속 반사층은 상기 금속 범프와 전기적으로 분리되도록 상기 금속 범프의 단면크기 보다 큰 범프홀을 구비한 것을 특징으로 하는 플립 본딩형 발광다이오드. The metal bump of claim 2, further comprising a metal bump bonded to the submount through the second insulating layer and the metal reflective layer in order from the metal wiring layer, wherein the metal reflective layer is electrically separated from the metal bump. And a bump hole larger than the cross-sectional size of the flip-bonded light emitting diode. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 복수의 발광셀들 각각은 상기 분리영역 둘레로 상기 스텝커버층의 경사진 형성을 허용하는 경사면을 구비하는 것을 특징으로 하는 플립 본딩형 발광다이오드.The flip-bonded light emitting diode according to any one of claims 1 to 3, wherein each of the plurality of light emitting cells has an inclined surface to allow the step cover layer to be inclined around the separation area. 청구항 2에 있어서, 상기 금속 배선층은 상기 제 2 도전성 반도체층의 전 영역에 걸쳐 형성된 것을 특징으로 하는 플립 본딩형 발광다이오드.The flip-bonded light emitting diode of claim 2, wherein the metal wiring layer is formed over the entire area of the second conductive semiconductor layer. 투명기판의 일면에 제 1 도전성 반도체층, 활성층, 제 2 도전성 반도체층을 차례대로 형성하는 단계와;Sequentially forming a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on one surface of the transparent substrate; 상기 제 1 도전성 반도체층의 일 영역에 상기 제 2 도전성 반도체층 및 활성층이 한정되도록, 상기 활성층 및 제 2 도전성 반도체층을 식각하는 단계와;Etching the active layer and the second conductive semiconductor layer so that the second conductive semiconductor layer and the active layer are defined in one region of the first conductive semiconductor layer; 서로 인접하는 상기 발광셀들 사이에서 상기 제 1 도전성 반도체층과 제 2 도전성 반도체층을 전기적으로 연결하는 금속 배선층 및 상기 금속 배선층으로부터 절연된 채 상기 복수의 발광셀 및 그 발광셀들 사이의 분리영역에 걸쳐 형성된 금속 반사층을 갖는 스텝커버층을 형성하는 단계를;A metal wiring layer electrically connecting the first conductive semiconductor layer and the second conductive semiconductor layer between the light emitting cells adjacent to each other, and the plurality of light emitting cells and the isolation region between the light emitting cells while being insulated from the metal wiring layer. Forming a step cover layer having a metal reflective layer formed thereon; 포함하는 것을 특징으로 하는 플립 본딩형 발광다이오드의 제조방법.Method for manufacturing a flip-bonded light emitting diode comprising a. 청구항 6에 있어서, 상기 스텝 커버층들을 형성하는 단계는,The method of claim 6, wherein the forming of the step cover layers, 상기 발광셀들을 덮도록 투명성의 제 1 절연층을 형성하고, 상기 제 1 및 제 2 도전성 반도체층의 전극들을 노출시키는 식각을 행하는 단계와,Forming a transparent first insulating layer to cover the light emitting cells, and performing etching to expose the electrodes of the first and second conductive semiconductor layers; 상기 제 1 절연층 상에 형성되는 상기 금속 배선층으로 상기 전극들을 연결하는 단계와,Connecting the electrodes to the metal wiring layer formed on the first insulating layer; 상기 금속 배선층이 형성된 발광셀들과 상기 발광셀들 사이의 분리영역을 덮도록 투명성의 제 2 절연층을 형성하는 단계와,Forming a transparent second insulating layer to cover the light emitting cells in which the metal wiring layer is formed and the separation region between the light emitting cells; 상기 제 2 절연층을 따라 상기 발광셀들과 상기 발광셀들 사이의 분리 영역에 걸쳐 상기 금속 반사층을 형성하는 단계를,Forming the metal reflective layer over the separation region between the light emitting cells and the light emitting cells along the second insulating layer; 포함하는 것을 특징으로 하는 플립 본딩형 발광다이오드의 제조방법.Method for manufacturing a flip-bonded light emitting diode comprising a. 청구항 7에 있어서, 상기 스텝 커버층들을 형성하는 단계는, 금속 배선층으로부터 상기 제 2 절연층 및 금속 반사층을 차례로 관통하는 금속 범프를 형성하는 단계를 더 포함하며, 상기 금속 반사층에는 상기 금속 범프와 전기적으로 분리되도록 상기 금속 범프의 단면크기 보다 큰 범프홀이 형성되는 것을 특징으로 하는 플립 본딩형 교류 발광다이오드의 제조방법. The method of claim 7, wherein the forming of the step cover layers further comprises forming a metal bump that sequentially passes from the metal wiring layer to the second insulating layer and the metal reflective layer, wherein the metal reflective layer is electrically connected to the metal bump. And a bump hole larger than the cross-sectional size of the metal bump is formed so as to be separated. 청구항 6 내지 청구항 8 중 어느 한 항에 있어서, 상기 복수의 발광셀을 형 성하는 단계에서는, 상기 분리영역 둘레로 상기 스텝커버층의 경사진 형성을 허용하는 경사면이 형성되는 것을 특징으로 하는 플립 본딩형 발광다이오드의 제조방법.The flip bonding according to any one of claims 6 to 8, wherein in the forming of the plurality of light emitting cells, an inclined surface is formed around the separation area to allow inclined formation of the step cover layer. Method of manufacturing a light emitting diode. 청구항 7에 있어서, 상기 금속 배선층이 상기 제 2 반도체층의 전 영역에 걸쳐 형성되는 것을 특징으로 하는 플립 본딩형 발광다이오드의 제조방법.The method of manufacturing a flip bonded light emitting diode according to claim 7, wherein the metal wiring layer is formed over the entire area of the second semiconductor layer.
KR1020060060816A 2006-06-30 2006-06-30 Light emitting diode with a metal reflection layer expanded and method for manufacturing the same KR101115535B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060060816A KR101115535B1 (en) 2006-06-30 2006-06-30 Light emitting diode with a metal reflection layer expanded and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060816A KR101115535B1 (en) 2006-06-30 2006-06-30 Light emitting diode with a metal reflection layer expanded and method for manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110030678A Division KR101106139B1 (en) 2011-04-04 2011-04-04 Light emitting diode with a metal reflection layer expanded and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20080002161A true KR20080002161A (en) 2008-01-04
KR101115535B1 KR101115535B1 (en) 2012-03-08

Family

ID=39213994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060816A KR101115535B1 (en) 2006-06-30 2006-06-30 Light emitting diode with a metal reflection layer expanded and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101115535B1 (en)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010114250A2 (en) * 2009-03-31 2010-10-07 Seoul Semiconductor Co., Ltd. Light emitting device having plurality of light emitting cells and method of fabricating the same
CN102693998A (en) * 2011-03-23 2012-09-26 丰田合成株式会社 Semiconductor light emitting element
KR101337612B1 (en) * 2012-03-08 2013-12-06 서울바이오시스 주식회사 Light emitting diode with improved light extraction efficiency
KR20140020190A (en) 2012-08-07 2014-02-18 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
KR20140029174A (en) 2012-08-28 2014-03-10 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
KR20140032875A (en) 2012-09-07 2014-03-17 서울바이오시스 주식회사 Light emitting diode array on wafer level
KR20140111512A (en) * 2013-03-11 2014-09-19 삼성전자주식회사 Semiconductor light-emitting device
US9035341B2 (en) 2012-03-27 2015-05-19 Samsung Electronics Co., Ltd. Semiconductor light emitting device with wiring unit arrangement
US9300111B2 (en) 2013-02-01 2016-03-29 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US9318529B2 (en) 2012-09-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US9412922B2 (en) 2012-09-07 2016-08-09 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR20160100897A (en) * 2010-09-13 2016-08-24 에피스타 코포레이션 Light-emitting structure
KR20160124718A (en) 2016-10-14 2016-10-28 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
DE202013012471U1 (en) 2012-08-07 2017-02-17 Seoul Viosys Co., Ltd. Light-emitting diode array on wafer level
EP3185293A1 (en) * 2015-12-25 2017-06-28 Nichia Corporation Light emitting element
JP2017120874A (en) * 2015-12-25 2017-07-06 日亜化学工業株式会社 Light emitting element
WO2018101616A1 (en) * 2016-11-30 2018-06-07 서울바이오시스주식회사 Light emitting diode having plurality of light emitting cells
KR20180062347A (en) * 2016-11-30 2018-06-08 서울바이오시스 주식회사 Light emitting diode having plurality of light emitting cells
US10388690B2 (en) 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US10490598B2 (en) 2010-09-13 2019-11-26 Epistar Corporation Light-emitting structure having a plurality of light-emitting structure units
US10804316B2 (en) 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
WO2022005019A1 (en) * 2020-07-01 2022-01-06 주식회사 에스엘바이오닉스 Semiconductor light-emitting device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102075981B1 (en) * 2014-02-21 2020-02-11 삼성전자주식회사 Method for manufacturing light emitting diode package

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010114250A3 (en) * 2009-03-31 2010-11-25 Seoul Semiconductor Co., Ltd. Light emitting device having plurality of light emitting cells and method of fabricating the same
WO2010114250A2 (en) * 2009-03-31 2010-10-07 Seoul Semiconductor Co., Ltd. Light emitting device having plurality of light emitting cells and method of fabricating the same
US8937327B2 (en) 2009-03-31 2015-01-20 Seoul Semiconductor Co., Ltd. Light emitting device having plurality of light emitting cells and method of fabricating the same
KR20160100897A (en) * 2010-09-13 2016-08-24 에피스타 코포레이션 Light-emitting structure
US10490598B2 (en) 2010-09-13 2019-11-26 Epistar Corporation Light-emitting structure having a plurality of light-emitting structure units
US10950652B2 (en) 2010-09-13 2021-03-16 Epistar Corporation Light-emitting structure having a plurality of light-emitting structure units
US11594573B2 (en) 2010-09-13 2023-02-28 Epistar Corporation Light-emitting structure having a plurality of light-emitting structure units
CN102693998A (en) * 2011-03-23 2012-09-26 丰田合成株式会社 Semiconductor light emitting element
KR101337612B1 (en) * 2012-03-08 2013-12-06 서울바이오시스 주식회사 Light emitting diode with improved light extraction efficiency
US9373746B2 (en) 2012-03-27 2016-06-21 Samsung Electronics Co., Ltd. Manufacturing method of semiconductor light emitting device having sloped wiring unit
US9035341B2 (en) 2012-03-27 2015-05-19 Samsung Electronics Co., Ltd. Semiconductor light emitting device with wiring unit arrangement
US11587972B2 (en) 2012-08-07 2023-02-21 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR20140020190A (en) 2012-08-07 2014-02-18 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
US10388690B2 (en) 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US10804316B2 (en) 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US11139338B2 (en) * 2012-08-07 2021-10-05 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
DE202013012471U1 (en) 2012-08-07 2017-02-17 Seoul Viosys Co., Ltd. Light-emitting diode array on wafer level
KR20140029174A (en) 2012-08-28 2014-03-10 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
US9412922B2 (en) 2012-09-07 2016-08-09 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR20140032875A (en) 2012-09-07 2014-03-17 서울바이오시스 주식회사 Light emitting diode array on wafer level
DE202013012470U1 (en) 2012-09-07 2017-01-12 Seoul Viosys Co., Ltd. Light-emitting diode array on WAFER level
US9318529B2 (en) 2012-09-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US9300111B2 (en) 2013-02-01 2016-03-29 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR20140111512A (en) * 2013-03-11 2014-09-19 삼성전자주식회사 Semiconductor light-emitting device
EP3185293A1 (en) * 2015-12-25 2017-06-28 Nichia Corporation Light emitting element
US9929316B2 (en) 2015-12-25 2018-03-27 Nichia Corporation Light emitting element
CN107026185A (en) * 2015-12-25 2017-08-08 日亚化学工业株式会社 Light-emitting component
JP2017120874A (en) * 2015-12-25 2017-07-06 日亜化学工業株式会社 Light emitting element
KR20160124718A (en) 2016-10-14 2016-10-28 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
KR20180062347A (en) * 2016-11-30 2018-06-08 서울바이오시스 주식회사 Light emitting diode having plurality of light emitting cells
CN111048545A (en) * 2016-11-30 2020-04-21 首尔伟傲世有限公司 Light emitting diode having a plurality of light emitting cells
CN111120962A (en) * 2016-11-30 2020-05-08 首尔伟傲世有限公司 Light emitting diode having a plurality of light emitting cells
WO2018101616A1 (en) * 2016-11-30 2018-06-07 서울바이오시스주식회사 Light emitting diode having plurality of light emitting cells
CN111120962B (en) * 2016-11-30 2022-04-05 首尔伟傲世有限公司 Light emitting diode having a plurality of light emitting cells
CN111048545B (en) * 2016-11-30 2023-07-25 首尔伟傲世有限公司 Light emitting diode with multiple light emitting units
WO2022005019A1 (en) * 2020-07-01 2022-01-06 주식회사 에스엘바이오닉스 Semiconductor light-emitting device

Also Published As

Publication number Publication date
KR101115535B1 (en) 2012-03-08

Similar Documents

Publication Publication Date Title
KR101115535B1 (en) Light emitting diode with a metal reflection layer expanded and method for manufacturing the same
CN108963051B (en) Light emitting diode package
KR101106151B1 (en) Light emitting device and method of fabricating the same
KR101017394B1 (en) Light emitting device and method of fabricating the same
TWI472062B (en) Semiconductor light emitting device and manufacturing method thereof
KR100991939B1 (en) Light emitting diode and method for fabricating the same
KR101093117B1 (en) Light emitting device for ac operation and method of fabricating the same
US20150008465A1 (en) Reflective electrode structure, light emitting device and package
KR101106139B1 (en) Light emitting diode with a metal reflection layer expanded and method for manufacturing the same
KR100999800B1 (en) Light emitting device package and method for fabricating the same
KR100758542B1 (en) Light emitting diode with ito layer for ac operation and method for fabricating the same
KR20160036862A (en) Method of fabricating lighting emitting device and lighting emitting device fabricated by the same
KR101115570B1 (en) Light emitting device and method of fabricating the same
KR20110027296A (en) Light emitting device and method for fabricating the same
KR101203138B1 (en) Luminous device and the method therefor
KR101154511B1 (en) High efficiency light emitting diode and method of fabricating the same
US20210036049A1 (en) Light emitting device and manufacturing method thereof
KR102237148B1 (en) Method of manufacturing light emitting device
KR100747641B1 (en) Light emitting diode
KR20120031207A (en) Light emitting diode and method for fabricating the same
KR101381984B1 (en) Method for manufacturing light emitting diode chip and light emitting diode manufactured using the same
KR100644215B1 (en) Luminous device and the method therefor
KR101259992B1 (en) Method for fabricating light emitting diode with its etched surface insulated
KR101772815B1 (en) The High Efficiency Ga-polar Vertical Light Emitting Diode and The Fabrication Method Of The Same
KR101171327B1 (en) Light emitting device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150112

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 9