KR100747641B1

KR100747641B1 - Light emitting diode

Info

Publication number: KR100747641B1
Application number: KR1020060068761A
Authority: KR
Inventors: 김종환; 윤여진; 이재호
Original assignee: 서울옵토디바이스주식회사
Priority date: 2006-07-21
Filing date: 2006-07-21
Publication date: 2007-08-08

Abstract

A light emitting diode is provided to enhance the brightness and light emitting efficiency by preventing a current crowding phenomenon on a straight line between a P type electrode pad and an N type electrode pad using a groove of a transparent electrode layer. An N type semiconductor layer(5) is formed on a substrate. An active layer is formed on one portion of the N type semiconductor layer. An N type electrode pad is formed on the other portion of the N type semiconductor layer. A P type semiconductor layer(9) is formed on the active layer. A transparent electrode layer(11) is formed on the P type semiconductor layer. The transparent electrode layer includes a through hole at a peripheral portion of the N type electrode pad and a groove extended from the through hole toward the N type electrode pad. A P type electrode pad is formed on the resultant structure to cover partially the through hole and the groove. The groove is capable of exposing the P type semiconductor layer to the outside.

Description

Light Emitting Diodes {LIGHT EMITTING DIODE}

도 1은 본 발명의 일 실시예에 따른 발광다이오드를 설명하기 위한 평면도,1 is a plan view for explaining a light emitting diode according to an embodiment of the present invention;

도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도,2 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention;

도 3 내지 도 7은 본 발명의 일 실시예에 따른 발광다이오드를 설명하기 위한 도면들, 그리고3 to 7 are views for explaining a light emitting diode according to an embodiment of the present invention, and

도 8 및 도 9는 본 발명의 또다른 실시예에 따른 발광 다이오드를 설명하기 위한 도면들이다.8 and 9 are views for explaining a light emitting diode according to another embodiment of the present invention.

<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>

1, 21: 기판 6, 26: 발광셀1, 21: substrate 6, 26: light emitting cell

3, 23: 버퍼층 5, 25: N형 반도체층3, 23: buffer layer 5, 25: N-type semiconductor layer

7, 27: 활성층 9, 29: P형 반도체층7, 27: active layer 9, 29: P-type semiconductor layer

11, 31: 투명전극층 11a, 31a: 홈11, 31: transparent electrode layer 11a, 31a: groove

33: N형 전극패드 35: P형 전극패드33: N-type electrode pad 35: P-type electrode pad

본 발명은, 발광다이오드에 관한 것으로서, 더욱 상세하게는 투명전극층에 대한 전류 확산율을 높이는 구조에 의해 휘도 및 발광성능이 크게 향상된 발광다이오드에 관한 것이다.The present invention relates to a light emitting diode, and more particularly, to a light emitting diode having a greatly improved luminance and light emitting performance by a structure for increasing a current diffusion rate to a transparent electrode layer.

발광다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산하도록 구성된다. 일예로, 위와 같은 발광다이오드로는 질화갈륨(GaN)계 발광다이오드가 공지되어 있다. 질화갈륨계 발광다이오드는 사파이어 기판 상에서 GaN계로 이루어진 P형 반도체층, 활성층(또는, 발광층), N형 반도체층이 연속적인 적층구조를 이루는 발광셀을 포함한다.The light emitting diode is a photoelectric conversion semiconductor device having a structure in which an N-type semiconductor and a P-type semiconductor are bonded to each other, and are configured to emit light by recombination of electrons and holes. For example, a gallium nitride (GaN) -based light emitting diode is known as the light emitting diode. The gallium nitride-based light emitting diode includes a light emitting cell in which a P-type semiconductor layer, an active layer (or light-emitting layer), and an N-type semiconductor layer made of GaN based on a sapphire substrate form a continuous stacked structure.

일반적으로, 전술한 발광셀은 P형 반도체층으로부터 N형 반도체층까지 식각이 이루어져 N형 반도체층의 일부가 외부로 노출되는 구조로 형성되며, 외부로 노출된 N형 반도체층의 윗면과 P형 반도체층의 윗면에는 전류 인가를 위한 전극들이 각각 형성된다.In general, the above-described light emitting cell is etched from the P-type semiconductor layer to the N-type semiconductor layer to form a structure in which a portion of the N-type semiconductor layer is exposed to the outside, the upper surface and the P-type of the N-type semiconductor layer exposed to the outside Electrodes for applying current are respectively formed on the upper surface of the semiconductor layer.

특히, P형 반도체층의 위쪽은 빛이 방출되는 발광 영역을 이루므로 빛의 방출을 저해하지 않는 투명전극층이 요구된다. 이러한 투명전극층으로는 우수한 전기적 특성을 갖는 Ni/Au 전극층 또는 ITO(인듐 주석 산화물) 층이 사용된다. In particular, since the upper portion of the P-type semiconductor layer forms a light emitting region in which light is emitted, a transparent electrode layer that does not inhibit light emission is required. As the transparent electrode layer, a Ni / Au electrode layer or an ITO (indium tin oxide) layer having excellent electrical properties is used.

그러나, 이러한 투명전극층은 인가되는 전류가, 투명전극층 위에 형성된 전극패드와 N형 반도체층 위에 형성된 전극패드를 잇는 직선을 따라 집중되는 현상이 발생하여 상대적으로 좁은 구역에 전류밀도가 높아지므로 발열량이 많고 발광이 균일하지 못하여 휘도 및 발광 효율이 떨어지는 문제점이 있다. However, the transparent electrode layer has a large amount of heat generation since the current applied is concentrated along a straight line connecting the electrode pad formed on the transparent electrode layer and the electrode pad formed on the N-type semiconductor layer to increase the current density in a relatively narrow area. Since the light emission is not uniform, there is a problem that the brightness and luminous efficiency are inferior.

따라서, 본 발명의 목적은, 투명전극층의 구조 및 전극 패드의 구조를 개량함으로써, 투명전극층의 전류 확산효율을 높이고, 이에 의해, 휘도 및 발광 효율이 크게 향상된 발광 다이오드를 제공하는 것이다.Accordingly, it is an object of the present invention to improve the current diffusion efficiency of a transparent electrode layer by improving the structure of the transparent electrode layer and the structure of the electrode pad, thereby providing a light emitting diode with greatly improved brightness and luminous efficiency.

상기한 목적을 달성하기 위해, 본 발명의 일 태양에 따라 기판; 기판 상에 위치하는 N형 반도체층; 상기 N형 반도체층의 일 부분 상에 위치하는 활성층; 상기 N형 반도체층의 다른 부분 상에 형성된 N형 전극패드; 상기 활성층 상에 위치하는 P형 반도체층; 상기 P형 반도체층 상에 위치하되, 상기 N형 전극패드로부터 먼쪽 가장자리에 형성된 관통공 및 상기 관통공으로부터 상기 N형 전극패드를 향해 연장된 홈을 갖는 투명전극층; 및 상기 관통공 및 상기 홈의 적어도 일부를 덮는 P형 전극패드를 포함하는 발광 다이오드가 제공된다.In order to achieve the above object, a substrate according to one aspect of the present invention; An N-type semiconductor layer located on the substrate; An active layer on a portion of the N-type semiconductor layer; An N-type electrode pad formed on another portion of the N-type semiconductor layer; A P-type semiconductor layer located on the active layer; A transparent electrode layer on the P-type semiconductor layer, the transparent electrode layer having a through hole formed at an edge away from the N-type electrode pad and a groove extending from the through hole toward the N-type electrode pad; And a P-type electrode pad covering at least a portion of the through hole and the groove.

바람직하게는, 상기 홈은 상기 P형 반도체층을 노출시킨다. Preferably, the groove exposes the P-type semiconductor layer.

또한, 상기 홈은 상기 투명전극층 길이의 10%에서 90% 범위로 연장되어 형성되는 것이 바람직하다. In addition, the groove is preferably formed to extend in the range of 10% to 90% of the length of the transparent electrode layer.

한편, 본 발명의 또 다른 태양에 따른 발광 다이오드는, 기판; 상기 기판 상에 위치하는 N형 반도체층; 상기 N형 반도체층의 일 부분 상에 위치하는 활성층; 상기 N형 반도체층의 다른 부분 상에 형성된 N형 전극패드; 상기 활성층 상에 위치하는 P형 반도체층; 상기 P형 반도체층 상에 위치하되, 상기 N형 전극패드와 가까운 제1측면에서부터 상기 N형 전극패드와 먼쪽 제2측면 방향으로 형성된 홈, 및 상기 제2측면 부근에 형성된 관통공을 갖는 투명전극층, 및 상기 관통공 및 상기 투 명전극층의 일부를 덮는 P형 전극패드를 포함한다. On the other hand, a light emitting diode according to another aspect of the present invention, a substrate; An N-type semiconductor layer located on the substrate; An active layer on a portion of the N-type semiconductor layer; An N-type electrode pad formed on another portion of the N-type semiconductor layer; A P-type semiconductor layer located on the active layer; A transparent electrode layer on the P-type semiconductor layer, the groove having a groove formed in a second side direction away from the N-type electrode pad from a first side close to the N-type electrode pad, and a through-hole formed near the second side surface And a P-type electrode pad covering the through hole and a part of the transparent electrode layer.

여기서, 상기 홈은 상기 N형 반도체층을 노출시키는 것이 바람직하다. Here, the groove preferably exposes the N-type semiconductor layer.

또한, 상기 N형 전극패드는, 상기 홈에 의해 상기 N형 반도체층이 외부로 노출된 영역을 따라 상기 제2측면 방향으로 연장되어 형성되는 것이 바람직하다. In addition, the N-type electrode pad may be formed to extend in the second side direction along a region where the N-type semiconductor layer is exposed to the outside by the groove.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하의 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that the spirit of the invention to those skilled in the art can fully convey. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 발광다이오드를 설명하기 위한 평면도이고, 도 2는 본 발명의 일 실시예에 따른 발광다이오드를 설명하기 위한 단면도이다. 1 is a plan view illustrating a light emitting diode according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view illustrating a light emitting diode according to an exemplary embodiment of the present invention.

도시된 바와 같이, 본 실시예에 따른 발광다이오드는 베이스를 이루는 기판(1) 위에 형성되는 발광셀(6)을 포함한다. 도시의 편의를 위해, 하나의 발광셀(6)만이 기판(1) 위에 형성된 것으로 도시되어 있지만, 복수의 발광셀(6)들이 기판 상에 형성될 수 있은 물론이다. 그리고, 상기 발광셀(6)은 이하 설명되는 메사(mesa) 형성에 의해 N형 반도체층(5) 일부가 위쪽으로 노출되는 구조로 이루어진다.As shown, the light emitting diode according to the present embodiment includes a light emitting cell 6 formed on the substrate 1 as a base. For convenience of illustration, only one light emitting cell 6 is shown as being formed on the substrate 1, but a plurality of light emitting cells 6 may be formed on the substrate. In addition, the light emitting cell 6 has a structure in which a portion of the N-type semiconductor layer 5 is exposed upward by forming a mesa described below.

기판(1)은 사파이어 또는 사파이어에 비해 열전도율이 큰 SiC 등과 같은 소 재로 이루어질 수 있다. 그리고, 상기 기판(1) 위로는 발광셀(6)이 형성된다. 상기 발광셀(6)은 N형 반도체층(5), 활성층(7), 그리고, P형 반도체층(9)이 연속적으로 적층된 구조를 이룬다. 도시된 바와 같이, 활성층(7)은 전술한 메사 형성에 의해 N형 반도체층(5)의 일부 영역 위에 한정적으로 형성되며, 상기 활성층(7) 위로는 P형 반도체층(9)이 형성된다. 따라서, 상기 N형 반도체층(5)의 상면 일부 영역은 활성층(7)과 접합되어 있으며, 상면의 나머지 일부 영역은 외부로 노출된다. 그리고, N형 반도체층(5)의 외부로 노출된 영역에는 N형 전극패드(13)가 형성된다.The substrate 1 may be made of sapphire or a material such as SiC having a higher thermal conductivity than sapphire. A light emitting cell 6 is formed on the substrate 1. The light emitting cell 6 has a structure in which an N-type semiconductor layer 5, an active layer 7, and a P-type semiconductor layer 9 are sequentially stacked. As shown, the active layer 7 is limitedly formed on a portion of the N-type semiconductor layer 5 by mesa formation described above, and the P-type semiconductor layer 9 is formed on the active layer 7. Accordingly, a portion of the upper surface of the N-type semiconductor layer 5 is bonded to the active layer 7, and the remaining portion of the upper surface of the N-type semiconductor layer 5 is exposed to the outside. The N-type electrode pad 13 is formed in the region exposed to the outside of the N-type semiconductor layer 5.

N형 반도체층(5)은 N형 Al_xIn_yGa_1-x-yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 또한, P형 반도체층(9)은 P형 Al_xIn_yGa_1-x-yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. 상기 N형 반도체층(5)은 실리콘(Si)을 도우핑하여 형성할 수 있으며, P형 반도체층(9)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다.The N-type semiconductor layer 5 may be formed of N-type Al _x In _y Ga _1-xy N (0 ≦ x, y, x + y ≦ 1), and may include an N-type cladding layer. In addition, the P-type semiconductor layer 9 may be formed of P-type Al _x In _y Ga _1-xy N (0 ≦ x, y, x + y ≦ 1), and may include a P-type cladding layer. The N-type semiconductor layer 5 may be formed by doping silicon (Si), and the P-type semiconductor layer 9 may be formed by doping zinc (Zn) or magnesium (Mg).

활성층(7)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 상기 활성층(7)을 이루는 물질의 종류에 따라 발광셀에서 추출되는 발광 파장이 결정된다. 상기 활성층(7)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 상기 장벽층과 우물층은 일반식 Al_xIn_yGa_1-x-yN(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.The active layer 7 is an area where electrons and holes are recombined, and includes InGaN. The emission wavelength extracted from the light emitting cell is determined according to the type of material constituting the active layer 7. The active layer 7 may be a multilayer film in which a quantum well layer and a barrier layer are repeatedly formed. The barrier layer and the well layer may be binary to quaternary compound semiconductor layers represented by general formula Al _x In _y Ga _1-xy N (0 ≦ x, y, x + y ≦ 1).

또한, 기판(1)과 발광셀(6)들 사이에 버퍼층(3)이 개재될 수 있다. 상기 버퍼층(3)은 그 상부에 형성될 반도체층들과 상기 기판(1) 사이의 격자 불일치를 완 화하기 위해 사용된다. 또한, 상기 기판(1)이 전도성인 경우, 상기 버퍼층(3)은 기판(1)과 발광셀들(200)을 전기적으로 절연시키기 위해, 절연물질 또는 반절연물질로 형성된다. 상기 버퍼층(3)은 예컨대 AlN, GaN 등의 질화물로 형성될 수 있다.In addition, a buffer layer 3 may be interposed between the substrate 1 and the light emitting cells 6. The buffer layer 3 is used to alleviate the lattice mismatch between the semiconductor layers to be formed thereon and the substrate 1. In addition, when the substrate 1 is conductive, the buffer layer 3 is formed of an insulating material or a semi-insulating material to electrically insulate the substrate 1 from the light emitting cells 200. The buffer layer 3 may be formed of, for example, nitride such as AlN or GaN.

한편, 상기 기판(1)이 사파이어와 같이 절연성인 경우, 상기 버퍼층(3)은 도전성 물질로 형성될 수 있다. 이 경우, 상기 버퍼층(3)은 발광셀(6)들을 전기적으로 분리시키기 위해 각 발광셀(6)에 대응하여 서로 이격된다.On the other hand, when the substrate 1 is insulating, such as sapphire, the buffer layer 3 may be formed of a conductive material. In this case, the buffer layer 3 is spaced apart from each other corresponding to each of the light emitting cells 6 to electrically separate the light emitting cells 6.

한편, 전술한 P형 반도체층(9) 및 N형 반도체층(5) 각각에는 발광다이오드에 대한 전류 인가를 위해 전극구조가 각각 형성된다. 특히, P형 반도체층(9) 위의 전극구조는 발광영역과 전기적 특성에 대한 깊은 고려가 요구되며, 이하에서는, 상기 P형 반도체층(9) 위의 전극구조에 대해 구체적으로 설명하기로 한다.On the other hand, each of the above-described P-type semiconductor layer 9 and the N-type semiconductor layer 5 is formed with an electrode structure for applying a current to the light emitting diode. In particular, the electrode structure on the P-type semiconductor layer 9 requires deep consideration of the light emitting region and the electrical characteristics, and the electrode structure on the P-type semiconductor layer 9 will be described in detail below. .

상기 P형 반도체층(9) 상에 전술한 전극구조를 형성하기 위해, 상기 P형 반도체층(9)의 윗면에는 Ni/Au 또는 인디움-주석 산화물로 이루어진 투명전극층(11)이 형성되고, 투명전극층(11)의 윗면에는 P형 전극패드(15)가 적층 형성된다. 이 때, 상기 투명전극층(11)은 이하 상술하는 P형 전극패드(15)로부터 투명전극층(11)으로의 전류확산 효율을 높이는 구조로 이루어진다.In order to form the above-described electrode structure on the P-type semiconductor layer 9, a transparent electrode layer 11 made of Ni / Au or indium tin oxide is formed on the upper surface of the P-type semiconductor layer 9, P-type electrode pads 15 are stacked on the upper surface of the transparent electrode layer 11. At this time, the transparent electrode layer 11 has a structure of increasing the current diffusion efficiency from the P-type electrode pad 15 to the transparent electrode layer 11 described below.

즉, 투명전극층(11)의 윗면에는 N형 전극패드(13)로부터 먼쪽 가장자리의 P형 전극패드(15)가 적층될 위치에 관통공(11b)이 형성되고, 관통공(11b)으로부터 N형 전극패드(13)를 향해 직선로를 따라 홈(11a)이 형성된다. 홈(11a)은 투명전극층(11)으로부터 P형 반도체층(9)의 표면까지 이어지며, 투명전극층(11)의 길이의 10% 내지 90의 범위로 연장되어 형성된다. That is, the through hole 11b is formed on the upper surface of the transparent electrode layer 11 at the position where the P-type electrode pad 15 at the far edge from the N-type electrode pad 13 is to be stacked, and the N-type from the through hole 11b. The groove 11a is formed along the straight path toward the electrode pad 13. The groove 11a extends from the transparent electrode layer 11 to the surface of the P-type semiconductor layer 9 and extends in a range of 10% to 90 times the length of the transparent electrode layer 11.

그리고, 상기 홈(11a)에는 예를 들면, 도금 또는 증착방식을 통해 P형 전극패드(15)의 일부가 채워진다. 그리고, 홈(11a) 내로 채워진 P형 전극패드(15)는 상기 홈(11a) 형성에 의해 노출된 P형 반도체층(9)의 표면과 접해 있고 측면 측으로는 홈(11a) 내면, 즉 투명전극층(11)의 내측면에 접해있고 외부에 노출되어 있다. 따라서, 홈(11a)의 일부는 P형 전극패드(15)로 채워져 있으나 그 이외에는 외부에 노출되어 있어 도 1을 참조하면 홈(11a)을 통해 P형 반도체층(9)의 표면이 외부에 노출되어 있는 것을 볼 수 있다.The groove 11a is filled with a portion of the P-type electrode pad 15 through, for example, plating or deposition. The P-type electrode pad 15 filled into the groove 11a is in contact with the surface of the P-type semiconductor layer 9 exposed by the formation of the groove 11a, and the inner side of the groove 11a on the side surface, that is, the transparent electrode layer. It is in contact with the inner side of (11) and is exposed to the outside. Therefore, a part of the groove 11a is filled with the P-type electrode pad 15, but is otherwise exposed to the outside. Referring to FIG. 1, the surface of the P-type semiconductor layer 9 is exposed to the outside through the groove 11a. You can see it.

위와 같은 구조에 의해, 본 실시예에 따른 발광다이오드는 투명전극층(11)에서 전류가 P형 전극패드(15)와 N형 전극패드(13)를 잇는 직선을 따라 집중되는 현상을 방지하고 투명전극층(11)의 주변부로 분산되도록하여 전류 확산 효율이 높아지며 이에 따라 전류가 집중되고 부분적으로 발열량이 높아지는 현상을 방지하고 발광이 균일하여 휘도 및 발광 효율이 향상된다. With the above structure, the light emitting diode according to the present embodiment prevents the current from being concentrated along the straight line connecting the P-type electrode pad 15 and the N-type electrode pad 13 in the transparent electrode layer 11 and the transparent electrode layer. The current spreading efficiency is increased by being distributed to the periphery of (11), thereby preventing the phenomenon in which current is concentrated and partially generating heat, and light emission is uniform, thereby improving brightness and luminous efficiency.

한편, N형 반도체층(5)의 노출 부분에는 N형 전극패드(13)가 형성된다. 도시되지는 않았지만, N형 전극패드(13)와 이와 인접한 다른 발광셀의 P형 전극패드(15)는 전기배선으로 연결된다. 그리고, 상기 전기배선에는 전원이 연결되므로, 전술한 발광 다이오드에 대한 전류 인가가 가능하다. 그리고, 그 전류인가에 의해, N형 반도체층(5)과 P형 반도체층(9)으로부터 활성층(7)으로 이동한 전자와 정공이 상기 활성층(7)에서 재결합하여 발광다이오드의 발광이 이루어질 수 있다. On the other hand, an N-type electrode pad 13 is formed in the exposed portion of the N-type semiconductor layer (5). Although not shown, the N-type electrode pad 13 and the P-type electrode pad 15 of another light emitting cell adjacent thereto are connected by electric wiring. In addition, since the power is connected to the electrical wiring, it is possible to apply the current to the above-described light emitting diode. By applying the current, electrons and holes moved from the N-type semiconductor layer 5 and the P-type semiconductor layer 9 to the active layer 7 may be recombined in the active layer 7 to emit light of the light emitting diode. have.

이하, 도 3 내지 도 7를 참조하여 본 발명의 일 실시예에 따른 발광다이오드의 제조 방법을 설명한다.Hereinafter, a method of manufacturing a light emitting diode according to an embodiment of the present invention will be described with reference to FIGS. 3 to 7.

도 3을 참조하면, 기판(1) 상에 버퍼층(3)을 형성하고, 상기 버퍼층(3) 상에 N형 반도체층(5), 활성층(7), 그리고, P형 반도체층(9)을 차례로 형성한다. 상기 버퍼층(3) 및 반도체층들(5, 7, 9)은 금속유기 화학기상증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다. 또한, 상기 반도체층들(5, 7, 9)은 동일한 공정챔버에서 연속적으로 형성될 수 있다. Referring to FIG. 3, a buffer layer 3 is formed on a substrate 1, and an N-type semiconductor layer 5, an active layer 7, and a P-type semiconductor layer 9 are formed on the buffer layer 3. Form in turn. The buffer layer 3 and the semiconductor layers 5, 7 and 9 may be formed using metal organic chemical vapor deposition (MOCVD), molecular beam growth (MBE), or hydride gas phase growth (HVPE). In addition, the semiconductor layers 5, 7 and 9 may be continuously formed in the same process chamber.

이 때, 상기 버퍼층(3)은 AlN 또는 반절연 GaN층과 같은 절연성 물질막으로 형성될 수 있으나, 경우에 따라 도전성 물질막, 예컨대 N형 GaN층으로 형성될 수 있다. 즉, 상기 기판(1)이 사파이어와 같은 절연성 기판일 경우, 상기 버퍼층은 도전성 물질막으로 형성될 수 있다. In this case, the buffer layer 3 may be formed of an insulating material film, such as an AlN or semi-insulating GaN layer, but may be formed of a conductive material film, for example, an N-type GaN layer. That is, when the substrate 1 is an insulating substrate such as sapphire, the buffer layer may be formed of a conductive material film.

그 다음, 전술한 P형 반도체층(9) 위에 도 4에 도시된 바와 같은 투명전극층(11)을 형성하는 공정을 수행한다. Next, a process of forming the transparent electrode layer 11 as shown in FIG. 4 on the aforementioned P-type semiconductor layer 9 is performed.

투명전극층(11)이 형성되면, 도 5 내지 도 7에 도시된 것과 같이, 투명전극층(11)의 전류 확산 효율을 높이기 위한 홈을 형성하는 공정이 수행된다. 본 실시예에서는 관통공(11b) 및 홈(11a)을 먼저 형성하고 그 이후에 N형 반도체층(5)을 노출시키는 메사 형성 공정이 수행되지만, 메사 형성 공정 후에 홈 및 관통공 형성 과정을 수행할 수도 있다.When the transparent electrode layer 11 is formed, as shown in FIGS. 5 to 7, a process of forming a groove for increasing the current diffusion efficiency of the transparent electrode layer 11 is performed. In this embodiment, a mesa forming process of forming the through holes 11b and the grooves 11a first and then exposing the N-type semiconductor layer 5 is performed, but the groove and through hole forming processes are performed after the mesa forming process. You may.

투명전극층(11)에 홈을 형성하기 위해, 도 5에 도시된 바과 같이 투명전극층(11)위에 포토레지스트 패턴(12)을 형성하고 형성된 포토레지스트 패턴(12)을 식각 마스크로 사용하여 건식식각 공정을 수행하여 투명전극층(11)에 홈(11a)을 형성한다. 여기서, 홈(11a) 형성을 위한 건식식각 공정은 도 6에 도시된 바와 같이 홈(11a)이 P형 반도체층(9) 표면에 이를때까지 수행된다. In order to form a groove in the transparent electrode layer 11, as shown in FIG. 5, the photoresist pattern 12 is formed on the transparent electrode layer 11, and the dry etching process is performed using the formed photoresist pattern 12 as an etching mask. To form the grooves 11a in the transparent electrode layer 11. Here, the dry etching process for forming the groove 11a is performed until the groove 11a reaches the surface of the P-type semiconductor layer 9 as shown in FIG. 6.

이 후, 투명전극층(11), P형 반도체층(9) 그리고, 활성층(7)을 부분적으로 식각하여 N형 반도체층(5)의 일부를 도 1에 도시된 바와 같이 노출시키는 공정을 수행하고, 도금 또는 증착방식으로 N형 전극패드(13) 및 P형 전극패드(15)를 형성하는 공정이 수행된다. 도 2에 도시된 바와 같이, N형 전극패드(13) 및 P형 전극패드(15)는 각각 투명전극층(11) 위쪽 및 N형 반도체층(5) 위쪽에 형성되며, 그 형성 순서는 제조자에 의해 선택될 수 있는 것으로 본 발명을 한정하지는 않는다. Thereafter, the transparent electrode layer 11, the P-type semiconductor layer 9, and the active layer 7 are partially etched to expose a portion of the N-type semiconductor layer 5 as shown in FIG. The process of forming the N-type electrode pad 13 and the P-type electrode pad 15 by plating or deposition is performed. As shown in FIG. 2, the N-type electrode pad 13 and the P-type electrode pad 15 are formed above the transparent electrode layer 11 and above the N-type semiconductor layer 5, respectively. It does not limit the invention to what may be selected.

상기 P형 전극패드(15)는 그 하부가 전술한 홈(11a)에 채워지고 상기 홈(11a)의 일부를 덮도록 도 7에 점선으로 표시된 바와 같이 상부는 그 하부보다 큰 크기로 형성된다. The upper portion of the P-type electrode pad 15 is formed to have a larger size than the lower portion thereof, as indicated by a dotted line in FIG. 7 so that the lower portion thereof is filled in the groove 11a described above and covers a part of the groove 11a.

본 발명의 일 실시예에 따르면 상기 P형 전극패드(15)의 하부는 투명전극층(11)의 홈(11a) 내면의 일부와 접하고 상기 P형 전극패드(15)의 상부는 투명전극층(11)의 윗면에 접함으로써, P형 전극패드(15)와 투명전극층(11) 사이의 접촉면적은 크게 확장된다. According to an embodiment of the present invention, the lower portion of the P-type electrode pad 15 is in contact with a part of the inner surface of the groove 11a of the transparent electrode layer 11, and the upper portion of the P-type electrode pad 15 is the transparent electrode layer 11. By contacting the upper surface of, the contact area between the P-type electrode pad 15 and the transparent electrode layer 11 is greatly expanded.

도 8 및 도 9는 본 발명의 또다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도이다. 본 발명의 또다른 실시예에 따른 발광 다이오드는 투명전극층의 구조 및 메사 형성 공정 이외에는 상술한 본 발명의 일 실시예에서 서명한 발광 다이오드와 유사하다. 이하, 상술한 본 발명의 일 실시예에 따른 발광 다이오드와 중복되는 부분에 대해서는 그 설명을 생략한다. 8 and 9 are a plan view and a cross-sectional view for describing a light emitting diode according to still another embodiment of the present invention. The light emitting diode according to another embodiment of the present invention is similar to the light emitting diode signed in the above-described embodiment of the present invention except for the structure of the transparent electrode layer and the mesa forming process. Hereinafter, descriptions of parts overlapping with the light emitting diodes according to the exemplary embodiment of the present invention will be omitted.

본 발명의 또다른 실시예에 따른 발광 다이오드는, 도시된 바와 같이, 본 실 시예에 따른 발광다이오드는 베이스를 이루는 기판(21) 위에 형성되는 발광셀(26)을 포함하며, 발광셀(26)은 N형 반도체층(25), 활성층(27), 그리고, P형 반도체층(29)이 연속적으로 적층된 구조를 이룬다. 도시된 바와 같이, 활성층(27)은 메사 형성에 의해 N형 반도체층(25)의 일부 영역 위에 한정적으로 형성되며, 상기 활성층(27) 위로는 P형 반도체층(29)이 형성된다. 따라서, 상기 N형 반도체층(25)의 상면 일부 영역은 활성층(27)과 접합되어 있으며, 상면의 나머지 일부 영역은 외부로 노출된다. N형 반도체층(25)의 외부로 노출된 영역에는 N형 전극패드(33)가 형성된다.The light emitting diode according to another embodiment of the present invention, as shown, the light emitting diode according to the present embodiment includes a light emitting cell 26 formed on the substrate 21 as a base, the light emitting cell 26 The N-type semiconductor layer 25, the active layer 27, and the P-type semiconductor layer 29 form a structure in which a stack is continuously stacked. As shown, the active layer 27 is limitedly formed on a portion of the N-type semiconductor layer 25 by mesa formation, and the P-type semiconductor layer 29 is formed on the active layer 27. Therefore, a portion of the upper surface of the N-type semiconductor layer 25 is bonded to the active layer 27, and the remaining portion of the upper surface of the N-type semiconductor layer 25 is exposed to the outside. An N-type electrode pad 33 is formed in an area exposed to the outside of the N-type semiconductor layer 25.

특히, 본 실시예에서 홈(31a)은 도 8에 도시된 바와 같이 N형 전극패드(33)와 가까운 제1측면(31c)에서부터 N형 전극패드(33)에서 먼 제2측면(31d) 방향으로 길게 연장되어 형성된다. 그리고, 활성층(27) 및 P형 반도체층(29)이 투명전극층(31)에 형성된 홈(31a)의 형태와 동일하게 N형 전극패드(33)와 가까운 제1측면(31c)에서부터 N형 전극패드(33)에서 먼 제2측면(31d) 방향으로 식각되어 홈(31a)의 내부는 그 하측으로 N형 반도체층(25)이 노출되게 된다. 즉, N형 반도체층(25) 중 외부로 노출되는 영역은 상기 투명전극층(31)의 제2측면 방향으로 연장되어 형성된다. In particular, in the present embodiment, the groove 31a is directed from the first side 31c close to the N-type electrode pad 33 to the second side 31d away from the N-type electrode pad 33 as shown in FIG. 8. It is formed to extend long. The active layer 27 and the P-type semiconductor layer 29 are formed from the first side surface 31c close to the N-type electrode pad 33 in the same manner as the groove 31a formed in the transparent electrode layer 31. The N-type semiconductor layer 25 is exposed below the inside of the groove 31a by etching in the direction of the second side surface 31d away from the pad 33. That is, an area exposed to the outside of the N-type semiconductor layer 25 extends in the second side direction of the transparent electrode layer 31.

한편, 도 9에 도시된 바와 같이 N형 전극패드(33)는 상기 N형 반도체층(25)의 외부로 노출된 영역에 형성되며, 제2측면 방향으로 연장되어 있는 홈(31a)의 내부를 따라 제2측면(31d) 방향으로 연장되어 적층된다.Meanwhile, as shown in FIG. 9, the N-type electrode pad 33 is formed in a region exposed to the outside of the N-type semiconductor layer 25 and opens an inside of the groove 31a extending in the second side direction. Therefore, it extends in the direction of the second side surface 31d and is stacked.

따라서, 투명전극층(31)의 형태는 N형 전극패드(33)와 가까운 제1측면(31c) 에서부터 N형 전극패드(33)와 먼쪽 제2측면(31d) 방향으로 형성된 홈(31a)에 의해 N형 전극패드(33)와 P형 전극패드(35)를 잇는 직선을 따라 N형 전극패드(33)와 가까운 가장자리에 길게 홈이 파인 말발굽 형태가 된다. Therefore, the shape of the transparent electrode layer 31 is formed by the groove 31a formed in the direction from the first side surface 31c close to the N-type electrode pad 33 to the second side surface 31d away from the N-type electrode pad 33. A groove is formed in the shape of a horseshoe with a long groove at an edge close to the N-type electrode pad 33 along a straight line connecting the N-type electrode pad 33 and the P-type electrode pad 35.

즉, 투명전극층(31)의 윗면, 즉 N형 전극패드(33)와 가까운 가장자리에서부터 먼 가장자리 방향으로 홈(31a)이 형성되고, 홈(31a)의 내부 하측으로 N형 반도체층(25)을 노출시키기 위해 활성층(27) 및 P형 반도체층(29)을 연속적으로 식각하여, 홈(31a)은 그 하측으로 N형 반도체층(25)의 표면까지 이어져 있으며, 홈(31a)은 투명전극층(31)의 길이의 10% 내지 90의 범위로 연장되어 형성된다. That is, the groove 31a is formed in the upper surface of the transparent electrode layer 31, that is, in the direction away from the edge close to the N-type electrode pad 33, and the N-type semiconductor layer 25 is formed in the lower side of the groove 31a. The active layer 27 and the P-type semiconductor layer 29 are continuously etched to expose the grooves, and the grooves 31a extend downward to the surface of the N-type semiconductor layer 25, and the grooves 31a are transparent electrode layers ( Formed in the range of 10% to 90% of the length of 31).

그리고, 상기 홈(31a)에 의해 N형 반도체층(25)이 외부로 노출된 영역에는 예를 들면, 도금 또는 증착방식을 통해 N형 전극패드(33)가 P형 전극패드(35) 방향으로 길게 연장되어 형성된다. In the region where the N-type semiconductor layer 25 is exposed to the outside by the groove 31a, for example, the N-type electrode pad 33 moves toward the P-type electrode pad 35 by plating or deposition. It is elongated and formed.

위와 같은 구조에 의해, 본 실시예에 따른 발광다이오드는 투명전극층(31)에서 전류가 P형 전극패드(35)와 N형 전극패드(33)를 잇는 직선을 따라 집중되는 현상을 방지하고 투명전극층(31)의 주변부로 분산되도록 하여 전류 확산 효율이 높아지며 이에 따라 부분적으로 발열량이 높아지는 현상을 방지하고 발광이 균일하여 휘도 및 발광 효율이 향상된다. By the above structure, the light emitting diode according to the present embodiment prevents the current from being concentrated along the straight line connecting the P-type electrode pad 35 and the N-type electrode pad 33 in the transparent electrode layer 31 and the transparent electrode layer. By dispersing to the periphery of (31), the current spreading efficiency is increased, thereby preventing a phenomenon in which the amount of heat generation is increased and the light emission is uniform, thereby improving luminance and luminous efficiency.

본 발명은, 투명전극층에 소정의 범위로 홈을 형성하여 P형 전극패드와 N형 전극패드를 잇는 직선으로 전류가 집중되는 현상을 방지하고 투명전극층의 전류 확산 효율을 향상시켜 발광 다이오드의 휘도 및 발광 효율을 향상시킬 수 있다. The present invention prevents a phenomenon in which current is concentrated in a straight line connecting a P-type electrode pad and an N-type electrode pad by forming grooves in a predetermined range in the transparent electrode layer, and improving current spreading efficiency of the transparent electrode layer to improve brightness and The luminous efficiency can be improved.

Claims

Board;

An N-type semiconductor layer located on the substrate;

An active layer on a portion of the N-type semiconductor layer;

An N-type electrode pad formed on another portion of the N-type semiconductor layer;

A P-type semiconductor layer located on the active layer;

A transparent electrode layer on the P-type semiconductor layer, the transparent electrode layer having a through hole formed at an edge away from the N-type electrode pad and a groove extending from the through hole toward the N-type electrode pad; And

And a P-type electrode pad covering at least a portion of the through hole and the groove.

The method according to claim 1,

And the groove exposes the P-type semiconductor layer.

The method according to claim 2,

The groove is a light emitting diode, characterized in that formed extending in the range of 10% to 90% of the length of the transparent electrode layer.

Board;

An N-type semiconductor layer located on the substrate;

An active layer on a portion of the N-type semiconductor layer;

A P-type semiconductor layer located on the active layer;

A transparent electrode layer on the P-type semiconductor layer, the groove having a groove formed in a second side direction away from the N-type electrode pad from a first side close to the N-type electrode pad, and a through-hole formed near the second side surface ; And

And a P-type electrode pad covering the through hole and a part of the transparent electrode layer.

The method according to claim 4,

And the groove exposes the N-type semiconductor layer.

The method according to claim 5,

The N-type electrode pad is formed to extend in the second side direction along an area where the N-type semiconductor layer is exposed to the outside by the groove.