KR100588732B1

KR100588732B1 - 안정적인 반도체집적회로의 전압조절장치

Info

Publication number: KR100588732B1
Application number: KR1019990047723A
Authority: KR
Inventors: 권오봉
Original assignee: 매그나칩 반도체 유한회사
Priority date: 1999-10-30
Filing date: 1999-10-30
Publication date: 2006-06-13
Also published as: KR20010039359A

Abstract

본 발명은 여러 가지 형태의 전원전압을 사용하는 시스템에서 안정적으로 다양한 전압을 생성하기 위한 것으로서, 이를 위한 본 발명은 제1공급전원으로 상기 제1공급전원에 비해 상대적으로 전원 레벨이 낮은 제2공급전원을 생성하는 전압조절장치에 있어서, 기준전압신호를 생성하는 기준전압생성부; 클럭신호에 응답하여 상기 기준전압신호와 궤환전압신호를 비교하여 비교전압신호를 생성하는 비교부; 상기 비교전압신호를 클램프시킨 클램프전압신호를 생성하는 클래프; 상기 클럭신호와 상기 비교전압신호에 응답하여 제어전압신호를 생성하는 차지펌프; 상기 제어전압신호에 응답하여 상기 궤환전압신호를 생성하여 상기 비교부로 궤환하는 궤환부; 및 상기 제어전압신호에 응답하여 출력으로 상기 제2공급전원을 생성하는 출력부를 구비하여 이루어진다.

전압조절장치, 기준전압, 클램프, 차지펌프, 레이아웃.

Description

안정적인 반도체집적회로의 전압조절장치{Stable voltage regulator in semiconductor integrated circuit}

도1은 전압조절장치가 디지털 칩에 사용된 예를 보여주는 도면.

도2a 내지 도2c는 종래 기술에 따른 전압조절장치의 여러 실시예에 따른 회로도.

도3은 본 발명의 일실시예에 따른 전압조절장치의 블록 다이아그램.

도4는 본 발명의 일실시예에 따른 상기 클램프의 상세 회로도.

도5는 본 발명의 일실시예에 따른 차지펌프의 개념도.

* 도면의 주요 부분에 대한 부호의 설명

310 : 기준전압생성부 320 : 비교부

330 : 클램프 340 : 차지펌프

350 : 궤환부 360 : 출력부

본 발명은 반도체집적회로에 관한 것으로서, 특히 안정적으로 다양한 전압신호를 생성하는 반도체집적회로의 전압조절장치(voltage regulator)에 관한 것이다.

일반적으로, 공정기술의 발전과 더불어 회로의 집적도가 높아지고 트랜지스터의 사이즈가 작아지면서 공급되는 전압이 낮아지는 추세이다. 이로 인해 하나의 시스템에 5V와 3.3V와 같은 두 개의 공급전원을 사용하는 칩이 같이 사용되고, 이를 보완하기 위하여 5V의 전원을 3.3V로 낮추어주는 전압조절장치가 사용된다.

도1은 전압조절장치가 디지털 칩에 사용된 예를 보여주는 도면으로서, 둘 이상의 공급전원을 갖는 디지털 칩은 제1공급전원(VDD)을 입력받아 상대적으로 전위가 낮은 제2공급전원(VCC)을 생성하는 전압조절장치(110)와, 상기 제2공급전원(VCC)에 의해 구동되는 디지털코어(130)와, 상기 제1공급전원(VDD)에 의해 구동되는 입출력단(150)으로 이루어진다.

도2a는 종래 기술에 따른 전압조절장치의 일실시예에 따른 회로도로서, 전압조절장치(110)는 기준전압신호(Vref)와 전압조절장치(110)의 출력신호인 상기 제2공급전원신호(VCC)에 응답하여 상기 제2공급전원신호(VCC)의 전위를 제어하기 위한 제어신호(ctrl_a)를 생성하는 연산트랜스컨덕턴스증폭기(operational transconductance amplifier : 이하, "OTA")(210)와, 게이트로 상기 제어신호(ctrl_a)를 입력받아 소스-드레인 경로를 통해 상기 제1공급전원(VDD)을 상기 제2공급전원(VCC)로 전달하는 PMOS트랜지스터 PM21과, 상기 제2공급전원(VCC)와 접지전원(VSS)사이에 존재하는 출력임피던스 Z21의 영향을 보완하기 위하여 상 기 제2공급전원(VCC)와 상기 접지전원(VSS)사이에 위치하는 커패시터(capacitor) C21로 이루어진다.

도2b는 종래 기술에 따른 전압조절장치의 다른 실시예에 따른 회로도로서, 전압조절장치(110)는 기준전압신호(Vref)와 전압조절장치(110)의 출력신호인 상기 제2공급전원신호(VCC)에 응답하여 상기 제2공급전원신호(VCC)의 전위를 제어하기 위한 제어신호(ctrl_b)를 생성하는 연산트랜스컨덕턴스증폭기(OTA)(220)와, 게이트로 상기 제어신호(ctrl_b)를 입력받아 소스-드레인 경로를 통해 상기 제1공급전원(VDD)을 상기 제2공급전원(VCC)로 전달하는 NMOS트랜지스터 NM21과, 상기 제2공급전원(VCC)와 접지전원(VSS)사이에 존재하는 출력임피던스 Z22로 이루어진다.

도2c는 종래 기술에 따른 전압조절장치의 또다른 실시예에 따른 회로도로서, 전압조절장치(110)는 상기 제1공급전원신호(VDD)를 입력받아 상기 제2공급전원신호(VCC)의 생성을 제어하는 제어신호(ctrl_c)를 생성하는 차지펌프(chargepump)(230)와, 게이트로 상기 제어신호(ctrl_c)를 입력받아 소스-드레인 경로를 통해 노드 N21에 상기 제어신호(ctrl_c)를 전달하는 NMOS트랜지스터 NM23과, 게이트로 상기 노드 N21의 신호를 입력받아 소스-드레인 경로를 통해 노드 N22에 상기 노드 N21의 신호를 전달하는 NMOS트랜지스터 NM24와, 게이트로 상기 노드 N22의 신호를 입력받아 소스-드레인 경로를 통해 상기 접지전원(VSS)으로 상기 노드 N22의 신호를 전달하는 NMOS트랜지스터 NM25와, 상기 제어신호(ctrl_c)와 상기 접지전원(VSS)사이에 위치하는 커패시터 C22와, 게이트로 상기 제어신호(ctrl_c)를 입력받아 소스-드레인 경로를 통해 상기 제2공급전원(VCC)에 상기 제1공급전원(VDD)을 전달하는 NMOS트랜지스터 NM22와, 상기 제2공급전원(VCC)와 상기 접지전원(VSS)사이에 위치하는 출력임피던스 Z23으로 이루어진다.

상기와 같은 구성을 갖는 세 가지 실시예에 따른 종래 기술의 동작 및 문제점에 대하여 같이 살펴본다.

도2a는 상기 연산트랜스컨덕턴스증폭기(OTA)(210) 궤환을 사용한 출력단으로서, 출력 전류량은 상기 PMOS트랜지스터 PM21의 게이트로 인가되는 제어신호(ctrl_a)에 의해서 제어된다. 주파수가 높아짐에 따라 루프 게인(loop gain)이 급격히 떨어지므로 출력임피던스 Z21 값이 커지게 된다. 이를 보완하고자 큰 사이즈(size)의 커패시터 C21을 필요로 하나 이는 궤환의 안정성 문제를 일으키기 쉽고 칩 외부에 큰 커패시터를 달아야 하는 단점을 가지고 있다.

도2b는 소스 팔로워(source follower) 구조로 인해 낮은 출력임피던스 Z22를 가지므로 큰 사이즈의 커패시터가 필요 없고 안정성이 높다. 하지만 상기 NMOS트랜지스터 NM21의 게이트로 인가되는 제어신호(ctrl_b)의 전압이 외부 전원 전압보다 낮아야 하므로 5V ∼ 3.3V 사이의 전압을 조절하는 데 문제가 생긴다.

도2C는 궤환이 없어 가장 안정적이며 차지 펌프를 이용하므로 상기 NMOS트랜지스터 NM22의 게이트 전압을 외부 전원전압보다 높게 올릴수 있어 5V ∼ 3.3V 사이의 전압을 조절할 수 있으나, 출력 전압이 NMOS트랜지스터의 로직 쓰레시홀드(threshold) 전압 Vt 변화에 같이 변하므로 공정상의 Vt 변화에 따른 부정확성을 내포하고 있다.

본 발명은 전술한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 여러 가지 형태의 전원전압을 사용하는 시스템에서 안정적으로 다양한 전압을 생성하는 반도체집적회로의 전압조절장치를 제공하는 데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명은 제1공급전원으로 상기 제1공급전원에 비해 상대적으로 전원 레벨이 낮은 제2공급전원을 생성하는 전압조절장치에 있어서, 기준전압신호를 생성하는 기준전압생성부; 클럭신호에 응답하여 상기 기준전압신호와 궤환전압신호를 비교하여 비교전압신호를 생성하는 비교부; 상기 비교전압신호를 클램프시킨 클램프전압신호를 생성하는 클래프; 상기 클럭신호와 상기 비교전압신호에 응답하여 제어전압신호를 생성하는 차지펌프; 상기 제어전압신호에 응답하여 상기 궤환전압신호를 생성하여 상기 비교부로 궤환하는 궤환부; 및 상기 제어전압신호에 응답하여 출력으로 상기 제2공급전원을 생성하는 출력부를 구비하여 이루어진다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도3은 본 발명의 일실시예에 따른 전압조절장치의 블록 다이아그램이다.

도3을 참조하면, 제1공급전원(VDD)으로 상기 제1공급전원에 비해 상대적으로 전원 레벨이 낮은 제2공급전원(VCC)을 생성하는 전압조절장치는 기준전압신호(Vref)를 생성하는 기준전압생성부(310)와, 클럭신호(clk)에 응답하여 상기 기준전압신호(Vref)와 궤환전압신호(Vrep)를 비교하여 비교전압신호(Vcomp)를 생성하는 비교부(320)와, 상기 비교전압신호(Vcomp)를 클램프(clamp)시킨 클램프전압신호(Vclamp)를 생성하는 클래프(330)와, 상기 클럭신호(clk)와 상기 비교전압신호(Vcomp)에 응답하여 제어전압신호(Vg)를 생성하는 차지펌프(340)와, 상기 제어전압신호(Vg)에 응답하여 상기 궤환전압신호(Vrep)를 생성하여 상기 비교부(320)로 궤환하는 궤환부(350)와, 상기 제어전압신호(Vg)에 응답하여 출력으로 상기 제2공급전원(VCC)을 생성하는 출력부(360)로 이루어진다.

상기 궤환부(350)는 게이트로 상기 제어전압신호(Vg)를 입력받아 소스-드레인 경로를 통해 상기 제1공급전원(VDD)을 저항 R2을 거쳐 상기 궤환전압신호(Vrep)에 전달하는 NMOS트랜지스터 NM31과, 상기 NMOS트랜지스터 NM31을 통해 전달된 상기 제1공급전원(VDD)와 접지전원(VSS)사이에서 직렬 연결되어 공통노드로 상기 궤환전압신호를 출력하는 상기 저항 R2 및 저항 R3로 이루어진다.

상기 출력부(360)는 게이트로 상기 제어전압신호(Vg)를 입력받아 소스-드레인 경로를 통해 상기 제1공급전원(VDD)를 상기 제2공급전원(VCC)에 전달하는 NMOS트랜지스터 NM32와, 상기 제어전압신호(Vg)와 상기 접지전원(VSS) 사이에 연결된 커패시터 C31과, 상기 제2공급전원(VCC)와 상기 접지전원(VSS) 사이에 연결된 저항 R33으로 이루어진다.

상기 전원조정장치의 모든 블록의 공급전원은 상기 제1공급전원(VDD)을 사용 한다.

도4는 본 발명의 일실시예에 따른 상기 클램프(330)의 상세 회로도이다.

도4를 참조하면, 상기 클램프(330)는 상기 제어전압신호(Vg)에 응답하여 출력노드 N41 신호를 생성하는 제어전압입력부(410)와, 상기 비교전압신호(Vcomp)에 응답하여 상기 클램프전압신호(Vclamp) 노드에 전류를 공급 또는 뽑아오는 비교전압입력부(450)와, 상기 제어전압입력부(410)와 상기 비교전압입력부(450)의 출력신호에 응답하여 상기 클래프전압신호(Vclamp)를 생성하는 클램프출력부(430)로 이루어진다.

상기 제어전압입력부(410)는 게이트로 상기 제어전압신호(Vg)를 입력받아 소스-드레인 경로를 통해 상기 공급전원(VDD)을 노드 N42로 전달하는 PMOS트랜지스터 PM1과, 게이트로 상기 제어전압신호를 입력받아 소스-드레인 경로를 통해 상기 공급전원을 노드 N44를 통해 전류원 J1으로 전달하는 PMOS트랜지스터 PM2과, 게이트로 노드 N43신호를 입력받아 소스-드레인 경로를 통해 상기 노드 N42와 상기 노드 N43사이의 경로를 연결하는 PMOS트랜지스터 PM3과, 게이트로 상기 노드 N43신호를 입력받아 소스-드레인 경로를 통해 상기 노드 N42와 노드 N41 사이의 경로를 연결하는 PMOS트랜지스터 PM4와, 게이트로 상기 노드 N41신호를 입력받아 소스-드레인 경로를 통해 상기 노드 N41과 상기 노드 N43 사이의 경로를 연결하는 NMOS트랜지스터 NM1과, 게이트로 각각 상기 접지전원신호를 입력받아 소스-드레인 경로를 통해 상기 노드 N43에 상기 접지전원신호를 전달하는 PMOS트랜지스터 PM5와 PM6으로 이루어진다.

상기 비교전압입력부(450)는 게이트로 각각 노드 N45신호와 상기 비교전압신호(Vcomp)를 입력받아 직렬 연결된 소스-드레인 경로를 통해 상기 노드 N44신호를 상기 클램프전압신호로 전달하는 PMOS트랜지스터 PM9 및 PM11과, 게이트로 각각 노드 N46신호와 상기 비교전압신호를 입력 받아 직렬 연결된 소스-드레인 경로를 통해 상기 접지전원신호를 상기 클램프전압신호로 전달하는 NMOS트랜지스터 NM3 및 NM4와, 게이트로 상기 노드 N45신호를 입력받아 소스-드레인 경로를 통해 상기 노드 N44로부터 전류원 J3에 전류를 공급하는 PMOS트랜지스터 PM10과, 게이트로 상기 노드 N46신호를 입력받아 소스-드레인 경로를 통해 상기 전류원 J3와 접지전원사이의 경로를 열어주는 NMOS트랜지스터 NM5로 이루어진다.

상기 클램프출력부(430)는 게이트로 노드 N47 신호를 입력받아 소스-드레인 경로를 통해 상기 노드 N41과 전류원 J2와의 경로를 열어주는 PMOS트랜지스터 PM7과, 게이트로 상기 노드 N41신호를 입력받아 소스-드레인 경로를 통해 상기 노드 N41신호를 상기 클램프전압신호로 전달하는 NMOS트랜지스터 NM2와, 게이트로 상기 노드 N47신호를 입력받아 소스-드레인 경로를 통해 상기 접지전압신호를 상기 클램프전압신호로 전달하는 PMOS트랜지스터 PM8로 이루어진다.

도5는 본 발명의 일실시예에 따른 차지펌프(340)의 개념도이다.

도5를 참조하면, 차지펌프(340)는 상기 클램프전압신호(Vclamp)를 버퍼링하여 출력노드 N51 신호를 생성하는 버퍼(510)와, 상기 출력노드 N51과 출력노드 N52 사이의 연결을 제어하는 제1스위치(S1)와, 출력노드 N53과 상기 접지전원(VSS) 사이의 연결을 제어하는 제2스위치(S2)와, 상기 출력노드 N51과 상기 출력노드 N53 사이의 연결을 제어하는 제3스위치(S3)와, 상기 출력노드 N52와 상기 제어전압신호(Vg) 사이의 연결을 제어하는 제4스위치(S4)와, 상기 출력노드 N52와 상기 출력노드 N53 사이에 위치한 커패시터 C51과, 상기 제어전압신호(Vg)와 상기 접지전원(VSS) 사이에 위치한 커패시터 C52로 이루어진다.

상기와 같은 구성을 갖는 본 발명의 일실시예에 따른 동작에 대하여 살펴본다.

제1공급전원(VDD)를 통해 전원이 들어오면 상기 커패시터 C31에 아직 전하가 차지(charge)되어 있지 않아 로직 "로우"의 상태가 되고 NMOS트랜지스터 NM31과 NM32의 게이트 전압인 상기 제어전압신호(Vg) 또한 로직 "로우"가 되어 상기 저항 R31과 상기 저항 R32에 전류가 흐르지 않는다. 따라서, 상기 궤환전압신호(Vrep)가 로직 "로우"가 되어 상기 비교부(320)로 인가된다.

상기 클램프(330)에서는 상기 기준전압신호(Vref)와 비교하여 액티브된 상기 비교전압신호(Vcomp)에 응답하여 상기 클램프전압신호(Vclamp)가 액티브되어 상기 차지펌프(340)로 인가되어 상기 제어전압신호(Vg)가 액티브되어 상기 커패시터 C31에 전하가 축적된다.

상기 커패시터 C31에서는 서서히 전압이 증가하다가 상기 궤환전압이 상기 기준전압보다 커지게 되면 비교기에서 이를 감지하여 차지펌프를 통해 상기 커패시터 C31의 전압을 방전하게 되며 이제부터 안정적으로 출력단을 통해 상기 제2공급전원을 공급한다.

만약 온도 변화로 인해 상기 NMOS트랜지스터 NM31의 쓰레시홀드 전압이 변하 게 되어 내부 전원 전압이 올라가게 되면 상기 NMOS트랜지스터 NM2의 쓰레시홀드 전압도 변하게 되며, 이는 비교기에 의해 감지되어 차지 펌프를 통해 상기 NMOS트랜지스터의 게이트 전압을 조절하여 이를 보상하게 된다.

상기 클램프(330)에 대해서 구체적으로 살펴보면, 상기 노드 N42의 전압은 게이트전압에서 상기 NMOS트랜지스터 NM6의 쓰레시홀드 전압(Vt)을 뺀 (Vg-Vt)이므로, 상기 노드 N43의 전압은 전압 분배(divide)에 의해 (Vg-Vt)/2가 된다. 또한, 상기 노드 N41의 전압은 상기 NMOS트랜지스터 NM1에 의해 상기 노드 N43보다 Vt가 큰 (Vg+Vt)/2가 된다.

상기 비교전압신호(Vcomp)에서 "로우"의 신호가 인가되면 상기 NMOS트랜지스터 NM13이 턴온되면서 상기 NMOS트랜지스터 NM12가 턴온되어 상기 클램프전압신호(Vclamp)는 (Vg+Vt)/가 되고, 상기 비교전압신호로 "하이"의 신호가 인가되면 상기 PMOS트랜지스터 PM11이 턴온되면서 상기 PMOS트랜지스터 PM8이 턴온되어 상기 클램프전압신호는 (Vg-Vt)/2가 된다. 이와 같은 출력 전압은 차지펌프의 차지 분배신 항상 Vt만큼의 일정한 양의 전하를 상기 커패시터 C31에 차지 또는 방전하기 위함이면 이는 출력단을 정밀하게 제어하는 데 필수적이다.

상기 차지펌프(340)는 상기 제1스위치(S1)과 상기 제2스위치(S2)가 동시에 온-오프되고, 상기 제3스위치(S3)와 상기 제4스위치(S4)가 동시에 온-오프되는 것으로서, 먼저 상기 제1스위치와 상기 제2스위치가 턴온되어 상기 커패시터 C51에 상기 클램프전압신호를 저장하고, 상기 제3스위치와 상기 제4스위치가 턴온되면 상기 클램프전압신호와 상기 커패시터 C51에 저장된 전하가 더해져 상기 클램프전압 신호의 두 배의 신호가 상기 커패시터 C52로 인가된다.

상기 궤환부(350)에서는 출력 전압을 바로 센싱하지 않고 출력단과 똑같은 구조를 갖는 궤환부에서 출력 전압을 센싱하므로 출력 로드(load)로 인한 불안정적이 요소를 차단할 수 있다.

한편, 상기 NMOS트랜지스터 NM31에 서 생기는 여러 변화가 상기 NMOS트랜지스터 NM32에 반영되어 보정할 수 있게 하기 위하여 레이아웃(layout)시 상기 NMOS트랜지스터 NM32의 위치를 상기 NMOS트랜지스터 NM31의 한 가운데에 위치시켜야 한다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은, 여러 가지 형태의 전원전압을 사용하는 시스템에서 안정적으로 다양한 전압을 생성하기 위한 것이다.

Claims

제1공급전원으로 상기 제1공급전원에 비해 상대적으로 전원 레벨이 낮은 제2공급전원을 생성하는 전압조절장치에 있어서,

기준전압신호를 생성하는 기준전압생성부;

클럭신호에 응답하여 상기 기준전압신호와 궤환전압신호를 비교하여 비교전압신호를 생성하는 비교부;

상기 비교전압신호를 클램프시킨 클램프전압신호를 생성하는 클램프;

상기 클럭신호와 상기 비교전압신호에 응답하여 제어전압신호를 생성하는 차지펌프;

상기 제어전압신호에 응답하여 상기 궤환전압신호를 생성하여 상기 비교부로 궤환하는 궤환부;

상기 제어전압신호에 응답하여 출력으로 상기 제2공급전원을 생성하는 출력부

를 구비하는 반도체집적회로의 전압조절장치.
제1항에 있어서,

상기 궤환부는 게이트로 상기 제어전압신호를 입력받아 소스-드레인 경로를 통해 상기 제1공급전원을 제1저항 R31을 거쳐 상기 궤환전압신호에 전달하는 제1NMOS트랜지스터;

상기 제1NMOS트랜지스터를 통해 전달된 상기 제1공급전원과 접지전원 사이에서 직렬 연결되어 공통노드로 상기 궤환전압신호를 출력하는 상기 제1저항 및 제2저항

을 구비하는 것을 특징으로 하는 반도체집적회로의 전압조절장치.
제2항에 있어서,

상기 출력부는,

게이트로 상기 제어전압신호를 입력받아 소스-드레인 경로를 통해 상기 제1공급전원을 상기 제2공급전원에 전달하는 제2NMOS트랜지스터;

상기 제어전압신호와 상기 접지전원 사이에 연결된 커패시터; 및

상기 제2공급전원과 상기 접지전원 사이에 연결된 제3저항

을 구비하는 것을 특징으로 하는 반도체집적회로의 전압조절장치.
제3항에 있어서,

레이아웃에서 상기 제2NMOS트랜지스터는 상기 제1NMOS트랜지스터의 한 가운데에 위치하는 것을 특징으로 하는 반도체집적회로의 전압조절장치.
삭제
제1항에 있어서,

상기 클램프는,

상기 제어전압신호에 응답하여 제1출력노드신호를 생성하는 제어전압입력부;

상기 비교전압신호에 응답하여 상기 클램프전압신호에 전류를 공급 또는 뽑아오는 비교전압입력부;

상기 제어전압입력부와 상기 비교전압입력부의 출력신호에 응답하여 상기 클램프전압신호를 생성하는 클램프출력부

를 구비하는 것을 특징으로 하는 반도체집적회로의 전압조절장치.
제6항에 있어서,

상기 제어전압입력부는,

게이트로 상기 제어전압신호를 입력받아 소스-드레인 경로를 통해 상기 공급전원을 제2출력노드로 전달하는 제1PMOS트랜지스터;

게이트로 상기 제어전압신호를 입력받아 소스-드레인 경로를 통해 상기 공급전원을 제3출력노드를 통해 제1전류원 J1으로 전달하는 제2PMOS트랜지스터;

게이트로 제4출력노드신호를 입력받아 소스-드레인 경로를 통해 상기 제2출력노드와 상기 제4출력노드 사이의 경로를 연결하는 제3PMOS트랜지스터;

게이트로 상기 제4출력노드신호를 입력받아 소스-드레인 경로를 통해 상기 제2출력노드와 상기 제1출력노드 사이의 경로를 연결하는 제4PMOS트랜지스터;

게이트로 상기 제1출력노드신호를 입력받아 소스-드레인 경로를 통해 상기 제1출력노드와 상기 제4출력노드 사이의 경로를 연결하는 제1NMOS트랜지스터; 및

게이트로 각각 상기 접지전원신호를 입력받아 소스-드레인 경로를 통해 상기 제4출력노드에 상기 접지전원신호를 전달하는 제5PMOS트랜지스터 및 제6PMOS트랜지스터

를 구비하는 것을 특징으로 하는 반도체집적회로의 전원조정장치.
제7항에 있어서,

상기 비교전압입력부는,

게이트로 각각 제5출력노드 신호와 상기 비교전압신호를 입력받아 직렬 연결된 소스-드레인 경로를 통해 상기 제3출력노드 신호를 상기 클램프전압신호로 전달하는 제5PMOS트랜지스터 및 제6PMOS트랜지스터;

게이트로 각각 제6출력노드신호와 상기 비교전압신호를 입력받아 직렬 연결 된 소스-드레인 경로를 통해 상기 접지전원신호를 상기 클램프전압신호로 전달하는 제4NMOS트랜지스터 및 제5NMOS트랜지스터;

게이트로 상기 제5출력노드신호를 입력받아 소스-드레인 경로를 통해 상기 제3출력노드로부터 제2전류원에 전류를 공급하는 제7PMOS트랜지스터; 및

게이트로 상기 제6출력노드신호를 입력받아 소스-드레인 경로를 통해 상기 제2전류원과 상기 접지전원사이의 경로를 열어주는 제6NMOS트랜지스터

를 구비하는 것을 특징으로 하는 반도체집적회로의 전원조정장치.
제8항에 있어서,

상기 클램프출력부는,

게이트로 제7출력노드신호를 입력받아 소스-드레인 경로를 통해 상기 제1출력노드와 제3전류원과의 경로를 열어주는 제8PMOS트랜지스터; 및

게이트로 상기 제1출력노드신호를 입력받아 소스-드레인 경로를 통해 상기 제1출력노드신호를 상기 클램프전압신호로 전달하는 제7NMOS트랜지스터; 및

게이트로 상기 제7출력노드신호를 입력받아 소스-드레인 경로를 통해 상기 접지전압신호를 상기 클램프전압신호로 전달하는 제9PMOS트랜지스터

를 구비하는 것을 특징으로 하는 반도체집적회로의 전원조정장치.
제1항에 있어서,

상기 차지펌프는,

상기 클램프전압신호를 버퍼링하여 제1출력노드 신호를 생성하는 버퍼;

상기 제1출력노드와 제2출력노드 사이의 연결을 제어하는 제1스위치수단;

제3출력노드와 접지전원 사이의 연결을 제어하는 제2스위치수단;

상기 제1출력노드와 상기 제3출력노드 사이의 연결을 제어하는 제3스위치수단;

상기 제2출력노드와 상기 제어전압신호 사이의 연결을 제어하는 제4스위치수단;

상기 제2출력노드와 상기 제3출력노드 사이에 위치한 제1커패시터; 및

상기 제어전압신호와 상기 접지전원 사이에 위치한 제2커패시터

를 구비하는 것을 특징으로 하는 반도체집적회로의 전압조절장치.