KR100584042B1 - 패턴형성방법 - Google Patents

패턴형성방법 Download PDF

Info

Publication number
KR100584042B1
KR100584042B1 KR1020030100968A KR20030100968A KR100584042B1 KR 100584042 B1 KR100584042 B1 KR 100584042B1 KR 1020030100968 A KR1020030100968 A KR 1020030100968A KR 20030100968 A KR20030100968 A KR 20030100968A KR 100584042 B1 KR100584042 B1 KR 100584042B1
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
sion
forming
etching
Prior art date
Application number
KR1020030100968A
Other languages
English (en)
Other versions
KR20050069092A (ko
Inventor
이동진
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030100968A priority Critical patent/KR100584042B1/ko
Publication of KR20050069092A publication Critical patent/KR20050069092A/ko
Application granted granted Critical
Publication of KR100584042B1 publication Critical patent/KR100584042B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 패턴형성방법에 관한 것이며, 포토공정에서 에치 바이어(Etch Bias)를 이용하여 레이어(layer)를 형성할 경우에 있어서, 에치 시에 포토레지스트의 손실이 발생하는 것을 방지하기 위해, 기판에 포토레지스트를 형성하는 단계와, 상기 포토레지스트에 SiON를 도포하고, SiON에 포토레지스트를 형성한 후에 패터닝하는 단계와, 패턴에 따라 SiON을 에칭한 후, 에칭된 SiON층을 하드 마스크(Hard Mask)로 이용하여 재 노광하여 완성된 패턴을 형성하는 단계와, 오버 에치하여 메탈 라인을 형성하는 단계를 거쳐 패턴을 형성함으로써, 3차 포토레지스트 코팅 후 패턴형성 시에 아래층인 SiON층이 BARC(Bottom Anti-Reflective Coating)역할을 수행함으로써, 하부 터팔러지(Under Topology)에 영향을 적게 받는다.
기판, 포토레지스트, SiON, 노광, 오버 에치, 메탈 라인

Description

패턴형성방법{Patterning Method}
도 1a 내지 도 1e는 본 발명의 한 실시예에 따른 패턴형성공정도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 기판 20, 40 : 포토레지스트
30 : SiON
본 발명은 패턴형성방법에 관한 것으로, 특히, 포토공정에서 에치 바이어(Etch Bias)를 이용하여 레이어(layer)를 형성할 경우에 있어서, 에치 시에 포토레지스트의 손실이 발생하는 것을 방지하기 위한 것이다.
포토공정에서 선폭을 형성하는데 있어서 중요하게 고려해야 할 항목 중의 하나가 패턴의 종횡비이다.
패턴의 종횡비란, 패턴의 가로선폭에 대한 세로높이의 비율을 의미하는 것으로, 보통 8인치 기판에서는 1:3.5 ~ 4의 비율을 갖는다. 1:4이상의 종횡비를 갖게 되면 현상공정 중 회전건조단계에서 원심력에 의하여 패턴이 쓰러지게 된다. 이런 패턴 쓰러짐은 12인치 기판의 경우에 더 심하여 종횡비가 1:3 이상만 되면 패턴이 쓰러질 수 있다.
예를 들어 가로선폭이 0.18㎛인 패턴을 형성하게 될 때, 8인치의 기판에 경우에는 패턴의 높이가 0.72㎛, 12인치의 기판 경우에는 0.54㎛를 넘게 되면 패턴의 종횡비가 커져서 패턴이 쓰러질 위험이 생긴다. 이러한 패턴의 높이는 코팅되는 포토레지스트의 두께에 의해서 결정되어진다. 즉, 패턴의 세로높이가 곧 도포되는 포토레지스트의 두께가 된다. 물론, 포토레지스트의 두께를 얇게 해서 종횡비를 작게 하면 되지만, 이럴 경우에는 포토공정의 후속공정인 식각공정에서 포토레지스트의 손실이 발생하기 때문에 무조건 작게 해서 진행할 수 없다.
일반적으로 패턴은 기판에 포토레지스트를 도포하여 회전력에 의해 두께를 조정한 후에 노광하며, 에치에서 선택비를 최대화하여 포토레지스트 손실을 줄인다. 하지만, 오버 에치 프로세스에서는 포토레지스트의 손실이 많이 발생하는 프로세스로 포토레지스트의 두께를 높이지 못하면, 에치 프로세스 진행이 어렵게 된다.
본 발명은 앞서 설명한 바와 같은 종래 기술의 문제점을 해결하기 위하여 발명된 것으로서, 에치율(Etch ratio)이 다른 SiON ARC층을 적층한 다층구조의 패턴형성방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 기판에 포토레지스트를 형성하는 단계와, 상기 포토레지스트에 SiON를 도포하고, SiON에 포토레지스트를 형성한 후에 패터닝하는 단계와, 패턴에 따라 SiON을 에칭한 후, 에칭된 SiON층을 하드 마스크(Hard Mask)로 이용하여 재 노광하여 완성된 패턴을 형성하는 단계와, 오버 에치하여 메탈 라인을 형성하는 단계를 포함하여 구성된 것을 기술적 특징으로 한다.
아래에서, 본 발명에 따른 패턴형성방법의 양호한 실시예를 첨부한 도면을 참조로 하여 상세히 설명한다.
본 발명에 따른 패턴형성공정은 포토레지스트를 기판 위에 1차 도포하고, 그 위에 SiON ARC층을 2차로 적층한다. 그리고, SiON ARC층 위에 다시 포토레지스트를 3차로 도포하여 패턴을 형성한다. 이런 패턴에 있어서, 전체적인 종횡비는 1차 포토레지스트 도포와 SiON의 두께를 합한 것이다.
도면에서, 도 1a 내지 도 1e는 본 발명의 한 실시예에 따른 패턴형성공정도로서, 아래에서는 12인치 기판에서 패턴의 마스크 임계치수(Critical Dimension; CD)에 대한 (1차 포토레지스트의 두께 + SiON ARC층의 두께)의 두께비가 1 : 3 정도를 가지며, 프로세스에서 0.13㎛ 의 메탈 라인(Metal Line)을 형성하고자 할 경우의 패턴형성방법을 예로서 설명한다.
도 1a에 도시된 바와 같이, 기판(10)에 포토레지스트(20)를 3000Å로 1차 코팅한 후에 베이크를 수행하고, 도포된 포토레지스트(20)에 SiON(30)를 1000Å의 두께로 2차 도포한 다음 SiON(30)층에 포토레지스트(40)를 1500Å의 두께로 3차 적층하고, 도 1b와 같이 패터닝을 한다.
그리고 도 1c에 도시된 바와 같이, 최상층의 패턴대로 SiON(30)을 에칭한 후에, 도 1d와 같이, 에칭된 SiON(30)층을 하드 마스크(Hard Mask)로 이용하여 재 노 광하여 완성된 패턴(Pattern)을 형성한다.
그리고 도 1e와 같이, 오버 에치 프로세스 시에 하드 마스크(Hard Mask)인 SiON(30)는 에치에 대한 내성이 강하므로, CD 바이어스를 줄 때에 포토레지스트(20)의 손실을 감소하여 원하는 0.13㎛의 메탈 라인을 형성한다.
앞서 상세히 설명한 바와 같이, 본 발명의 패턴형성방법은 3차 포토레지스트 코팅 후 패턴형성 시에 아래층인 SiON ARC층이 BARC(Bottom Anti-Reflective Coating)역할을 수행함으로써, 하부 터팔러지(Under Topology)에 영향을 적게 받는다는 장점이 있다.
또한, 최상층의 포토레지스트의 두께가 원하는 두께로 프로세스가 가능하며, 두 번째 노광에서 모두 제거되므로 안정된 공정 마진(Margin)을 제공한다.
이상에서 본 발명의 패턴형성방법에 대한 기술사상을 첨부도면과 함께 서술하였지만, 이는 본 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다.

Claims (1)

  1. 기판에 포토레지스트를 형성하는 단계와,
    상기 포토레지스트에 SiON를 도포하고, SiON에 포토레지스트를 형성한 후에 패터닝하는 단계와,
    패턴에 따라 SiON을 에칭한 후, 에칭된 SiON층을 하드 마스크(Hard Mask)로 이용하여 재 노광하여 완성된 패턴을 형성하는 단계와,
    오버 에치하여 메탈 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 패턴형성방법.
KR1020030100968A 2003-12-30 2003-12-30 패턴형성방법 KR100584042B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030100968A KR100584042B1 (ko) 2003-12-30 2003-12-30 패턴형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100968A KR100584042B1 (ko) 2003-12-30 2003-12-30 패턴형성방법

Publications (2)

Publication Number Publication Date
KR20050069092A KR20050069092A (ko) 2005-07-05
KR100584042B1 true KR100584042B1 (ko) 2006-05-29

Family

ID=37259550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100968A KR100584042B1 (ko) 2003-12-30 2003-12-30 패턴형성방법

Country Status (1)

Country Link
KR (1) KR100584042B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876808B1 (ko) * 2006-07-10 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Also Published As

Publication number Publication date
KR20050069092A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
JP3306678B2 (ja) 金属パターン膜の形成方法
KR100584042B1 (ko) 패턴형성방법
KR100727439B1 (ko) 금속 배선 형성 방법
JP3585039B2 (ja) ホール形成方法
KR100390963B1 (ko) 반도체 소자의 콘택홀 형성방법
US6613680B2 (en) Method of manufacturing a semiconductor device
KR20070063319A (ko) 반도체소자의 미세 라인패턴의 형성 방법
KR100928098B1 (ko) 산화막을 이용한 메탈라인 형성방법
KR100443346B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100338098B1 (ko) 반도체 소자의 제조 방법
KR100367744B1 (ko) 반도체소자의 미세패턴 형성방법
KR100284142B1 (ko) 반도체 소자의 금속배선 형성방법
KR100688710B1 (ko) 반사 방지막 식각 방법
KR100299517B1 (ko) 반도체 소자의 제조방법
KR100309133B1 (ko) 반도체 소자의 금속배선 형성방법
KR970006933B1 (ko) 반도체 소자의 도전층 제조방법
KR100281142B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100265989B1 (ko) 반도체 장치의 폴리실리콘 패턴 형성방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
KR19980048093A (ko) 반도체소자 패턴형성방법
KR100524618B1 (ko) 포토레지스트 두께 증가 방법
KR100450567B1 (ko) 배선 제조 방법
KR100858874B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR0137433B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20040057532A (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 불화아르곤노광원을 이용한 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100422

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee