KR100579619B1 - 플라즈마처리방법및플라즈마처리장치 - Google Patents

플라즈마처리방법및플라즈마처리장치

Info

Publication number
KR100579619B1
KR100579619B1 KR1019980058158A KR19980058158A KR100579619B1 KR 100579619 B1 KR100579619 B1 KR 100579619B1 KR 1019980058158 A KR1019980058158 A KR 1019980058158A KR 19980058158 A KR19980058158 A KR 19980058158A KR 100579619 B1 KR100579619 B1 KR 100579619B1
Authority
KR
South Korea
Prior art keywords
substrate
processed
temperature
plasma
electrode
Prior art date
Application number
KR1019980058158A
Other languages
English (en)
Other versions
KR19990063414A (ko
Inventor
가즈에 다카하시
사부로 가나이
요시아키 사토
다카즈미 이시즈
Original Assignee
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가부시끼가이샤 히다치 세이사꾸쇼
Publication of KR19990063414A publication Critical patent/KR19990063414A/ko
Application granted granted Critical
Publication of KR100579619B1 publication Critical patent/KR100579619B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 에칭처리 등의 플라즈마처리에 있어서의 반응생성물의 처리특성에 대한 영향을 상쇄하여 기판면 내에 있어서 균일한 처리특성이 얻어지는 플라즈마 처리장치 및 플라즈마 처리방법을 제공한다.
본 발명에 있어서는, 처리실 내에 있어서, 마스크를 거쳐 가스 플라즈마를 사용하여 피처리기판을 처리하는 플라즈마 처리방법에 있어서, 측벽보호막의 부착량을 적정화하고 상기 적정화된 부착량을 피처리기판의 중앙과 끝단부 사이에서 균일하게 하여 측벽보호막의 면 내 균일성을 유지하면서 플라즈마 처리한다.

Description

플라즈마 처리방법 및 플라즈마 처리장치
본 발명은, 피처리기판에 에칭처리 등의 처리를 행하는 플라즈마 처리에 있어서, 피처리기판의 처리면 내에서의 처리특성이 균일해지도록 한 플라즈마 처리방법 및 장치에 관한 것이다.
종래의 플라즈마 처리장치는, 플라즈마 밀도(이온 전류치)나 이온 에너지(고주파 바이어스전압)를 기판(웨이퍼)면 내에서 균일화함과 동시에 기판 온도를 균일하게 하기 위한 여러 가지 연구가 이루어지고 있다. 예를 들어, 일본국 특개 평7-18438호 공보에는, 평판형상 전극의 기판지지면의 절연물 표면에 요철면을 형성하고, 이 요철면의 밀도 또는 깊이를 절연물 표면 내에서 변화시켜 정전흡착력에 분포를 부여함으로써 기판 내의 온도 분포의 균일화를 도모하는 것이 나타나 있다.
그런데, 기판 크기가 대구경화되어 에칭 크기가 미세화됨과 동시에 기판 중앙부와 주변부에서의 에칭 반응생성물의 분포의 영향이 현재화(顯在化)되어 왔다.
도 15는, 에칭 반응생성물의 거동을 설명하는 도이다. 도면에 나타낸 바와 같이, Al, Cl, C 등의 에칭 반응생성물은 피처리기판(웨이퍼)(2)의 표면에서 플라즈마 에칭 가스(이온이나 래디컬)와 반응하여 기상(氣相) 중에 기화하여 Al2Cl6 등으로 되나, 다시 피처리기판(2)에 입사하거나 또는 플라즈마 중에서 다시 해리(解離)되고 나서 입사하는 등 복잡한 거동을 나타낸다. 즉, 기판의 바닥면에서 에칭된 Al은 반응생성물로서 기상 중에 방출되나, 그 일부는 플라즈마 중에서 다시 해리하여 기판(2) 위로 재입사한다. 또, 포토 레지스트(25)도 동일하게 에칭되기 때문에 레지스트의 반응생성물도 기판(2) 위에 재입사한다. 이들 반응생성물이 플라즈마 중에서 해리한 것 중에서 전기적으로 중성인 성분은 피에칭부의 측벽에도 입사하여 부착된다. 이와 같은 성분이나 또는 바닥면에서 에칭되어 직접 측벽에 입사하여 부착된 성분 또는 입사이온에 의하여 물리적으로 또는 화학적인 요소도 포함하여 스퍼터링되어 측벽에 입사한 성분 등이 부착되어 측벽보호막(26)이 형성된다.
이 중, 반응생성물의 재입사에 관해서는 기판면 내에서의 입사량의 불균일이 발생하기 쉽다. 왜냐하면, 기상 중에 에칭되어 방출된 반응생성물은 가스로서 에칭실로부터 배기되게 되나, 반응생성물의 배기는 기판의 외주일수록 효율이 좋다. 따라서, 도 16에 나타낸 바와 같이, 기상 중의 반응생성물의 밀도 분포, 즉 반응생성물의 재입사량 분포는 기판 중앙이 높고 주변부에서 낮다는 분포가 되지 않을 수 없다.
이와 같이, 반응생성물의 양은 기판 주변부에서는 에칭 가스와 함께 배기되기 때문에 기판 중앙부에 비하여 적어지고 있다. 메탈 에칭의 경우, 측벽보호막이 많으면(두꺼우면) 이온 어시스트 반응에 의한 측벽의 에칭속도가 느려진다. 그 때문에, 예를 들어 홈의 가공을 예로 들면, 피에칭부의 형상은 에칭깊이가 깊어질수록 폭이 좁아지는, 소위 테이퍼형상이 된다. 반대로 측벽보호막이 너무 얇으면, 측벽이 에칭되고 피에칭부의 폭이 목표치수보다 넓어지게 된다. 따라서, 피에칭부로서 수직형상을 얻기 위해서는 측벽보호막의 부착량을 두껍지도 않고 얇지도 않은 두께로 적정화하여 측벽이 굵거나 가늘거나 하는 일이 없도록 해야만 한다.
한편, 에칭 크기의 미세화가 진행됨과 동시에 피처리치수의 가공정밀도에 대한 요구가 엄격해져 왔다. 예를 들어, 설계치수의 약 1/10을 허용레벨로 하였을 경우, 0.5㎛에서는 허용레벨이 ±0.05㎛이던 것이 0.25㎛, 0.13㎛로 미세화가 진행됨에 따라 허용레벨은 ±0.025㎛, ±0.013㎛로 된다. 이와 같은 요구 시방을 달성하기 위해서는 가공 치수에 영향을 미치게 하는 인자를 명확하게 하고 그들을 제어해야만 한다.
또, 에칭 크기의 미세화에 따라 미세패턴과 그다지 빽빽하지 않은 성긴 패턴이 혼재하는 소밀(疎密)패턴에 있어서도 피처리치수의 가공정밀도에 대한 요구는 엄격해져 왔다.
본 발명의 목적은, 에칭 등의 플라즈마 처리에 있어서의 반응생성물의 처리 특성에 대한 영향을 상쇄하여 기판면 내에 있어서 균일한 처리특성이 얻어지는 플라즈마 처리방법 및 플라즈마 처리장치를 제공하는 데에 있다.
본 발명의 다른 목적은, 에칭 등의 플라즈마 처리시에 있어서의 반응생성물의 영향을 고려하여 처리형상의 기판면 내에서의 균일성을 향상시킨 플라즈마 처리방법 및 플라즈마 처리장치를 제공하는 데에 있다.
본 발명의 다른 목적은, 소밀패턴으로 가공치수의 불균일이 없는 에칭처리특성이 얻어지는 플라즈마 처리방법 및 플라즈마 처리장치를 제공하는 데에 있다.
본 발명의 특징은, 처리실 내에서, 마스크를 거쳐 가스 플라즈마를 사용하여 피처리기판을 에칭처리하는 플라즈마 처리방법에 있어서, 상기 피처리기판의 피에칭부의 측벽에 형성되는 측벽보호막의 면 내 균일성을 유지하면서 플라즈마 처리하는 데에 있다.
본 발명의 다른 특징은, 처리실 내에서, 마스크를 거쳐 가스 플라즈마를 사용하여 피처리기판을 처리하는 플라즈마 처리방법에 있어서, 상기 피처리기판에 형성되는 측벽보호막의 부착량을 피처리기판의 중앙과 끝단부 사이에서 균일하게 하고, 측벽보호막의 면 내 균일성을 유지하면서 플라즈마 처리하는 데에 있다.
본 발명의 다른 특징은, 처리실 내에서, 레지스트를 마스크로 하고 가스 플라즈마를 사용하여 피처리기판을 처리하는 플라즈마 처리방법에 있어서, 상기 피처리기판과 플라즈마의 반응에 의하여 발생한 반응생성물이 상기 피처리기판에 입사하여 부착되는 부착량의 균일성을 상기 피처리기판의 면 내에서 유지하면서 상기 피처리기판의 플라즈마 처리를 행하고, 상기 피처리기판에 면 내 균일한 측벽보호막을 형성하는 데에 있다.
본 발명의 다른 특징은, 처리실 내에서, 레지스트를 마스크로 하고 가스 플라즈마를 사용하여 피처리기판을 플라즈마 처리하는 플라즈마 처리방법에 있어서, 상기 피처리기판의 온도를 제어함으로써 상기 피처리기판에 형성되는 측벽보호막의 면 내 균일성을 유지하면서 플라즈마 처리하는 데에 있다.
본 발명의 다른 특징은, 상기 처리실 내의 프로세스 가스의 압력, 유량 및 혼합비를 조정하면서 상기 피처리기판을 플라즈마 처리하는 데에 있다.
본 발명의 다른 특징은, 상기 처리실 내로부터의 상기 반응생성물의 배기량을 제한하면서 상기 피처리기판을 플라즈마 처리하는 데에 있다.
본 발명의 다른 특징은, 상기한 프로세스 가스의 종류 또는 처리실 내에서의 프로세스 가스의 압력을 조정하면서 상기 피처리기판을 플라즈마 처리하는 데에 있다.
본 발명의 다른 특징은, 상기 피처리기판의 면 내에 있어서의 반응생성물 부착량의 불균일을 ±10% 이내로 유지하는 데에 있다.
본 발명의 다른 특징은, 상기 피처리기판의 구경이 200㎜ 이상이고, 상기 피처리기판에 형성되는 패턴이 0.35㎛ 이하인 데에 있다.
본 발명의 다른 특징은, 피처리기판을 가스 플라즈마를 사용하여 에칭 등의 플라즈마 처리를 하는 플라즈마 처리장치에 있어서, 피처리기판을 올려놓고 기판 온도를 제어하는 기판재치(載置)전극이, 상기 기판의 중앙부와 주변부의 온도에 고저 차를 가지며 상기 피처리기판의 면 내에 있어서의 반응생성물 부착량의 면 내 균일성을 유지하는 기능을 구비하고 있는 데에 있다.
에칭의 경우에는, 통상, 마스크를 거쳐 가공치수를 충실하면서도 수직으로 에칭하는 것이 요구된다. 이 때, 에칭방향에 수직인 방향으로의 에칭, 즉 측벽부의 에칭이 가공치수에 영향을 미친다. 측벽부의 에칭에 있어서, 에칭압력이 높을 경우에는 입사이온도 에칭에 기여하나, 에칭압력이 충분히 낮아지면 이온입사를 거의 무시할 수 있다. 이와 같은 이온입사를 거의 무시할 수 있는 상황에서는, 측벽부의 에칭은 측벽과 래디컬의 화학반응에 크게 의존한다. 화학반응은, 온도나 입사하여 부착되고 있는 래디컬 밀도, 종류에 의존하나, 에칭의 경우에는 화학반응을 억제하는 반응생성물이 측벽에 부착되고 이 부착량의 많고 적음, 즉 측벽보호막의 두께가 측벽에칭의 속도를 결정하고 있다고 해도 된다. 환언하면, 측벽보호막의 막 두께 제어가 가공정밀도 향상의 열쇠가 된다.
따라서, 반응생성물의 영향이 커지고 있는 미세패턴의 에칭에 있어서는, 특히 기상 중에서의 반응생성물이 기판의 면 내에서 불균일하며 기판의 외주부에서 적어진다는 분포특성을 고려하고, 이 영향을 상쇄하여 측벽보호막의 기판의 면 내 분포가 균일하게 되는 플라즈마 분포나 기판온도 분포로 할 필요가 있다.
본 발명에 의하면, 처리실 내에 있어서 마스크를 거쳐 가스 플라즈마를 사용하여 피처리기판을 처리하는 플라즈마 처리방법에 있어서, 피처리기판이 이 피처리기판에 형성되는 측벽보호막의 면 내 균일성을 유지하면서 플라즈마 처리된다. 이와 같이, 피처리기판의 측벽보호막의 면 내 균일성을 유지함으로써 이온 어시스트 반응에 의한 측벽의 에칭속도가 균일해지기 때문에 미세패턴에 있어서도 피에칭부의 수직형상을 얻기가 용이해진다.
피처리기판에 형성되는 측벽보호막의 면 내 균일성을 유지하기 위하여, 예를 들어 기판면 내의 온도분포를 제어한다. 기판에 재입사하는 반응생성물이 에칭 등의 처리부의 측벽에 부착될 확률은 기판 온도가 높을수록 작다. 즉, 기판 온도가 일정하면 기판면 내에서의 반응생성물의 부착 확률이 일정하게 되기 때문에 처리부 측벽에 대한 부착량 즉 측벽보호막의 두께는 반응생성물의 재입사량에 비례한다. 따라서, 기판 중앙부에서의 처리부 측벽에 대한 반응생성물 부착량이 많아지고 기판 주변부와의 처리형상 차(差)가 생긴다.
이것을 해결하여 피처리기판의 측벽보호막의 면 내 균일성을 유지하기 위하여, 플라즈마 처리시에, 예를 들어 기판 중앙부의 온도가 주변부에 비하여 높아지도록 제어한다. 기판 중앙부의 온도가 높으면 반응생성물의 부착 확률이 낮아지므로, 반응생성물의 재입사량이 많아도 처리부 측벽에 부착되는 반응생성물의 양은 적어진다. 기판 온도는, 기판면 내에 있어서의 처리부 측벽에 대한 반응생성물 부착량이 동일해지도록 기판면의 내외에서 고저 차를 갖는 특성으로 조절한다. 이에 따라, 기판면 내에서의 처리특성을 균일하게 하는 것이 가능하게 된다.
또한, 기판 온도가 변화하면, 반응생성물의 부착 확률이 바뀔 뿐만 아니라, 에칭 가스 플라즈마(특히 래디컬)의 부착 확률도 변화한다. 또, 에칭반응 그 자체의 속도도 변화한다. 따라서, 반응생성물의 생성량도 변화하므로 에칭 등의 플라즈마 처리조건에 따라 기판 온도 분포를 제어하는 것이 필요하다.
측벽보호막의 면 내 균일성을 유지하기 위하여, 기판면 내의 온도분포를 제어하는 방법으로서는 여러 가지 방법이 있다. 예를 들어, 전극 표면을 기판의 이면에 접촉하는 부분과 접촉하지 않는 부분(홈부)으로 나누어 접촉부와 홈부의 열 통과율이 다른 것을 이용하여 기판의 면 내 온도를 제어할 수 있다. 또, 홈부의 깊이를 변화시킴으로써 열 통과율을 변화시킬 수도 있다.
또한, 이 홈부에 필름을 부착하여 열 통과율을 제어하는 것도 가능하다. 또한, 홈부에 부착하는 필름의 종류나 두께를 조절함으로써 온도를 프로세스에 맞추어 변화시킬 수 있다. 또, 필름을 재부착함으로써 용이하게 청소할 수 있다. 또한, 필름은 플라스틱스일 필요는 없다. 금속이나 세라믹스이더라도 좋다. 단, 얇을 것이 필요하다. 또, 이들 필름을 기판 이면과 접촉하는 부분에 부착하여 기판의 온도제어를 행하는 것도 가능하다.
본 발명에 의하면, 플라즈마 처리에 있어서의 반응생성물의 에칭특성에 대한 영향을 상쇄하여 기판면 내에 있어서 균일한 처리특성이 얻어지는 플라즈마 처리방법 및 플라즈마 처리장치를 제공할 수 있다.
이하, 본 발명의 실시형태에 대하여 상세하게 설명한다.
먼저, 도 17은 본 발명이 적용되는 플라즈마 처리장치의 모식도이다. 도 17의 장치는 마이크로파에 의한 전자사이클로트론 공명을 이용한 플라즈마 발생방법을 채용한 에칭장치이나, 본 발명의 적용장치는 플라즈마 처리장치라면 다른 방식의 것이라도 좋고 도 17의 장치에 특별히 한정되는 것은 아니다.
도 17에 있어서, 부호 1은 에칭실, 부호 2는 전극(3) 위에 올려 놓여진 기판이다. 부호 4는 기판에 RF 바이어스를 인가하기 위한 고주파 전원이다. 부호 5는 마이크로파를 에칭실(1)로 유도하는 도파관, 부호 6은 석영창이다. 부호 7은 마이크로파에 자장을 가하여 에칭실 내에 전자사이클로트론 공명영역을 생성하기 위한 전자석코일, 부호 8은 진공펌프, 부호 9는 압력조절밸브, 부호 10은 압력센서 등의 센서이다.
전극(3)은 정전흡착전극이며, 상기한 전극 표면의 일부가 기판(2)의 이면과 접촉하는 정전흡착면으로 되어 있다. 도 2, 도 3에 나타낸 바와 같이, 정전흡착전극(3)의 환상(環狀)의 정전흡착면(31, 32, 33) 사이에는 오목부(34, 35, 36)가 형성되어 있다. 또한, 부호 38은 기판 이면에 전열가스의 공급구, 부호 39는 전극을 냉각하는 매체의 통로이다. 정전흡착전극(3)의 중앙으로부터 바깥쪽을 향하여 오목부(34, 35, 36)의 깊이(d)가 d3＞d2＞d1와 같이 점차 얕아지고 있다. 오목부 대신에 정전흡착면에 홈이 형성되는 경우에도 정전흡착전극(3)의 중앙으로부터 바깥쪽을 향하여 깊이를 점차 얇게 하면 좋다.
이와 같이, 정전흡착전극(3)의 중앙으로부터 바깥쪽을 향하여 오목부(34, 35, 36)의 깊이(d)가 점차 얕아지고 있음으로써, 정전흡착전극(3)은, 도 1에 나타낸 바와 같이, 에칭처리시에 있어서의 기판 중앙부의 온도를 기판 주변부에 비하여 높게 유지하는 기능이 있다. 에칭처리시에 기판 중앙부의 온도가 높으면 반응생성물의 부착 확률이 낮아지므로, 반응생성물의 재입사량이 많더라도 에칭부 측벽에 부착되는 반응생성물의 양은 적어진다. 기판 온도의 고저 차는 에칭부 측벽에 대한 반응생성물 부착량이 동일해지도록 조절한다. 이에 따라, 이하에 설명하는 바와 같이, 기판면 내에서의 에칭특성을 균일하게 하는 것이 가능하게 된다.
여기서, 플라즈마 처리의 메카니즘을 알루미늄 배선의 에칭을 예로 들어 설명한다.
도 4는 알루미늄 배선을 에칭하고 있는 도중의 모식도이다. 알루미늄 배선으로서, 바탕인 SiO2 산화막(21) 위에 배리어라고 부르는 확산방지용 막(22)이 형성되고, 그 위에 알루미늄 배선막(23)이 형성되어 있다. 배리어(22)는, Ti나 TiN으로 이루어지며, 알루미늄 배선은 Al-Cu나 Al-Si-Cu의 합금이 사용된다. Cu나 Si , Cu의 조성비는 통상 0.5 내지 1.5% 정도로 되어 있다.
또한, 알루미늄 배선 위에는, TiN 등으로 이루어지는 캡층(24)이 형성된다. 캡층(24)은 그 위에 레지스트(25)를 갖고 있다. 캡층(24)은 미세패턴을 리소그래피에 의하여 노광할 때에 알루미늄 배선대로이면 반사광이 강하고, 노광의 해상도가 감소하는 것을 방지하기 위하여 설치된 반사방지막이다.
알루미늄의 에칭은 염소 가스를 사용하여 실시된다. 통상은, 알루미늄의 자연산화막의 에칭도 필요해지기 때문에, BCl3/Cl2의 혼합가스가 사용된다. 알루미늄과 염소는 Al2Cl6으로 되어 기화하나, 이 반응은 상온에서도 생기기 쉽고 염소가스와 Al이 접하는 것만으로도 진행한다.
따라서, 도 4와 같이, 레지스트를 마스크로 하여 이방성(異方性)이고 수직인 형상을 얻고자 할 경우에는 알루미늄의 측벽이 에칭되는 것을 방지해야만 한다. 그런데, 플라즈마 에칭에서는, BCl3/Cl2이 플라즈마 상태로 되기 때문에, Cl 이온 등 외에 Cl 래디컬과 같은 중성의 활성종이 발생한다. 중성 활성종은 전장이나 자장의 영향을 받지 않기 때문에 에칭실 내를 랜덤한 방향으로 날아 섞이고 있고, 측벽에도 다수 돌입한다. 따라서, 이들 Cl 래디컬과 알루미늄의 측벽의 반응을 방지해야만 한다. 이 역할을 하는 것이 측벽보호막(26)이다.
Cl과 Al은 래디컬끼리이더라도 반응하나, 수직형상을 얻기 위해서와 보다 고속으로 에칭하기 위하여 기판(2)에 고주파 전원(4)으로 RF 바이어스를 인가하고 이온을 기판에 수직인 방향으로 입사시킨다. 이온은, RF 바이어스에 의하여 가속되어 고에너지상태로 되고, 알루미늄 배선의 에칭 바닥면에 입사한다. 이온의 입사에 의하여 에칭 바닥면에 흡착되어 있는 Cl은 Al과 신속하게 반응한다. 이온의 운동에너지가 에칭 바닥면에서 Cl과 Al의 반응으로 전환되는 에칭은 이온 어시스트 에칭이라고 불리고 있다.
바닥면에서 에칭된 알루미늄은, 반응생성물로서 기상 중에 방출되나, 그 일부는 플라즈마 중에서 다시 해리하여 기판 위로 재입사한다. 또, 레지스트도 동일하게 에칭되기 때문에 레지스트의 반응생성물도 기판 위에 재입사한다. 이들 반응생성물이 플라즈마 중에서 해리하는 중에 전기적으로 중성인 성분은 피에칭부의 측벽에도 입사하여 부착된다. 이와 같은 성분이나 또는 바닥면에서 에칭되어 직접 측벽으로 입사하여 부착된 성분 또는 입사이온에 의하여 물리적으로 또는 화학적인 요소도 포함하여 스퍼터링되어 측벽에 입사한 성분 등이 부착되어 측벽보호막이 형성된다. 이 중, 반응생성물의 재입사에 관해서는, 기판면 내에서의 불균일이 발생하기 쉽다. 왜냐하면, 기상 중에 에칭되어 방출된 반응생성물은 가스로서 에칭실로부터 배기되게 되나, 도 16에서 설명한 바와 같이, 반응생성물의 배기는 기판 외주일수록 효율이 좋다. 따라서, 기판의 온도 분포가 면 내에서 균일한 경우, 기상 중의 반응생성물의 밀도 분포는 기판 중앙이 높고 주변부에서 낮다는 분포로 되지 않을 수 없다.
그래서, 본 발명에서는, 도 1과 같이 기판 중앙의 온도를 높게 함으로써, 도 5에 나타낸 바와 같이 반응생성물의 부착 확률을 기판면 내에서 변화시켜, 측벽보호막이 되는 반응생성물의 부착량을 기판면 내에서 균일하게 하는 것이다. 즉, 반응생성물의 부착 확률을 기판면 내의 중앙부에서 작게, 주변부에서 크게 한다. 그 결과, 측벽보호막의 두께 분포특성을 도 5와 같이 기판면 내에서 균일하게 할 수 있다.
기판 중앙의 온도를 기판 외주부에 비하여 높게 하는 특성을 얻기 위해서는, 예를 들어 정전흡착전극(3)의 중앙으로부터 바깥쪽을 향하여 오목부(34, 35, 36)(또는 홈)의 깊이(d)를 점차 얕게 한다.
다음으로 도 7에 기판 이면의 압력(Pa)과 가스분자에 의한 열 통과율(W/㎡·K)의 관계를 나타낸다. 도 7로부터 이면 압력이 높을수록 열 통과율은 커짐을 알 수 있다. 이에 따라, 압력을 일정하게 하였을 때의 기판 이면과 전극 표면의 거리(d)와 가스 분자에 의한 열 통과율의 관계가 도 8과 같이 구해진다.
따라서, 도 8의 특성을 이용함으로써 정전흡착전극 표면의 오목부(34, 35, 36)(또는 홈)의 깊이(d)를 중앙으로부터 바깥쪽을 향하여 변화시켜 설정함으로써 도 1에 나타낸 바와 같은 기판면 내의 온도 분포를 얻을 수 있다.
실용상으로는, 기판의 면 내에 있어서의 반응생성물의 부착량을 ±10%의 면 내 균일성으로 유지할 수 있도록 정전흡착전극 표면의 오목부(34, 35, 36)(또는 홈)의 깊이(d)를 설정하면 된다.
본 발명의 방법은, 기판의 구경이 200㎜ 이상, 기판에 형성되는 패턴이 0.35㎛ 이하의 것에 특히 유효하게 적용할 수 있다.
또한, 정전흡착전극 표면의 오목부(34, 35, 36)(또는 홈)의 깊이(d)를 중앙으로부터 바깥쪽을 향하여 변화시켜 설정하기 위하여, 도 9에 나타낸 바와 같이, 오목부의 깊이를 미리 균일하게 해 두고 두께가 다른 스페이서(37)를 배치하여 깊이를 조절해도 된다.
또, 스페이서(37)의 두께를 변화시키는 대신에 전극 표면과 기판의 간극(홈)에 폴리이미드필름 등을 부착하여 열 전도 특성을 변화시켜 소정의 기판면 내의 온도 분포를 얻도록 해도 된다. 또한, 필름의 종류나 두께를 조절함으로써 온도를 프로세스에 맞추어 변화시킬 수 있다. 또, 필름을 재부착함으로써 용이하게 청소할 수 있다. 또한, 필름은 플라스틱스일 필요는 없다. 금속이나 세라믹스이더라도 좋다.
또, 도 10에 나타낸 바와 같이, 정전흡착전극 표면의 오목부(34, 35, 36)(또는 홈)의 폭(W)(W1, W2, W3)을 전극 중앙으로부터 바깥쪽을 향하여 점차 좁아지도록 변화시켜, 도 1에 나타낸 바와 같은 기판면 내의 온도 분포를 얻을 수도 있다. 또한, 도 11에 나타낸 바와 같이, 정전흡착전극 표면의 오목부(34, 35, 36)(또는 홈)의 깊이(d)(d1, d2, d3)와 폭(W)(W1, W2, W3)의 양쪽을 전극의 중앙으로부터 바깥쪽을 향하여 점차 변화시켜, 도 5에 나타낸 바와 같은 기판면 내의 온도 분포를 얻을 수도 있다.
또는 도 12에 나타낸 바와 같이, 기판(2)의 온도를 센서(42, 43, 44)로 계측하고, 이 온도에 의거하여 기판(2)과 전극(3) 사이에 통로(38)를 거쳐 공급되는 전열용 가스의 압력을 컨트롤러(45)를 거쳐 밸브(46)로 제어함으로써 도 1에 나타낸 바와 같은 기판면 내의 온도 분포를 얻을 수도 있다.
전열용 가스의 기판 이면의 압력은, 전열용 가스의 유량을 증가시키면 증가시킬 수 있다. 한편, 이면 압력과 열 통과량 사이에는 도 13에 나타낸 바와 같은 관계가 있다. 또, 정전흡착전극(3)의 오목부(또는 홈)의 깊이와 전극 이면에 있어서의 압력 손실(Pa) 사이에는 도 6과 같은 관계가 있다. 도 6으로부터, 홈 깊이(d)가 깊어질수록 압력손실(△Pa)이 작아짐을 알 수 있다. 따라서, 각 오목부(34, 35, 36)를 이어져 통하는 방사상의 오목부 또는 홈의 형상에 따라 압력손실이 생기도록 전열용 가스의 공급압력을 조절하여 각 오목부(34, 35, 36)의 전열용 가스의 압력을 적절하게 조절함으로써 도 1에 나타낸 바와 같은 기판면 내의 온도분포를 얻는 것이 가능하게 된다.
또한, 각 오목부(34, 35, 36) 내에 공급되는 전열용 가스의 압력을 각각에 대해 조절 가능으로 되도록 각 오목부(34, 35, 36) 각각에 독립된 전열용 가스의 공급용 통로를 설치해도 된다.
또한, 본 발명의 다른 실시예로서, 도 14에 나타낸 바와 같이, 처리실(1) 내로부터의 반응생성물의 배기량을 배기수단(50)으로 제한하면서 기판(2)을 에칭처리함으로써 반응생성물의 부착량을 기판면 내에서 균일하게 할 수도 있다.
다음으로, 에칭중에 반응생성물의 부착량을 기판면 내에서 균일하게 하기 위하여 프로세스 가스를 조정하는 방법에 대하여 설명한다. 즉, 이하의 범위, 방법으로 파라미터를 변화시켜 프로세스 가스를 조정한다.
(1) 가스종류 : BCl3, Cl2, 첨가가스 : CHF3, CF4, CH2F2, Ar+CH4
(2) 가스유량 BCl3 : 10ml/min 내지 100ml/min
Cl2 : 50ml/min 내지 400ml/min
(3) 가스압력 : 0.1Pa 내지 6Pa
(4) 마이크로파(2.45GHz) 출력 : 200W 내지 2000W
(5) RF 출력 : 10W 내지 500W(사용주파수 100KHz 내지 13.56MHz)
(6) 기판온도범위 : 50℃ 내지 100℃
(7) 마스크는 레지스트를 사용
상기 조건의 조정범위에서 면 내 반응생성물 밀도 분포 차를 (기판 중앙 높음, 주변 낮음) 낮게(작게) 하는 방향으로서는,
(1) 가스압력을 낮게 한다(0.1Pa 내지 1Pa)
가스압력을 낮추고 가스 체재시간을 단축, 생성물의 휘발성을 높임으로써 에칭후의 반응생성물 재부착 횟수를 적게 한다. 이와 같은 상황에서는, 반응생성물이 배기될 때까지 기판의 중앙에서도 외주부에서도 다른 가스분자와 충돌하는 횟수가 적기 때문에 기판의 중앙과 외주부에 있어서의 배기속도의 차가 발생하기 어렵다. 이에 따라, 기판면 내에 있어서의 반응생성물의 부착량 분포의 불균일을 저감한다.
(2) 가스유량을 많게 하고 또한 염소 유량 비율을 크게 한다.(＞80%)
유량 증가에 의한 가스 체제시간을 단축함으로써 생성물의 휘발성을 높여 에칭후의 반응생성물 재부착 횟수를 적게 한다.
또한 질량이 큰 BCl3 이온을 적게 함으로써 이온 어택에 의한 레지스트로부터의 측벽 부착물의 양을 저감하여 면 내 반응생성물 부착 밀도 분포의 불균일을 저감한다.
(3) 기판 전체의 온도를 높게 한다.(70℃ 내지 100℃)
기판 전체의 온도를 높임으로써 재부착 횟수를 저감할 수 있다.
기판 온도를 높게 하는 것 자체는, 면 내 불균일에는 직접 기여하지 않는다. 그러나, 기판 내의 온도를 제어하는, 예를 들어 기판 온도를 높게 하면 입사한 반응생성물의 부착 확률이 작아지므로, 면 내 반응생성물의 부착량 그 자체가 적어지고, 기판면 내에서의 반응생성물의 부착 밀도 분포의 불균일의 절대치를 저감할 수 있다.
(4) 플라즈마 밀도를 낮게 한다.(마이크로파 출력을 낮게 한다)
플라즈마를 저밀도화함으로써 반응생성물 양을 억제하여 면 내 반응생성물 부착 밀도 분포의 불균일을 저감한다.
(5) 기판에 입사하는 이온 에너지를 낮게 한다.(RF 출력을 낮게 한다)
RF 출력을 낮춤으로써 이온 어택에 의한 레지스트로부터의 측벽 부착물의 양을 저감하여 면 내 반응생성물 부착 밀도 분포의 불균일을 저감한다.
상기 파라미터를 최적화함으로써 여러 가지 피에칭 면적, 바람직하게는 기판의 구경이 200mm 이상이고 또한 기판에 형성되는 패턴이 0.35㎛ 이하인, 반도체의 배선 가공에 적용함으로써 기판 면 내에서 가공 치수의 불균일이 없는 에칭을 행할 수 있다.
또, 기판의 대략 동일 장소에서 미세한 패턴과 그다지 미세하지 않은 성긴 패턴이 혼재하고 있는 소위 조밀(粗密)패턴에 있어서도 가공치수의 불균일을 개선할 수 있다. 즉, 패턴이 미세해질수록 입사입자가 패턴 내의 깊은 곳까지 진입하여 측벽에 부착될 확률이 감소하고 측벽보호막도 얇아지나, 본 발명에 의하면 조밀패턴 내에서의 균일성도 기판면 내에서의 측벽보호막의 균일화와 동일한 이유로 달성할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 플라즈마 처리에 있어서의 반응생성물의 에칭특성에 대한 영향을 상쇄하여 기판면 내에 있어서 균일한 처리특성이 얻어지는 플라즈마 처리방법 및 플라즈마 처리장치를 제공할 수 있다.
또, 본 발명에 의하면, 기판면 내의 온도를 변화시키는 등의 간단한 방법으로 플라즈마 처리특성의 면 내 분포를 균일하게 할 수 있으므로, 디바이스의 생산수율이 향상한다는 효과가 있다. 또, 기판 온도를 프로세스에 맞추어 변화시킬 수 있으므로, 에칭 등의 처리에 있어서 여러 가지 시방에 대응할 수 있다는 이점도 있다.
본 발명에 의하면, 또한 소밀(疎密)패턴에 의해 가공치수의 불균일이 없는 에칭 처리특성이 얻어지는 플라즈마 처리방법 및 플라즈마 처리장치를 제공할 수 있다.
도 1은 본 발명에 있어서의 기판 면 내 온도의 제어특성의 일례를 나타낸 도,
도 2는 본 발명의 일 실시예가 되는 플라즈마 에칭장치에 있어서의 전극의 요부를 나타낸 종단면도,
도 3은 도 2의 전극의 요부평면도,
도 4는 본 발명의 방법에 의하여 알루미늄 배선을 에칭하고 있는 도중의 모식도,
도 5는 본 발명에 있어서의 플라즈마 에칭시의 기판 온도와 반응생성물의 발생량, 재입사 분포의 관계를 나타낸 도,
도 6은 정전흡착전극의 오목부(또는 홈)의 깊이와 전극 이면에 있어서의 압력손실(Pa)의 관계를 나타낸 도,
도 7은 기판 이면의 압력(Pa)과 가스분자에 의한 열 통과율(W/m2·K)의 관계를 나타낸 도,
도 8은 압력을 일정하게 하였을 때의, 기판 이면과 전극 표면의 거리(d)와 가스분자에 의한 열 통과율의 관계를 나타낸 도,
도 9는 본 발명의 다른 실시예가 되는 전극의 종단면도,
도 10은 본 발명의 다른 실시예가 되는 전극의 설명도,
도 11은 본 발명의 다른 실시예가 되는 전극의 설명도,
도 12는 본 발명의 다른 실시예가 되는 기판면 내의 온도제어방법을 설명하는 도,
도 13은 기판의 이면 압력과 열 통과량의 관계를 나타낸 도,
도 14는 본 발명의 다른 실시예가 되는 에칭처리방법의 설명도,
도 15는 종래예에 있어서의 플라즈마 에칭시의 에칭 반응생성물의 거동을 설명한 도,
도 16은 종래예에 있어서의 플라즈마 에칭시의 기판 온도와 반응생성물의 발생량, 재입사 분포의 관계를 나타낸 도,
도 17은 본 발명이 적용되는 플라즈마 에칭장치의 모식도.

Claims (17)

  1. 피처리 기판의 온도를 제어 가능한 기판재치전극을 포함하는 처리실 내에서, 마스크를 거쳐 가스 플라즈마를 사용하여 피처리기판을 에칭처리하는 플라즈마 처리방법에 있어서,
    반응 생성물의 재입사량 분포에 따라 상기 피처리 기판의 온도를 제어함으로써, 상기 피처리기판의 피에칭부의 측벽에 형성되는 측벽보호막의 면 내 균일성을 유지하면서 플라즈마 처리하는 것을 특징으로 하는 플라즈마 처리방법.
  2. 피처리 기판의 온도를 제어 가능한 기판재치전극을 포함하는 처리실 내에서, 마스크를 거쳐 가스 플라즈마를 사용하여 피처리기판을 처리하는 플라즈마 처리방법에 있어서,
    반응 생성물의 재입사량 분포에 따라 상기 피처리 기판의 온도를 제어함으로써, 상기 피처리기판에 형성되는 측벽보호막의 부착량을 피처리기판의 중앙과 끝단부 사이에서 균일하게 하고, 측벽보호막의 면 내 균일성을 유지하면서 플라즈마 처리하는 것을 특징으로 하는 플라즈마 처리방법.
  3. 피처리 기판의 온도를 제어 가능한 기판재치전극을 포함하는 처리실 내에서, 레지스트를 마스크로 하고 가스 플라즈마를 사용하여 피처리기판을 처리하는 플라즈마 처리방법에 있어서,
    반응 생성물의 재입사량 분포에 따라 상기 피처리 기판의 온도를 제어함으로써, 상기 피처리기판과 플라즈마의 반응에 의하여 발생한 반응생성물이 상기 피처리기판에 입사하여 부착되는 부착량의 균일성을 상기 피처리기판의 면 내에서 유지하면서 상기 피처리기판의 플라즈마 처리를 행하고, 상기 피처리기판에 면 내 균일한 측벽보호막을 형성하는 것을 특징으로 하는 플라즈마 처리방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 피처리기판의 중앙부의 온도를 주변부의 온도보다 높게 유지하면서 상기 피처리기판을 플라즈마 처리하는 것을 특징으로 하는 플라즈마 처리방법.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 기판과 상기 전극간의 간극에 폴리이미드필름 등을 부착하여 열 전도 특성을 변화시킴으로써 상기 피처리기판의 중앙부의 온도를 주변부의 온도보다 높게 유지하면서 상기 피처리기판을 플라즈마 처리하는 것을 특징으로 하는 플라즈마 처리방법.
  6. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 피처리기판의 온도를 계측하고, 상기 온도에 의거하여 상기 피처리기판과 기판유지전극 간에 공급되는 전열용 가스의 압력을 제어장치에 의하여 밸브로 제어하면서 상기 피처리기판을 플라즈마 처리하는 것을 특징으로 하는 플라즈마 처리방법.
  7. 제 1항 내지 제 3항 중의 어느 한 항에 있어서,
    상기 피처리기판에 형성되는 측벽 보호막이 되는 반응생성물의 부착량의 불균일이 상기 피처리기판의 면 내에 있어서 ±10% 이내인 것을 특징으로 하는 플라즈마 처리방법.
  8. 피처리기판을 탑재함과 동시에 상기 피처리기판의 온도를 제어하는 기판재치전극을 구비하고, 플라즈마를 사용하여 상기 피처리기판을 처리하는 플라즈마처리장치에 있어서,
    상기 피처리기판의 중앙부의 온도를 주변부의 온도보다 높게 유지하기 위하여, 상기 기판재치전극의 상기 피처리기판측의 표면을, 상기 피처리기판의 이면과 상기 기판재치전극의 표면 사이의 거리를 상기 피처리기판의 중앙부와 주변부에서 다르게 하여 형성한 것을 특징으로 하는 플라즈마처리장치.
  9. 플라즈마를 사용하여 피처리기판을 처리하는 플라즈마처리장치에 있어서,
    상기 피처리기판을 탑재하는 기판재치전극의 상기 피처리기판측의 표면에, 상기 피처리기판의 중앙부의 온도를 주변부의 온도보다 높게 유지하기 위하여 동심 원형상의 홈을 복수로 구비하고,
    상기 홈의 폭은, 상기 피처리기판의 중심부에서는 넓고, 상기 피처리기판의 주변부에서는 좁게 구성되는 것을 특징으로 하는 플라즈마처리장치.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 기판재치전극에 고주파 바이어스전압을 인가하는 기능을 갖는 것을 특징으로 하는 플라즈마 처리장치.
  11. 제 8 항에 있어서,
    상기 기판재치전극의 표면과 대향하는 상기 피처리기판과의 사이의 거리가 상기 피처리기판 중앙부에서 크고 주변부에서 작은 것을 특징으로 하는 플라즈마 처리장치.
  12. 제 8 항에 있어서,
    상기 기판재치전극의 정전흡착전극이고, 상기 기판재치전극 표면의 일부를 상기 피처리기판 이면과 접촉하는 정전흡착면으로 하고, 상기 피처리기판 이면과 접촉하지 않는 그 의외의 오목한 전극 표면은 상기 피처리기판 온도를 제어하기 위한 가스유로로 하며, 상기 피처리기판 중앙부에서 상기 가스유로의 오목부를 주변부보다 크게 한 것을 특징으로 하는 플라즈마 처리장치.
  13. 제 8 항 또는 제 9 항에 있어서,
    상기 기판재치전극과 상기 기판의 간극을 가변으로 한 것을 특징으로 하는 플라즈마 처리장치.
  14. 제 8 항 또는 제 9 항에 있어서,
    상기 기판재치전극과 상기 기판의 간극에 폴리이미드필름 등을 부착하여 열전도 특성을 변화시킨 것을 특징으로 하는 플라즈마 처리장치.
  15. 제 8항 또는 제 9항에 있어서,
    상기 피처리 기판의 구경이 200mm 이상이고, 상기 피처리 기판에 형성되는 패턴이 0.35㎛ 이하인 것을 특징으로 하는 플라즈마처리장치.
  16. 제 8항 또는 제 9항에 있어서,
    상기 피처리 기판의 온도를 계측하는 센서를 가지고, 상기 센서로부터의 온도에 의거하여 상기 피처리 기판과 기판유지 전극의 사이에 공급되는 전열용 가스의 압력을 제어장치에 의하여 밸브로 제어하는 것을 특징으로 하는 플라즈마처리장치.
  17. 기판재치전극에 피처리 기판을 배치하고 가스 플라즈마를 사용하여 상기 피처리 기판을 처리하는 플라즈마처리장치에 있어서,
    상기 기판재치전극에 설치되어 상기 기판재치전극과 상기 피처리 기판과의 사이에 전열용 가스를 공급하는 복수의 통로와,
    상기 피처리 기판의 면내에 있어서의 반응 생성물의 부착량의 면내 균일성을 유지하도록 반응 생성물의 재입사량 분포에 따라 상기 피처리 기판의 중앙부와 주변부의 온도에 고저차를 가지도록 상기 복수의 통로에 공급하는 전열용 가스의 압력을 각각으로 조정하는 제어수단을 구비한 것을 특징으로 하는 플라즈마처리장치.
KR1019980058158A 1997-12-26 1998-12-24 플라즈마처리방법및플라즈마처리장치 KR100579619B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35997197 1997-12-26
JP9-359971 1997-12-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020050022562A Division KR100579606B1 (ko) 1997-12-26 2005-03-18 플라즈마 처리방법 및 플라즈마 처리장치

Publications (2)

Publication Number Publication Date
KR19990063414A KR19990063414A (ko) 1999-07-26
KR100579619B1 true KR100579619B1 (ko) 2006-11-30

Family

ID=18467244

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019980058158A KR100579619B1 (ko) 1997-12-26 1998-12-24 플라즈마처리방법및플라즈마처리장치
KR1020050022562A KR100579606B1 (ko) 1997-12-26 2005-03-18 플라즈마 처리방법 및 플라즈마 처리장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020050022562A KR100579606B1 (ko) 1997-12-26 2005-03-18 플라즈마 처리방법 및 플라즈마 처리장치

Country Status (3)

Country Link
US (3) US6482747B1 (ko)
JP (1) JP2008166839A (ko)
KR (2) KR100579619B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050211385A1 (en) * 2001-04-30 2005-09-29 Lam Research Corporation, A Delaware Corporation Method and apparatus for controlling spatial temperature distribution
US7250373B2 (en) * 2004-08-27 2007-07-31 Applied Materials, Inc. Method and apparatus for etching material layers with high uniformity of a lateral etch rate across a substrate
US7575168B2 (en) * 2004-10-01 2009-08-18 Nokia Corporation Methods, devices and computer program products for generating, displaying and capturing a series of images of visually encoded data
US7544251B2 (en) * 2004-10-07 2009-06-09 Applied Materials, Inc. Method and apparatus for controlling temperature of a substrate
US7648914B2 (en) * 2004-10-07 2010-01-19 Applied Materials, Inc. Method for etching having a controlled distribution of process results
US8038796B2 (en) 2004-12-30 2011-10-18 Lam Research Corporation Apparatus for spatial and temporal control of temperature on a substrate
CN101133682B (zh) * 2005-03-03 2011-07-20 应用材料股份有限公司 用于蚀刻具有受控制的制程结果分配的方法
KR100745130B1 (ko) * 2006-02-09 2007-08-01 삼성전자주식회사 박막 증착 장치 및 방법
CN101459064B (zh) * 2007-12-13 2011-03-23 中芯国际集成电路制造(上海)有限公司 侧墙基层形成方法
JP5546191B2 (ja) * 2009-09-25 2014-07-09 セイコーインスツル株式会社 半導体装置
US8591755B2 (en) 2010-09-15 2013-11-26 Lam Research Corporation Methods for controlling plasma constituent flux and deposition during semiconductor fabrication and apparatus for implementing the same
US20150332942A1 (en) * 2014-05-16 2015-11-19 Eng Sheng Peh Pedestal fluid-based thermal control
US20180148835A1 (en) * 2016-11-29 2018-05-31 Lam Research Corporation Substrate support with varying depths of areas between mesas and corresponding temperature dependent method of fabricating
US10276364B2 (en) * 2017-05-08 2019-04-30 Applied Materials, Inc. Bevel etch profile control
US20220246402A1 (en) * 2021-02-03 2022-08-04 Tokyo Electron Limited Plasma Processing System And Method Using Radio Frequency And Microwave Power
CN113372591B (zh) * 2021-06-17 2022-09-02 武汉理工大学 一种快速制备超薄聚酰亚胺薄膜的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5556500A (en) * 1994-03-03 1996-09-17 Tokyo Electron Limited Plasma etching apparatus

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4275289A (en) * 1980-02-04 1981-06-23 Western Electric Company, Inc. Uniformly cooled plasma etching electrode
JPS6110238A (ja) * 1985-05-13 1986-01-17 Hitachi Ltd プラズマ処理方法
US5845375A (en) * 1990-09-21 1998-12-08 Minnesota Mining And Manufacturing Company Mushroom-type hook strip for a mechanical fastener
CA2054983A1 (en) * 1990-11-08 1992-05-09 Sotoo Asakura Suspendible composition and process for preparing the same
US6008133A (en) * 1991-04-04 1999-12-28 Hitachi, Ltd. Method and apparatus for dry etching
US5474650A (en) * 1991-04-04 1995-12-12 Hitachi, Ltd. Method and apparatus for dry etching
US6238588B1 (en) * 1991-06-27 2001-05-29 Applied Materials, Inc. High pressure high non-reactive diluent gas content high plasma ion density plasma oxide etch process
US5368685A (en) * 1992-03-24 1994-11-29 Hitachi, Ltd. Dry etching apparatus and method
JPH0718438A (ja) 1993-06-17 1995-01-20 Anelva Corp 静電チャック装置
JPH07249586A (ja) * 1993-12-22 1995-09-26 Tokyo Electron Ltd 処理装置及びその製造方法並びに被処理体の処理方法
US5522934A (en) * 1994-04-26 1996-06-04 Tokyo Electron Limited Plasma processing apparatus using vertical gas inlets one on top of another
US5548470A (en) * 1994-07-19 1996-08-20 International Business Machines Corporation Characterization, modeling, and design of an electrostatic chuck with improved wafer temperature uniformity
US5609720A (en) * 1995-09-29 1997-03-11 Lam Research Corporation Thermal control of semiconductor wafer during reactive ion etching
US5881208A (en) * 1995-12-20 1999-03-09 Sematech, Inc. Heater and temperature sensor array for rapid thermal processing thermal core
US5810933A (en) * 1996-02-16 1998-09-22 Novellus Systems, Inc. Wafer cooling device
US5614026A (en) * 1996-03-29 1997-03-25 Lam Research Corporation Showerhead for uniform distribution of process gas
US5948704A (en) * 1996-06-05 1999-09-07 Lam Research Corporation High flow vacuum chamber including equipment modules such as a plasma generating source, vacuum pumping arrangement and/or cantilevered substrate support
US5846375A (en) * 1996-09-26 1998-12-08 Micron Technology, Inc. Area specific temperature control for electrode plates and chucks used in semiconductor processing equipment
US5935334A (en) * 1996-11-13 1999-08-10 Applied Materials, Inc. Substrate processing apparatus with bottom-mounted remote plasma system
US5855675A (en) * 1997-03-03 1999-01-05 Genus, Inc. Multipurpose processing chamber for chemical vapor deposition processes
US5978202A (en) * 1997-06-27 1999-11-02 Applied Materials, Inc. Electrostatic chuck having a thermal transfer regulator pad
US5965463A (en) * 1997-07-03 1999-10-12 Applied Materials, Inc. Silane etching process
US6129808A (en) * 1998-03-31 2000-10-10 Lam Research Corporation Low contamination high density plasma etch chambers and methods for making the same
JP3834466B2 (ja) * 2000-10-30 2006-10-18 株式会社日立製作所 半導体製造装置の制御方法
US6962644B2 (en) * 2002-03-18 2005-11-08 Applied Materials, Inc. Tandem etch chamber plasma processing system
JP3950806B2 (ja) * 2003-03-05 2007-08-01 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
JP2006216822A (ja) * 2005-02-04 2006-08-17 Hitachi High-Technologies Corp ウェハ処理装置およびウェハ処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5556500A (en) * 1994-03-03 1996-09-17 Tokyo Electron Limited Plasma etching apparatus

Also Published As

Publication number Publication date
US20060060300A1 (en) 2006-03-23
US20030060054A1 (en) 2003-03-27
KR20050042462A (ko) 2005-05-09
KR19990063414A (ko) 1999-07-26
US6482747B1 (en) 2002-11-19
KR100579606B1 (ko) 2006-05-12
JP2008166839A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
KR100579606B1 (ko) 플라즈마 처리방법 및 플라즈마 처리장치
US6391787B1 (en) Stepped upper electrode for plasma processing uniformity
US5753066A (en) Plasma source for etching
KR100352770B1 (ko) 식각균일도개선을 위한 표면기복유도 플라즈마 향상기술
US7396771B2 (en) Plasma etching apparatus and plasma etching method
KR20020041340A (ko) 에칭율의 균일성을 개선하기 위한 기술
KR20060047378A (ko) 플라즈마 에칭 방법
JP2001110784A (ja) プラズマ処理装置および処理方法
JP2000183038A (ja) プラズマ処理装置
US20120108072A1 (en) Showerhead configurations for plasma reactors
JP4237317B2 (ja) プラズマ処理装置
US20030010453A1 (en) Plasma processing apparatus and plasma processing method
JP3531511B2 (ja) プラズマ処理装置
JPH10134995A (ja) プラズマ処理装置及びプラズマ処理方法
JP3408994B2 (ja) プラズマ処理装置及びプラズマ処理装置の制御方法
US6506687B1 (en) Dry etching device and method of producing semiconductor devices
KR20210010425A (ko) 플라스마 처리 장치
US11557485B2 (en) Plasma processing method and plasma processing apparatus
JP2004241792A (ja) プラズマ処理装置
US20220044938A1 (en) Silicon dry etching method
JP4865951B2 (ja) プラズマエッチング方法
JP3172340B2 (ja) プラズマ処理装置
JP3500178B2 (ja) ドライエッチング方法
US20020168814A1 (en) Plasma processing method and apparatus
JPH0883787A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee