KR100577378B1

KR100577378B1 - 디지털방송 수신카드 인터페이스장치

Info

Publication number: KR100577378B1
Application number: KR1019990033051A
Authority: KR
Inventors: 권철; 임재민
Original assignee: 삼성전자주식회사
Priority date: 1999-08-12
Filing date: 1999-08-12
Publication date: 2006-05-09
Also published as: KR20010017501A

Abstract

본 발명은 컴퓨터내에 장착 가능한 카드형태로 구성되어 고화질 텔레비젼(HDTV: High Definition Television)용 디지털방송을 수신할 수 있는 디지털방송 수신카드와 PCI 컨트롤러(Peripheral Component Interconnection Controller)간의 인터페이스를 수행함에 있어서, 각각의 제어신호를 프로그래머블 로직(Programmable Logic)으로 구현한 디지털방송 수신카드 인터페이스장치에 관한 것이다.

본 발명의 특징은, 컴퓨터에 장착되어 디지털방송신호를 수신하는 디지털방송 수신카드와, 디지털방송 수신카드에 의해 수신된 디지털방송을 컴퓨터에서 시청할 수 있도록 컴퓨터를 포함하며, 디지털방송 수신카드와 컴퓨터간에 PCI방식으로 통신 가능하도록 인터페이싱하는 인터페이스장치에 있어서: 인터페이스장치는, 디지털방송 수신카드내의 오디오 처리부와 비디오 처리부 및 채널 선택부와 IIC칩의 리셋을 제어하는 리셋신호와, 해상도 조정신호와, 오디오 뮤트상태 제어신호와, 클럭버퍼 스위칭신호와, 그래픽 처리부의 리셋신호를 발생하는 PCI 컨트롤러 인터페이스포트와; 디지털방송 수신카드내에 구성된 각 구성블럭의 인에이블상태를 제어하는 칩 선택포트와; 디지털방송 수신카드를 통해 수신된 디지털방송신호를 컴퓨터에 전송하고 저장하는 상태를 제어하는 TS-디멀티플렉서 제어포트와; 그래픽 처리부를 제어하기 위한 각종 제어신호를 발생하는 그래픽 처리부 제어포트와; 디지털방송 수신카드내에 구성된 각 구성블럭의 인터럽트신호를 발생하는 인터럽트포트 와; IIC칩의 동작을 제어하는 IIC 제어포트와; 데이터 비트들에 대한 팬 아웃 때문에 사용된 각종 버퍼들의 동작상태를 제어하기 위한 제어신호를 발생하는 버퍼 제어포트를 포함하며; 인터페이스부는, PCI 컨트롤러로부터 각종 제어신호를 인가받아 제어신호에 대응하여 디지털방송 수신카드내의 각 구성블럭을 제어하는 구동제어신호를 발생하도록 한 점에 있다.

본 발명은 저가의 디지털방송 수신카드를 컴퓨터에 장착하고, PCI 인터페이스장치를 통하여 컴퓨터와 디지털방송 수신카드간에 PCI방식으로 통신하여 디지털방송을 수신할 수 있도록 함으로써, 저렴한 가격으로 높은 수준의 방송서비스를 제공할 수 있으며, 사용자의 경제적인 부담을 해소하였다.

디지털방송, 수신카드, PCI, 인터페이스, 프로그래머블 로직

Description

디지털방송 수신카드 인터페이스장치{APPARATUS FOR INTERFACING OF DIGITAL BROADCASTING RECEIVING CARD USING PERSONAL COMPUTER}

도 1은 본 발명에 적용된 디지털방송 수신카드를 컴퓨터에 장착하여 사용하는 사용상태도이고,

도 2는 본 발명에 적용된 디지털방송 수신카드의 개략적 블럭도이며,

도 3은 도 2에 도시된 인터페이스부의 상세구조도이고,

도 4는 도 2에 도시된 인터페이스부의 데이터 입/출력상태도이다.

＜도면의 주요부분에 대한 부호의 설명＞

100: 디지털방송 수신카드 109: TS-디멀티플렉서

114: 그래픽 처리부 115: PCI 컨트롤러

116: 인터페이스부 117: PCI 컨트롤러 인터페이스포트

118: 인터럽트포트 119: IIC 제어포트

120: 버퍼 제어포트 121: GP I/O포트

122: 칩 선택포트 123: TS-디멀티플렉서 제어포트

124: 그래픽 처리부 제어포트

본 발명은 디지털방송 수신카드 인터페이스장치에 관한 것으로서, 보다 상세하게는 컴퓨터내에 장착 가능한 카드형태로 구성되어 고화질 텔레비젼(HDTV: High Definition Television)용 디지털방송을 수신할 수 있는 디지털방송 수신카드와 PCI 컨트롤러(Peripheral Component Interconnection Controller)간의 인터페이스를 수행함에 있어서, 각각의 제어신호를 프로그래머블 로직(Programmable Logic)으로 구현한 디지털방송 수신카드 인터페이스장치에 관한 것이다.

최근, 디지털시대의 도래로 인해 각종 디지털기술이 방송분야에 적극 도입되고 있는데, 특히, 디지털형식으로 데이터를 처리하는 오디오/비디오 압축기술의 발달은 디지털 위성방송을 실현할 수 있는 직접적인 배경이 되고 있다.

이와 더불어, 디지털 위성방송은 통신위성 및 방송기술의 발전에 힘입은 바 크며, 기존의 통신산업과 컴퓨터산업, 그리고 방송과 영화산업들간의 경계가 허물어지고, 각 분야의 특징으로 인식되었던 요소들이 다른 분야로 확대되는 현상의 결과라 할 수 있다.

디지털 위성방송시스템의 근간인 디지털 DBS(Direct Broadcasting Satellite) 방송시스템 기술은 ISO(International Standard Organization)의 MPEG 위원회(ISO/IEC JTC/SC2/WG11)에 의한 MPEG-2(Moving Picture Experts Group-2) 시스템(ISO/IEC 13818-1)과 비디오(ISO/IEC 13818-2) 및 오디오(ISO/IEC 13818-3)에 대한 표준화가 완료되고, 유럽의 DVB(Digital Video Broadcasting) 과제 및 ETSI(Europe Telecommunications Standards Institute)에 의한 서비스정보(Service Information), 스크램블링(Scrambling)방식, 채널 코딩(Channel Coding) 및 변조방식 등을 포함한 디지털 텔레비젼 시스템(위성, 지상, 케이블)에 대한 표준화가 성공적으로 완료됨에 따라 이에 대한 현실화 및 기술 공유가 국제적으로 널리 확산되고 있는 추세이다.

현재 서비스되고 있는 주요 디지털 위성방송 관련 서비스들의 연혁을 간단히 살펴보면, 1994년 중반, 미국의 프라임스타 파트너즈(Prime Star Partners)가 MPEG과 유사한 디지치퍼(Digichipher) 기술을 종래의 DBS에 적용하여 프라임스타 DBS(Prime Star DBS)서비스를 시작함과 동시에, 디렉텔레비젼/USSB(DirecTV/United States Satellite Broadcasting Company)도 MPEG-1 비디오기술을 이용한 디지털 DBS서비스를 시작하면서 디지털 위성방송 서비스는 본격적인 궤도에 오르게 되었다.

이후, 1996년 초반부터는 MPEG-2기술과 DVB표준을 적용한 티콤(Tee-Comm)사의 알파스타(Alphastar)와 에코스타 콤(Echostar Comm)사의 디쉬 네트워크(DISH Network)가 서비스되고 있으며, 그 뒤를 이어 일본과 유럽이 각각의 통신위성과 고유한 디지털 위성방송방식을 이용하여 디지털 위성방송 서비스에 적극적으로 참여하고 있다. 또한, 대한만국의 한국통신(KT: Korea Telecommunication)도 1996년 7 월부터 무궁화호 위성(Koreasat)을 통해 MPEG-2기술과 DVB표준을 적용한 디지털 위성방송 서비스를 시작하고 있다.

디지털 위성방송 기술의 발달은 중계기 대역폭의 효율적인 이용, 비디오 및 오디오의 품질개선, 수신안테나의 소형화 등과 같은 텔레비젼방송 측면에서의 이점을 제공할 뿐만 아니라 이와 더불어 데이터 서비스를 가능하게 하며, 전송신호가 디지털임에 기인하여 다른 통신시스템이나 컴퓨터시스템 및 서로 다른 디지털 방송시스템과 용이하게 접목·융합할 수 있음에 따라 광범위한 기술 파급효과를 창출할 수 있다.

즉, 디지털 위성방송은 압축된 디지털 영상 및 음성을 사용하기 때문에 위성방송 중계기 당 하나의 채널만을 할당하던 기존의 아날로그 위성방송과는 달리 단일 중계기에 다수의 채널을 배정할 수 있음에 따라 아날로그 위성방송에 비해 주어진 대역폭을 더욱더 효율적으로 사용할 수 있으며, 또한, 통신시스템과 대형 컴퓨터시스템 등과 정보를 공유할 수 있어 다양한 신종 정보서비스의 등장을 재촉하고 있다.

전술한 바와 같이, 디지털 위성방송은 디지털 압축영상과 음성을 제공하는 것 외에도 부가적인 각종 디지털 서비스를 제공할 수 있는 환경을 보유하고 있으며, 디지털 신호처리를 수행함에 기인하여 아날로그 시스템에 비해 서비스의 유연성, 채널 확장성 등과 같은 이점을 지니고 있음에 따라 새로운 부가가치를 창출할 수 있는 잠재력을 내재하고 있는 실정이다.

한편, 사용자가 디지털방송(위성, 지상, 케이블)을 수신하기 위해서는 디지 털방송 수신가능 텔레비젼(HDTV)을 구입하거나 위성방송수신용 단말기(SBR(Satellite Broadcast Receiver), STB(Set Top Box) 등)를 별도 구입하여 아날로그방송 텔레비젼에 연결하여 사용하여야만 한다.

그런데, 이와 같은 종래의 디지털방송 수신시스템에 의하면 다음과 같은 문제점(들)이 발생한다.

즉, 현재 개발 및 시판중인 고화질 텔레비젼(HDTV)과 위성방송 수신용 단말기의 가격이 고가이므로, 일반 사용자가 구입하기에는 경제적인 부담감을 느끼게 된다.

따라서, 본 발명은 이와 같은 문제점(들)을 해결하기 위한 것으로서, 본 발명의 목적은 디지털방송을 수신할 수 있는 수신기를 컴퓨터에 장착 가능한 카드형태로 구성하고, 이 디지털방송 수신카드가 PCI버스를 통한 데이터의 입/출력상태를 제어하는 PCI 컨트롤러와 통신이 가능하도록 인터페이스하는 디지털방송 수신카드 인터페이스장치를 제공함에 있다.

이와 같은 목적(들)을 달성하기 위한 본 발명의 특징은, 컴퓨터에 장착되어 디지털방송신호를 수신하는 디지털방송 수신카드와, 디지털방송 수신카드에 의해 수신된 디지털방송을 컴퓨터에서 시청할 수 있도록 컴퓨터를 포함하며, 디지털방송 수신카드와 컴퓨터간에 PCI방식으로 통신 가능하도록 인터페이싱하는 인터페이스장치에 있어서: 인터페이스장치는, 디지털방송 수신카드내의 오디오 처리부와 비디오 처리부 및 채널 선택부와 IIC칩의 리셋을 제어하는 리셋신호와, 해상도 조정신호와, 오디오 뮤트상태 제어신호와, 클럭버퍼 스위칭신호와, 그래픽 처리부의 리셋신호를 발생하는 PCI 컨트롤러 인터페이스포트와; 디지털방송 수신카드내에 구성된 각 구성블럭의 인에이블상태를 제어하는 칩 선택포트와; 디지털방송 수신카드를 통해 수신된 디지털방송신호를 컴퓨터에 전송하고 저장하는 상태를 제어하는 TS-디멀티플렉서 제어포트와; 그래픽 처리부를 제어하기 위한 각종 제어신호를 발생하는 그래픽 처리부 제어포트와; 디지털방송 수신카드내에 구성된 각 구성블럭의 인터럽트신호를 발생하는 인터럽트포트와; IIC칩의 동작을 제어하는 IIC 제어포트와; 데이터 비트들에 대한 팬 아웃 때문에 사용된 각종 버퍼들의 동작상태를 제어하기 위한 제어신호를 발생하는 버퍼 제어포트를 포함하며; 인터페이스부는, PCI 컨트롤러로부터 각종 제어신호를 인가받아 제어신호에 대응하여 디지털방송 수신카드내의 각 구성블럭을 제어하는 구동제어신호를 발생하도록 한 점에 있다.

여기서, PCI 컨트롤러 인터페이스포트는 오디오 디코더의 리셋상태를 제어하는 1비트와, 비디오 디코더 리셋상태를 제어하는 1비트와, 채널 칩 리셋상태를 제어하는 1비트와, 디지털방송신호의 해상도를 제어하는 2비트와, 오디오 뮤트상태를 제어하는 1비트와, IIC칩의 리셋상태를 제어하는 1비트와, 그래픽 처리부의 리셋상태를 제어하는 1비트를 포함하는 적어도 8비트 이상의 제어신호를 발생한다.

또한, 칩 선택포트는 수신된 디지털방송신호를 각종 신호별로 분리하는 TS-디멀티플렉서의 인에이블상태를 제어하는 1비트와, 오디오 디코더의 인에이블상태를 제어하는 1비트와, 그래픽 처리부의 인에이블상태를 제어하는 1비트와, IIC칩의 인에이블상태를 제어하는 1비트를 포함하는 적어도 4비트 이상의 제어신호를 발생한다.

그리고, TS-디멀티플렉서 제어포트는 TS-디멀티플렉서로부터 1비트의 제어신호를 인가받아, 디지털방송신호를 컴퓨터에 리드/라이트하기 위한 1비트의 리드/라이트신호와, 1비트의 컴퓨터 어드레스 스트로보신호와, 1비트의 컴퓨터 데이터 스트로보신호를 발생한다.

또한, 그래픽 처리부 제어포트는 그래픽 처리부로부터 1비트의 제어시호를 인가받아, 그래픽 처리부의 라이트 인에이블상태를 제어하는 1비트의 라이트 인에이블신호와, 그래픽 처리부의 출력 인에이블상태를 제어하는 1비트의 출력 인에이블신호와, 그래픽 처리부의 리드/라이트상태를 제어하는 1비트의 리드/라이트신호를 발생한다.

그리고, 인터럽트포트는 디지털방송 수신카드내의 각 구성블럭으로부터 TS-디멀티플렉서 인터럽트신호와 비디오 디코더 인터럽트신호와 오디오 디코더 인터럽트신호와 IIC칩 인터럽트신호를 인가받아 PCI 컨트롤러에 인터럽트신호를 발생한다.

또한, IIC 제어포트는 1비트의 IIC 클럭신호와, 1비트의 IIC 응답신호를 발생하여 IIC 칩으로 출력한다.

그리고, IIC 클럭신호는 주파수가 10메가헤르츠이며, 디지털방송 수신카드에서 발생되는 메인클럭을 분주하여 사용한다.

또한, 버퍼 제어포트는 다수개의 버퍼 중 어느 하나의 버퍼를 지정하기 위한 적어도 1비트 이상의 버퍼지정신호와, 지정된 어느 하나의 버퍼를 인에이블시키기 위한 적어도 1비트 이상의 버퍼 인에이블신호를 포함한다.

이하, 본 발명의 바람직한 실시예(들)에 대하여 첨부도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호로 표기되었음에 유의하여야 한다. 또한, 하기의 설명에서는 구체적인 회로의 구성소자 등과 같은 많은 특정사항들이 도시되어 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 1에는 본 발명에 적용된 디지털방송 수신카드를 컴퓨터에 장착하여 사용하는 사용상태도가 도시되어 있고, 도 2에는 본 발명에 적용된 디지털방송 수신카드의 개략적 블럭도가 도시되어 있으며, 도 3에는 도 2에 도시된 인터페이스부의 상세구조도가 도시되어 있고, 도 4에는 도 2에 도시된 인터페이스부의 데이터 입/출력상태도가 도시되어 있다.

먼저, 도 1을 설명하면, 디지털방송 수신카드(100)에는 안테나선(101)을 접속할 수 있는 접속단자(102)가 설치되며, 컴퓨터(200)내의 슬롯(201)에 전기적으로 결합될 수 있도록 카드핀부(103)가 형성된다. 즉, 디지털방송 수신카드(100)의 카드핀부(103)를 컴퓨터(200)의 슬롯(201)에 장착하면, 컴퓨터(200)의 메인프로세서는 디지털방송 수신카드(100)와 PCI방식으로 통신하면서 디지털방송을 수신하기 위한 각종 기능을 지원하거나 수신된 정보를 저장하는 등의 처리를 수행한다.

다음으로, 도 2를 참조하여 디지털방송 수신카드(100)의 구성을 설명하면 다음과 같다.

튜너(104)는 안테나선(101)을 통하여 수신된 각 채널별 아날로그 방송신호 중 사용자가 원하는 특정채널의 아날로그 방송신호를 동조한 후, 중간주파수 증폭부(105)에 출력한다.

중간주파수 증폭부(105)는 튜너(104)에 의해 동조된 아날로그 방송신호의 중간주파수대역을 신호처리에 적합한 크기로 증폭한 후, 아날로그/디지털 컨버터(106)에 출력한다.

아날로그/디지털 컨버터(106)는 중간주파수 증폭부(105)에서 증폭된 아날로그 방송신호를 디지털형태로 변환한 후, 채널 1 디코더(107)에 출력한다.

채널 1 디코더(107)는 아날로그/디지털 컨버터(106)에서 변환된 디지털 방송신호에 대하여 각종 신호복원작업을 처리한다. 즉, 채널 1 디코더(107)는 전송오류 및 간섭 등으로 인하여 손상된 디지털 방송신호의 에러정정 및 복원작업 등을 수행하여 원래의 신호로 복원시키는 작업을 담당한다.

채널 2 디코더(108)는 채널 1 디코더(107)와 함께 손상된 디지털 방송신호를 원래의 신호로 복원하는 작업을 수행하는데, 이때, 채널 2 디코더(108)는 데이터 패킷의 각 심벌간의 간섭(ISI: Inter Symbol Interference)을 제거하는 등화기(Equalizer)로 구성된다.

TS-디멀티플렉서(Transport Stream Demultiplexer)(109)는 채널 1 디코더(107) 및 채널 2 디코더(108)에 의해 복원 처리된 디지털 방송신호 중 비디오신호와 오디오신호 및 텍스트신호를 분리하여 이를 각각의 구성블럭에 선택적으로 출력한다.

오디오 디코더(110)는 AC-3방식(돌비(Doolby)방식)으로 오디오신호를 처리하여 스테레오(L_CH, R_CH)와 서라운드(RL_CH, RR_CH)와 센터(C) 및 우퍼(Woofer) 등의 5.1채널의 오디오신호로 출력한다.

증폭부(111)는 오디오 디코더(110)에서 출력된 5.1채널의 오디오신호를 사용자가 식별할 수 있는 소정의 크기로 증폭한 후, 사용자가 인식할 수 있도록 스피커를 통해 최종 출력하는 역할을 담당한다.

비디오 디코더(112)는 TS-디멀티플렉서(109)에서 분리된 비디오데이터의 압축상태를 해제한다.

포맷 컨버터(113)는 비디오 디코더(112)에서 압축 해제된 비디오데이터를 기 설정된 특정포맷으로 변환한다. 즉, 포맷 컨버터(113)는 해당 비디오데이터를 NTSC 혹은 PAL방식 중 모니터에 표시 가능한 방송형태로 변환함과 동시에 해상도, 색상 등 모니터에 표현 가능한 각종 상태를 기 설정된 값에 따라 변환한다.

그래픽 처리부(OSGM: On Screen Graphic Module)(114)는 포맷 컨버터(113)에서 처리된 비디오데이터 혹은 TS-디멀티플렉서(109)에서 분리된 텍스트정보를 모니터에 표시 가능한 R, G, B로 변환하여 모니터에 최종 출력한다.

PCI 컨트롤러(Peripheral Component Interconnection Controller)(115)는 PCI버스를 통한 데이터의 입/출력상태를 제어한다. 즉, PCI 컨트롤러(115)는 컴퓨터(200)가 수신된 방송신호 중 데이터정보를 원할 경우, TS-디멀티플렉서(109)에서 분리된 데이터정보를 PCI방식으로 컴퓨터(200)의 메인프로세서에 전송한다. 여기서, PCI방식에 대하여 간략하게 설명하면, PCI방식은 개인용 컴퓨터용 입/출력버스(I/O Bus)의 명세로, 프로토콜(Protocol)이 단순하다. VESA 로컬버스가 가졌던 데이터 대기시간이나 확장성을 보다 넓힌 차세대 로컬버스로, 인텔(Intel)사에 의해 설계되었다. 현재의 VESA 로컬버스가 3개 정도의 주변기기를 지원하는데 비해 PCI는 동시에 10까지 주변기기를 연결할 수 있는 "Plug-in Display"개념으로써, 접속된 주변기기들이 자동적으로 배열되도록 하였다. PCI는 중앙처리장치(혹은 메인프로세서)와 동시에 작동할 수 있는 독자적인 버스 마스터링을 가지고 있어 주변장치의 속도가 중앙처리장치의 속도를 따라가지 못하는 경우에도 주변장치의 동작과는 별개로 계속해서 작업을 할 수 있으며, 동시에 주변장치 의 동작상황이 퍼스널 컴퓨터의 메인프로세서에 체크되므로, 멀티미디어 동작환경에서 매우 유리한 방식이다. 또한, PCI 컨트롤러(115)는 컴퓨터(200)로부터 제공되는 구동전원이 디지털방송 수신카드(100)내의 각 구성부에 공급되는 것을 제어한다.

인터페이스부(116)는 PCI 컨트롤러(115)와 디지털방송 수신카드(100) 내의 각 구성블럭간에 PCI방식으로 통신할 수 있도록 인터페이싱한다. 즉, 인터페이스부(116)는 PCI 컨트롤러(115)로부터 제공되는 각종 상태신호에 대응하여 디지털방송 수신카드(100) 내의 각 구성블럭을 제어하기 위한 제어신호를 발생한다. 이때, 인터페이스부(116)는 프로그래머블 로직 디바이스(프로그램이 가능한 연산기형태)로 구성된다.

한편, 도 3 및 도 4를 참조하여 인터페이스부(116)에 대하여 보다 상세히 설명하면 다음과 같다.

도 3 및 도 4에 도시된 바와 같이, 인터페이스부(116)는 PCI 컨트롤러(115)와의 인터페이스를 위한 PCI 컨트롤러 인터페이스포트(117)와, 인터럽트신호의 발생을 위한 인터럽터포트(118)와, IIC방식의 통신라인의 제어를 위한 IIC 제어포트(119)와, 버퍼 제어를 위한 버퍼 제어포트(120)와, 디지털방송 수신카드(100) 내의 각 구성부를 전반적으로 제어하기 위한 GP I/O(General Purpose Input/Output) 포트(121)와, 칩을 선택하기 위한 칩 선택포트(122)와, TS-디멀티플렉서(109)를 제어하기 위한 TS-디멀티플렉서 제어포트(123)와, 그래픽 처 리부(114)를 제어하기 위한 그래픽 처리부 제어포트(124)로 구성된다.

이와 같은 구성을 갖는 본 발명의 동작에 대하여 설명하면 다음과 같다.

PCI 컨트롤러(115)는 PCI버스를 통해 PCI신호들을 제어하며, 로컬(Local)버스를 통해 인터페이스부(116)의 프로그래머블 로직 구현에 필요한 어드레스, 데이터 및 로컬 컨트롤 신호들을 인터페이스부(116)에 제공한다.

인터페이스부(116)는 PCI 컨트롤러(115)로부터 공급된 신호를 이용하여 디지털방송 수신카드(100) 내의 각 구성블럭을 제어하기 위한 제어신호를 발생한다.

즉, GP I/O포트(121)에서 출력되는 두 개의 신호는 입력 혹은 출력으로 선택할 수 있고, 논리상태("하이" 혹은 "로우"상태)를 프로그래밍할 수 있게 되어 있다. 여기서는 16비트가 사용되며, 각각의 사용용도는 아래의 표 1과 같다.

GP I/O 0	오디오디코더스위치 리셋신호	GP I/O 8	사용하지 않음
GP I/O 1	비디오디코더스위치 리셋신호	GP I/O 9	클럭버퍼 스위칭신호
GP I/O 2	채널1디코더스위치 리셋신호	GP I/O 10	사용하지 않음
GP I/O 3	포맷컨버터해상도 제어0신호	GP I/O 11	튜너보드 제어신호
GP I/O 4	포맷컨버터해상도 제어1신호	GP I/O 12	튜너보드 제어신호
GP I/O 5	오디오 뮤트제어신호	GP I/O 13	튜너보드 제어신호
GP I/O 6	IIC칩스위치 리셋신호	GP I/O 14	튜너보드 제어신호
GP I/O 7	사용하지 않음	GP I/O 15	그래픽처리부스위치 리셋신호

또한, 칩 선택포트(122)에서 출력된 신호는 어드레스 디코딩에 의해 만들어진 칩 인에이블신호로서 8비트가 할당되며, 각각의 사용용도는 아래의 표 2와 같다.

PCE#0	TS-디멀티플렉서 칩 인에이블신호	PCE#4	사용하지 않음
PCE#1	오디오 디코더 칩 인에이블신호	PCE#5	사용하지 않음
PCE#2	그래픽 처리부 칩 인에이블신호	PCE#6	사용하지 않음
PCE#3	IIC 칩 인에이블신호	PCE#7	사용하지 않음

그리고, TS-디멀티플렉서 제어포트(123)는 TS-디멀티플렉서(109)로부터 공급되는 1개의 HDTACK#을 인가받아 3개의 HAS#, HDIR, DS1#을 생성한 후 TS-디멀티플렉서(109)로 공급하며, 각각의 사용용도는 아래의 표 3과 같다.

HDTACK#	메인프로세서의 데이터 전송 확인신호	HDIR	메인프로세서의 리드/라이트신호
HAS#	메인프로세서의 어드레스 스트로보신호	DS1#	메인프로세서의 데이터 스트로보신호

또한, 그래픽 처리부 제어포트(124)는 그래픽 처리부(114)로부터 OSGM_Ready를 인가받아 Ready#을 생성하여 PCI 컨트롤러(115)에 공급함과 동시에 3개의 POE#, PWE#, IORNW를 발생하여 그래픽 처리부(114)에 제공한다. 이때, 각 신호의 사용용도는 아래의 표 4와 같다.

OSGM RDY	OSGM Ready신호	PWE#	라이트 인에이블신호
POE#	OSGM 출력 인에이블신호	IORNW	리드/라이트신호

그리고, 인터럽트포트(118)는 4개의 TS_INT#, AUD_INT#, VID_INT#, IIC_INT#를 인가받아 1개의 LINT#를 생성하여 PCI 컨트롤러(115)에 제공한다. 이때 각 신호의 사용용도는 아래의 표 5와 같다.

TS_INT#	TS-디멀티플렉서 인터럽트신호	VID_INT#	비디오 디코더 인터럽트신호
AUD_INT#	오디오 디코더 인터럽트신호	IIC_INT#	IIC 칩 인터럽트신호

또한, IIC 제어포트(119)는 2개의 컨트롤신호(IIC_CLK, IIC_ACK#)를 발생하여 IIC 칩에 제공하며, 이에 대한 각 신호의 사용용도는 아래의 표 6과 같다.

IIC_CLK

IIC 클럭

IIC_ACK#

IIC 확인신호

여기서, IIC 클럭은 10㎒이며, 시스템 내부에서 발생된 메인클럭을 분주하여 사용한다.

그리고, 버퍼 제어포트(120)는 데이터 비트들의 팬 아웃(Fan-out) 때문에 사용한 버퍼의 컨트롤신호로서, 4개의 3.3V_BDIR, 3.3V_BEN#, 5V_BEN#, 5V_BDIR을 생성하여 각각의 버퍼로 출력한다. 이때, 각 신호의 사용용도는 아래의 표 7과 같다.

3.3V_BDIR	3.3V 버퍼 지시신호	5V_BDIR	5V 버퍼 지시신호
3.3V_BEN#	3.3V 버퍼 인에이블신호	5V_BEN#	5V 버퍼 인에이블신호

이와 같은 제어를 통하여 디지털방송 수신카드와 컴퓨터간의 인터페이스가 가능하게 된다.

이와 같이, 본 발명의 상세한 설명에서는 구체적인 실시예(들)에 관해 설명하였으나, 본 발명의 범주에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시예(들)에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

결국, 본 발명에 의한 디지털방송 수신카드 인터페이스장치에 따르면, 다음과 같은 이점이 발생한다.

즉, 저가의 디지털방송 수신카드를 컴퓨터에 장착하고, PCI 인터페이스장치를 통하여 컴퓨터와 디지털방송 수신카드간에 PCI방식으로 통신하여 디지털방송을 수신할 수 있도록 함으로써, 저렴한 가격으로 높은 수준의 방송서비스를 제공할 수 있으며, 사용자의 경제적인 부담을 해소하였다.

Claims

컴퓨터에 장착되어 디지털방송신호를 수신하는 디지털방송 수신카드와, 상기 디지털방송 수신카드에 의해 수신된 상기 디지털방송을 상기 컴퓨터에서 시청할 수 있도록 상기 컴퓨터를 포함하며, 상기 디지털방송 수신카드와 상기 컴퓨터간에 PCI방식으로 통신 가능하도록 인터페이싱하는 인터페이스장치에 있어서:

상기 인터페이스장치는,

상기 디지털방송 수신카드내의 오디오 처리부와 비디오 처리부 및 채널 선택부와 IIC칩의 리셋을 제어하는 리셋신호와, 해상도 조정신호와, 오디오 뮤트상태 제어신호와, 클럭버퍼 스위칭신호와, 그래픽 처리부의 리셋신호를 발생하는 PCI 컨트롤러 인터페이스포트;

상기 디지털방송 수신카드내에 구성된 각 구성블럭의 인에이블상태를 제어하는 칩 선택포트;

상기 디지털방송 수신카드를 통해 수신된 상기 디지털방송신호를 상기 컴퓨터에 전송하고 저장하는 상태를 제어하는 TS-디멀티플렉서 제어포트;

상기 그래픽 처리부를 제어하기 위한 각종 제어신호를 발생하는 그래픽 처리부 제어포트;

상기 디지털방송 수신카드내에 구성된 각 구성블럭의 인터럽트신호를 발생하는 인터럽트포트;

IIC칩의 동작을 제어하는 IIC 제어포트; 및

데이터 비트들에 대한 팬 아웃 때문에 사용된 각종 버퍼들의 동작상태를 제어하기 위한 제어신호를 발생하는 버퍼 제어포트를 포함하며;

상기 인터페이스부는, 상기 PCI 컨트롤러로부터 각종 제어신호를 인가받아 상기 제어신호에 대응하여 상기 디지털방송 수신카드내의 각 구성블럭을 제어하는 구동제어신호를 발생하도록 한 것을 특징으로 하는 디지털방송 수신카드 인터페이스장치.
제 1 항에 있어서, 상기 PCI 컨트롤러 인터페이스포트는,

상기 오디오 디코더의 리셋상태를 제어하는 1비트와, 상기 비디오 디코더 리셋상태를 제어하는 1비트와, 상기 채널 칩 리셋상태를 제어하는 1비트와, 상기 디지털방송신호의 해상도를 제어하는 2비트와, 오디오 뮤트상태를 제어하는 1비트와, 상기 IIC칩의 리셋상태를 제어하는 1비트와, 상기 그래픽 처리부의 리셋상태를 제어하는 1비트를 포함하는 적어도 8비트 이상의 제어신호를 발생하도록 한 것을 특징으로 하는 디지털방송 수신카드 인터페이스장치.
제 1 항에 있어서, 상기 칩 선택포트는,

수신된 상기 디지털방송신호를 각종 신호별로 분리하는 TS-디멀티플렉서의 인에이블상태를 제어하는 1비트와, 상기 오디오 디코더의 인에이블상태를 제어하는 1비트와, 상기 그래픽 처리부의 인에이블상태를 제어하는 1비트와, 상기 IIC칩의 인에이블상태를 제어하는 1비트를 포함하는 적어도 4비트 이상의 제어신호를 발생하도록 한 것을 특징으로 하는 디지털방송 수신카드 인터페이스장치.
제 1 항에 있어서, 상기 TS-디멀티플렉서 제어포트는,

상기 TS-디멀티플렉서로부터 1비트의 제어신호를 인가받아, 상기 디지털방송신호를 상기 컴퓨터에 리드/라이트하기 위한 1비트의 리드/라이트신호와, 1비트의 컴퓨터 어드레스 스트로보신호와, 1비트의 컴퓨터 데이터 스트로보신호를 발생하도록 한 것을 특징으로 하는 디지털방송 수신카드 인터페이스장치.
제 1 항에 있어서, 상기 그래픽 처리부 제어포트는,

상기 그래픽 처리부로부터 1비트의 제어시호를 인가받아, 상기 그래픽 처리부의 라이트 인에이블상태를 제어하는 1비트의 라이트 인에이블신호와, 상기 그래픽 처리부의 출력 인에이블상태를 제어하는 1비트의 출력 인에이블신호와, 상기 그래픽 처리부의 리드/라이트상태를 제어하는 1비트의 리드/라이트신호를 발생하도록 한 것을 특징으로 하는 디지털방송 수신카드 인터페이스장치.
제 1 항에 있어서, 상기 인터럽트포트는,

상기 디지털방송 수신카드내의 각 구성블럭으로부터 상기 TS-디멀티플렉서 인터럽트신호와 상기 비디오 디코더 인터럽트신호와 상기 오디오 디코더 인터럽트신호와 상기 IIC칩 인터럽트신호를 인가받아 상기 PCI 컨트롤러에 인터럽트신호를 발생하도록 한 것을 특징으로 하는 디지털방송 수신카드 인터페이스장치.
제 1 항에 있어서, 상기 IIC 제어포트는,

1비트의 IIC 클럭신호와, 1비트의 IIC 응답신호를 발생하여 상기 IIC 칩으로 출력하도록 한 것을 특징으로 하는 디지털방송 수신카드 인터페이스장치.
제 7 항에 있어서, 상기 IIC 클럭신호는,

주파수가 10메가헤르츠이며, 상기 디지털방송 수신카드에서 발생되는 메인클럭을 분주하여 사용하는 것을 특징으로 하는 디지털방송 수신카드 인터페이스장치.
제 1 항에 있어서, 상기 버퍼 제어포트는,

다수개의 버퍼 중 어느 하나의 버퍼를 지정하기 위한 적어도 1비트 이상의 버퍼지정신호와, 지정된 상기 어느 하나의 버퍼를 인에이블시키기 위한 적어도 1비 트 이상의 버퍼 인에이블신호를 포함하는 디지털방송 수신카드 인터페이스장치.