KR100574646B1 - Method for fabricating metal line in semiconductor device - Google Patents
Method for fabricating metal line in semiconductor device Download PDFInfo
- Publication number
- KR100574646B1 KR100574646B1 KR1020030101755A KR20030101755A KR100574646B1 KR 100574646 B1 KR100574646 B1 KR 100574646B1 KR 1020030101755 A KR1020030101755 A KR 1020030101755A KR 20030101755 A KR20030101755 A KR 20030101755A KR 100574646 B1 KR100574646 B1 KR 100574646B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- hard mask
- etching
- metal
- pattern
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 230000003746 surface roughness Effects 0.000 abstract description 7
- 238000000151 deposition Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000001465 metallisation Methods 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은, 반도체 소자의 금속 배선 형성 방법에 관한 것으로서, 특히 두꺼운 금속 배선을 식각할 때 금속 배선 측벽의 표면 조도를 향상시킴으로써 금속 배선의 표면 저항 변동을 줄여 안정적인 반도체 소자를 제공할 수 있도록 한 반도체 소자의 금속 배선 형성 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal wiring of a semiconductor device, and more particularly, by improving the surface roughness of a metal wiring sidewall when etching thick metal wiring, thereby reducing the surface resistance variation of the metal wiring to provide a stable semiconductor device. A metal wiring formation method of an element.
본 발명에서는, 반도체 기판 상면, 또는 기판 상부의 콘택 플러그가 형성된 층간 절연막의 상면 전체에 금속 배선을 위한 금속층 및 하드 마스크를 순차적으로 적층하는 단계와; 상기 하드 마스크상에 금속 배선의 설계 디자인에 대응하여 감광막 패턴을 형성하는 단계와; 상기 감광막 패턴을 이용해 상기 하드 마스크를 식각하여 하드 마스크 패턴을 형성하는 단계와; 상기 하드 마스크 패턴을 이용해 상기 금속층을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법이 제공된다. According to an aspect of the present invention, there is provided a method including sequentially depositing a metal layer and a hard mask for metal wiring on an upper surface of a semiconductor substrate or an entire upper surface of an interlayer insulating film having a contact plug formed thereon; Forming a photoresist pattern on the hard mask corresponding to the design design of the metal wiring; Etching the hard mask using the photoresist pattern to form a hard mask pattern; Provided is a method for forming metal wirings of a semiconductor device, comprising etching the metal layer using the hard mask pattern.
반도체, 금속 배선, 하드 마스크, Rs, 측벽, 표면 조도Semiconductors, Metallization, Hard Masks, Rs, Sidewalls, Surface Roughness
Description
도 1은 종래의 금속 배선에 대한 표면 저항 측정 결과를 나타내는 도표 1 is a diagram showing the results of surface resistance measurement for a conventional metal wiring
도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따른 금속 배선 형성 공정을 순차적으로 나타내는 도면 2A through 2D are views sequentially illustrating a metal wiring forming process according to a preferred embodiment of the present invention.
도 3은 본 발명에 따른 금속 배선에 대한 표면 저항 측정 결과를 나타내는 도표 3 is a table showing the measurement results of the surface resistance of the metal wiring according to the present invention
<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>
10 : 콘택 플러그 20 : 층간 절연막 10
30 : 금속층(금속배선) 40 : 하드 마스크(하드 마스크 패턴)30: metal layer (metal wiring) 40: hard mask (hard mask pattern)
50 : 감광막(감광막 패턴) 50: photosensitive film (photosensitive film pattern)
본 발명은, 반도체 소자의 금속 배선 형성 방법에 관한 것으로서, 특히 두꺼 운 금속 배선을 식각할 때 금속 배선 측벽의 표면 조도를 향상시킴으로써 금속 배선의 표면 저항 변동을 줄여 안정적인 반도체 소자를 제공할 수 있도록 한 반도체 소자의 금속 배선 형성 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal wiring of a semiconductor device. In particular, when the thick metal wiring is etched, the surface roughness of the metal wiring sidewall can be improved to reduce the surface resistance variation of the metal wiring to provide a stable semiconductor device. A metal wiring formation method of a semiconductor element.
일반적으로 반도체 소자의 금속배선을 형성하기 위해서는, 반도체 기판 상면에, 또는 기판 상부의 콘택홀(Contact) 또는 비아홀(via)이 형성된 층간 절연막의 상면 전체에 금속층을 적층한 다음, 적층된 금속층을 설계된 디자인으로 패터닝(Patterning) 함으로써 상기 콘택홀 또는 비아홀에 의해 형성된 콘택 플러그와 연결되는 금속배선을 형성한다.In general, in order to form a metal wiring of a semiconductor device, a metal layer is laminated on an upper surface of a semiconductor substrate or on the entire upper surface of an interlayer insulating film having contact or via holes formed thereon, and then the stacked metal layers are designed. Patterning in the design to form a metal wiring connected to the contact plug formed by the contact hole or via hole.
이 때, 금속층을 패터닝하여 금속배선을 형성하는 과정은, 적층된 금속층 상에 감광막을 도포하고 노광 및 현상하여 설계된 디자인에 따른 감광막 패턴을 형성하고, 그 감광막 패턴을 마스크로 이용하여 금속층을 식각함으로써 이루어지며, 식각 후에는 세정공정을 통하여 감광막 패턴을 제거한다. At this time, the process of forming the metal wiring by patterning the metal layer, by applying a photoresist film on the laminated metal layer, the exposure and development to form a photoresist pattern according to the designed design, by etching the metal layer using the photoresist pattern as a mask After etching, the photoresist pattern is removed through a cleaning process.
이와 같은 금속 배선에 있어서는, 그 두께(높이)가 두꺼운 경우에는 식각시 금속 배선의 측벽에 손상(Side wall attack)이 발생하게 된다. In such a metal wiring, when the thickness (height) is thick, a side wall attack occurs on the sidewall of the metal wiring during etching.
예를들어, 피씨엠 모듈(PCM, Pulse Coded Modulation)의 고립 영역(Isolation area)의 금속 배선은 그 두께가 9000Å 이상으로 매우 두껍다. For example, the metal wiring of the isolation area of the PCM module (PCM) is very thick, 9000 Å or more.
종래에는, 상기와 같이 두께가 두꺼운 금속 배선을 식각하기 위하여 감광막의 두께를 증가시킴으로써 식각시 감광막에 대한 여유(Margin)를 확보하였다. In the related art, a margin for the photoresist film during etching is ensured by increasing the thickness of the photoresist film in order to etch the thick metal wiring as described above.
그러나, 감광막의 두께가 증가할수록 패턴 프로파일이 비대칭(Asymetric)적 으로 형성되는 현상이 발생하며, 이로 인해 식각된 금속 배선의 측벽이 손상을 입게 된다. 이러한 금속 배선 측벽의 손상에 따라 표면저항의 변동(Rs Fluctuation)이 심하게 발생하여 소자가 불안정해지게 된다. However, as the thickness of the photoresist increases, a phenomenon occurs in that the pattern profile is asymmetrically formed, thereby damaging the sidewall of the etched metal wiring. Due to the damage of the metal wiring sidewalls, the surface resistance fluctuations (Rs Fluctuation) occurs severely and the device becomes unstable.
본 발명은 상기와 같은 문제점을 해결하기 위해 개발된 것으로서, 본 발명의 목적은, 특히 두꺼운 금속 배선을 식각할 때 발생하는 금속 배선의 측벽 손상을 최소화하고, 그에 따라 금속 배선의 표면 저항 변동을 줄여 안정적인 반도체 소자를 제공하는데 있다.
The present invention was developed to solve the above problems, and an object of the present invention is to minimize sidewall damage of metal wires, particularly when etching thick metal wires, thereby reducing surface resistance variation of metal wires. It is to provide a stable semiconductor device.
상술한 목적을 달성하기 위하여, 본 발명에서는, 반도체 기판 상면, 또는 기판 상부의 콘택 플러그가 형성된 층간 절연막의 상면 전체에 금속 배선을 위한 금속층 및 하드 마스크를 순차적으로 적층하는 단계와; 상기 하드 마스크상에 금속 배선의 설계 디자인에 대응하여 감광막 패턴을 형성하는 단계와; 상기 감광막 패턴을 이용해 상기 하드 마스크를 식각하여 하드 마스크 패턴을 형성하는 단계와; 상기 하드 마스크 패턴을 이용해 상기 금속층을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법이 제공된다. In order to achieve the above object, the present invention includes the steps of sequentially depositing a metal layer and a hard mask for the metal wiring on the upper surface of the semiconductor substrate, or the entire upper surface of the interlayer insulating film formed with a contact plug on the substrate; Forming a photoresist pattern on the hard mask corresponding to the design design of the metal wiring; Etching the hard mask using the photoresist pattern to form a hard mask pattern; Provided is a method for forming metal wirings of a semiconductor device, comprising etching the metal layer using the hard mask pattern.
이와 같은 본 발명은, 금속 배선 식각시 하드 마스크 패턴을 이용하여 마스크 패턴의 두께를 감소시킬 수 있어 정밀하고 균일한 패턴 프로파일이 얻어진다. The present invention can reduce the thickness of the mask pattern by using a hard mask pattern during metal wiring etching, thereby obtaining a precise and uniform pattern profile.
그렇기 때문에 두꺼운 금속 배선을 식각하는 공정에 있어서 식각의 정밀도를 높일 수 있고, 금속 배선의 측벽의 표면 조도가 향상되며, 그에 따라 표면 저항의 변동이 적은 안정적인 반도체 소자가 얻어진다. Therefore, in the process of etching thick metal wirings, the precision of etching can be improved, and the surface roughness of the sidewalls of the metal wirings is improved, whereby a stable semiconductor device with less variation in surface resistance is obtained.
상기한 본 발명에 있어서, 상기 하드 마스크의 소스 물질로서 TEOS를 사용할 수 있다. In the present invention described above, TEOS can be used as a source material of the hard mask.
또한, 상기 하드 마스크의 두께는 500Å 이하로 유지하는 것이 바람직하다. Moreover, it is preferable to keep the thickness of the said hard mask to 500 kPa or less.
이하, 첨부된 예시도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부도면 도 2a 내지 도 2d에는 본 발명의 바람직한 실시예에 따른 금속 배선 형성 공정을 순차적으로 나타내는 도면이 도시되어 있다. 2A through 2D are views sequentially illustrating a metal wiring forming process according to a preferred embodiment of the present invention.
본 발명은, 금속 배선 위에 하드 마스크 패턴을 형성하고, 이 하드 마스크 패턴에 의해 금속 배선을 식각하는 방법으로서, 상기한 하드 마스크에 의해 패턴의 두께를 감소시켜, 금속 배선 식각시 금속 배선 측벽의 식각 정밀도와 표면 조도(Surface roughness)를 향상시킴으로써 금속 배선의 표면 저항 변동의 폭을 줄여 안정적인 반도체 소자를 제공하기 위한 것이다. The present invention provides a method of forming a hard mask pattern on a metal wiring, and etching the metal wiring by the hard mask pattern, wherein the thickness of the pattern is reduced by the hard mask, thereby etching the metal wiring sidewalls during the metal wiring etching. The purpose of the present invention is to provide a stable semiconductor device by improving the precision and surface roughness, thereby reducing the variation in the surface resistance of the metal wiring.
이를 위하여, 먼저 도 2a에 도시된 바와 같이, 반도체 기판 상면, 또는 기판 상부의 콘택 플러그(10)가 형성된 층간 절연막(20)의 상면 전체에 금속 배선을 위한 금속층(30) 및 하드 마스크(40)를 순차적으로 적층한다. To this end, first, as shown in FIG. 2A, the
상기 하드 마스크(40)는 상기 금속층(30) 식각용 패턴을 제공하기 위한 것으 로서, 바람직하기로는 TEOS(Tetra ethyl ortho silicate)를 사용한다. 상기 TEOS는 산화막 증착시 Si 소스(Source) 물질로서 사용된다. The
이 경우, 상기 하드 마스크(40)의 두께는 500Å 이하로 유지하여도 충분하다. In this case, the thickness of the
이어서, 도 2b에 도시된 바와 같이, 상기 하드 마스크(40)상에 금속 배선의 설계 디자인에 대응하여 감광막 패턴(50)을 형성한다. Subsequently, as illustrated in FIG. 2B, a
상기 감광막 패턴(50)은 통상적인 반도체 제조 공정과 동일하게, 상기 하드 마스크(40)상에 감광막을 도포하고, 노광 및 현상함으로써 형성된다. The
본 발명에서 상기 감광막 패턴(50)은 상기 하드 마스크(40)를 식각하기 위한 마스크 패턴의 역할을 한다. 따라서, 본 발명에 의하면 상기 하드 마스크(40)의 두께가 전술한 바와 같이 500Å 이하로 매우 얇기 때문에 감광막 패턴(50)의 두께도 감소시킬 수 있다. 대략 2사이클 정도 낮출 수 있다. In the present invention, the
이어서, 도 2c에 도시된 바와 같이, 상기 감광막 패턴(50)을 이용해 상기 하드 마스크(40)를 식각하여 하드 마스크 패턴을 형성한다. 이 하드 마스크 패턴(40)은 상기 금속층(30)을 식각하기 위한 마스크 패턴으로서, 그 두께가 매우 얇을 뿐만 아니라 감광막 패턴(50)의 두께도 매우 얇기 때문에 정밀하고 균일한 패턴 프로파일을 얻을 수 있다. 따라서 후속하는 금속 배선 식각 공정에서 식각의 정밀도를 높일 수 있고, 금속 배선의 측벽에 대한 표면 조도가 향상된다. Subsequently, as illustrated in FIG. 2C, the
상기 금속층(30)에 대한 식각에 앞서, 상기 감광막 패턴(50)은 패턴의 두께를 감소시킨 다는 취지에서 제거하는 것이 좋다. Prior to etching the
이어서, 도 2d에 도시된 바와 같이, 상기 하드 마스크 패턴(40)을 이용해 상기 금속층(30)을 식각하여 금속 배선을 완성한다. Subsequently, as illustrated in FIG. 2D, the
본 발명에서는 상기 금속층(30)을 식각하기 위한 마스크 패턴이 하드 마스크 패턴(40)으로 이루어져서 그 두께가 매우 얇아, 하드 마스크 패턴(40) 프로파일이 정밀해지고 대칭성이 유지될 수 있다. 따라서, 이러한 하드 마스크 패턴(40)에 의해 식각된 금속 배선(30)의 측벽은 매우 정밀해지고 표면이 매끄럽게 된다. In the present invention, the mask pattern for etching the
이와 같은 공정으로 제조된 금속 배선에 대한 표면 저항 성향을 측정한 도표가 도 3에 도시되어 있다. 도 3에 도시된 바와 같이 본 발명에 따라 제조된 금속 배선(30)에 있어서는 종래에 비해 표면 저항 변동 경향이 굉장히 양호하고 안정된 양상을 보이고 있다. A chart measuring the surface resistance propensity for the metal wires manufactured by such a process is shown in FIG. As shown in FIG. 3, in the
이상 살펴본 바와 같이, 본 발명에서는 두꺼운 금속 배선 식각시 하드 마스크 패턴을 이용함으로써 마스크 패턴의 두께를 감소시킬 수 있으며 그에 따라 정밀하고 균일한 패턴 프로파일을 얻을 수 있다. As described above, in the present invention, the thickness of the mask pattern may be reduced by using a hard mask pattern when the thick metal wire is etched, thereby obtaining a precise and uniform pattern profile.
금속 배선을 식각하는 공정에 있어서 식각의 정밀도를 높일 수 있고, 금속 배선의 측벽의 표면 조도가 향상되며, 그에 따라 표면 저항의 변동이 적은 안정적인 반도체 소자가 얻어진다. In the process of etching a metal wiring, the precision of etching can be improved, and the surface roughness of the side wall of a metal wiring can be improved, and the stable semiconductor element with little fluctuation of surface resistance is obtained by this.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101755A KR100574646B1 (en) | 2003-12-31 | 2003-12-31 | Method for fabricating metal line in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101755A KR100574646B1 (en) | 2003-12-31 | 2003-12-31 | Method for fabricating metal line in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050069567A KR20050069567A (en) | 2005-07-05 |
| KR100574646B1 true KR100574646B1 (en) | 2006-04-27 |
Family
ID=37259956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030101755A KR100574646B1 (en) | 2003-12-31 | 2003-12-31 | Method for fabricating metal line in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100574646B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101056883B1 (en) | 2010-07-07 | 2011-08-12 | 주식회사 하이닉스반도체 | Method of manufacturing conductive lines of a semiconductor memory device |
-
2003
- 2003-12-31 KR KR1020030101755A patent/KR100574646B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101056883B1 (en) | 2010-07-07 | 2011-08-12 | 주식회사 하이닉스반도체 | Method of manufacturing conductive lines of a semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050069567A (en) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3700460B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100574646B1 (en) | Method for fabricating metal line in semiconductor device | |
| KR100840498B1 (en) | Method of preventing pattern collapse in a semiconductor device | |
| KR100596899B1 (en) | Method for manufacturing semiconductor device | |
| KR100306374B1 (en) | Method for forming contact hole in semiconductor device | |
| KR101016855B1 (en) | Method of forming dual damascene pattern in semiconductor device | |
| KR20020002682A (en) | Method for manufacturing semiconductor device | |
| KR100527572B1 (en) | Method for forming contact hole | |
| KR100309133B1 (en) | Method for manufacturing metal interconnection of semiconductor device | |
| KR100900773B1 (en) | Method for fabricating contact hole in semiconductor device | |
| KR20040060310A (en) | A method for forming a semiconductor device | |
| KR100390979B1 (en) | Method for manufacturing semiconductor device | |
| KR100262532B1 (en) | Method of forming a polysilicon pattern in a semiconductor device | |
| KR20010003687A (en) | Improved dual damascene process in semiconductor device | |
| KR960004085B1 (en) | Forming method of metal via contact hole | |
| KR100224778B1 (en) | Fabrication method for semiconductor chip | |
| KR100427718B1 (en) | Method for manufacturing a semiconductor device | |
| KR19980027002A (en) | Manufacturing Method of Semiconductor Device | |
| KR19980041519A (en) | Manufacturing Method of Semiconductor Device | |
| KR20010084072A (en) | Method for forming contact of semiconductor device | |
| KR20030002322A (en) | method for fabricating capacitor in semiconductor device | |
| KR20010076684A (en) | Method for manufacturing of semiconductor device | |
| KR960035801A (en) | Manufacturing method of semiconductor device | |
| KR20020046681A (en) | method for forming contact hole semiconductor device | |
| KR20050073363A (en) | Method of forming a contact hole in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090415 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |