KR100569553B1 - 데이타입력버퍼 - Google Patents

Abstract

본 발명은 저 전압 상에서 하이 스피드 동작이 가능하도록 구현한 데이터 입력 버퍼에 관한 것으로, 이를 구현하기 위하여 본 발명의 데이타 입력 버퍼에서는 내부 클럭 동기 신호와 소정 제어신호를 조합하여, 상기 내부 클럭 동기 신호의 특정구간동안만 동작을 제어하는 인에이블신호를 발생하는 동작제어수단과, 상기 인에이블신호에 따라 입력 패드로부터 입력된 데이타 신호와 기준전압을 비교 증폭하는 동작을 상기 특정구간동안만 수행하는 차동증폭수단과, 상기 차동증폭수단과 접지 전원 라인 사이에 접속되며 상기 전원 라인을 통해 전달되는 노이즈 성분을 제거하는 노이즈제거수단을 구비하는 것을 특징으로 한다.

Description

데이타 입력 버퍼

본 발명은 데이타 입력 버퍼에 관한 것으로, 특히 저 전압(Low voltage) 상에서 하이 스피드 동작(High speed Operation)을 구현한 데이타 입력 버퍼에 관한 것이다.

종래의 데이타 입력 버퍼는 입력 데이타 신호와 기준전압(Vref: Reference Voltage generator의 출력 신호)을 비교 증폭한 값을 출력하는 차동 증폭기의 구성을 갖는다. 이러한 차동 증폭기의 기능을 갖는 데이타 입력 버퍼는 기준전압 발생기의 전압 레벨(Voltage Level)이 항상 Vih > Vref > Vil 사이에 존재하여야 하며, 입력 버퍼에 들어가는 접지전위(Vss)에 노이즈(Noise)가 없어야 한다. 예를들면, 기준전압(이하 ‘Vref’라 칭함) 레벨이 접지전위(이하 ‘Vss’라 칭함)에 실린 노이즈 레벨 + 문턱전위(이하 ‘Vtn’라 칭함) 보다 클 경우 차동 증폭기가 동작이 되며, Vref 레벨이 Vss에 실린 노이즈 레벨 + Vtn보다 작을 경우에는 차동 증폭기가 동작되지 않는다. 그리고, 차동 증폭기의 동작 영역에서 파우어(power)로 실린 노이즈때문에 동작속도가 지연되는 문제점이 있었다. 그러면, 상기 종래의 문제점을 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1 은 종래의 데이타 입력 버퍼 회로도로서, Vcc와 노드 N1및 노드 N2 사이에 각각 접속되며 각각의 게이트가 공통으로 상기 노드 N1에 연결된 P-모스 트랜지스터 MP1및 MP2와, Vcc와 상기 노드 N1및 노드 N2 사이에 각각 접속되며 각각의 게이트로 제어 신호가 인가되는 P-모스 트랜지스터 MP3및 MP4와, 상기 노드 N1, 노드 N2 와 노드 N3 사이에 각각 접속되며 각각의 게이트로 입력 패드로부터의 입력 신호와 Vref가 인가되는 N-모스 트랜지스터 MN1및 MN2와, 상기 노드 N3과 Vss 사이에 접속되며 게이트로 상기 제어 신호가 인가되는 N-모스 트랜지스터 MN3로 구성되어 있다.

상기 종래의 데이타 입력 버퍼는 입력 패드(Input PAD)로 입력되는 데이타 신호와 Vref 신호를 비교하여 증폭된 신호를 출력하는 차동 증폭기의 동작을 한다.

트랜지스터 MP3, MP4 및 MN3로 입력되는 제어 신호는 상기 입력 버퍼의 동작을 제어하는 인에이블 신호로 볼 수 있다.

만일, 입력 데이타 신호가 Vref보다 클 경우 노드 N1의 전위는 '로직로우'가 되고, 노드 N2의 전위는 ‘로직하이’를 갖는다. 그리고, 입력 데이타 신호가 Vref보다 작을 경우에는 노드 N1의 전위는 ‘로직하이’가 되고, 노드 N2의 전위는 ‘로직로우’가 된다.

그런데, 상기 구성을 갖는 데이타 입력 버퍼는 파우어 라인(Vcc, Vss)으로 입력되는 노이즈{센싱(Sensing) 노이즈, 출력 노이즈}를 직접적으로 받음으로 인하여 입력 버퍼의 동작 영역이 감소하거나, 또는 스피드 딜레이(Speed Delay)를 유발할 수 있어서 하이 스피드 디바이스(High Speed Device)의 구현에 큰 장애요소가 되는 문제점이 있었다.

따라서 본 발명에서는 저 전압 상에서 하이 스피드 동작이 가능한 데이타 입력 버퍼를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여, 본 발명의 데이타 입력 버퍼에서는 내부 클럭 동기 신호와 소정 제어신호를 조합하여, 상기 소정 제어신호가 인에이블되고 상기 내부 클럭 동기 신호의 특정구간동안만 동작을 제어하는 인에이블신호를 발생하는 동작제어수단과, 상기 인에이블신호에 따라 입력 패드로부터 입력된 데이타 신호와 기준전압을 비교 증폭하는 동작을 상기 특정구간동안만 수행하는 차동증폭수단과, 상기 차동증폭수단과 접지 전원 라인 사이에 접속되며 상기 전원 라인을 통해 전달되는 노이즈 성분을 제거하는 노이즈제거수단을 구비하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 2 는 본 발명의 일실시예에 의한 데이타 입력 버퍼의 회로도로서, 데이타 입력 버퍼 인에이블 신호와 내부 클럭 동기 신호를 NAND 연산하여 노드 N4로 출력하는 NAND 게이트 NA1과, Vcc와 노드 N1및 노드 N2 사이에 각각 접속되며 각각의 게이트가 공통으로 상기 노드 N1에 연결된 P-모스 트랜지스터 MP1및 MP2와, Vcc와 상기 노드 N1및 노드 N2 사이에 각각 접속되며 각각의 게이트가 공통으로 노드 N4에 연결된 P-모스 트랜지스터 MP3및 MP4와, 상기 노드 N1, 노드 N2 와 노드 N3 사이에 각각 접속되며 각각의 게이트로 입력 패드로부터의 입력 신호와 Vref가 인가되는 N-모스 트랜지스터 MN1및 MN2와, 상기 노드 N3과 노드 N5 사이에 접속되며 게이트로 상기 노드 N4에 연결된 N-모스 트랜지스터 MN3와, 상기 노드 N5와 Vss 사이에 접속된 노이즈 방지용 버퍼(10)를 구비한다. 상기 노이즈 방지용 버퍼(10)는 Vss 라인으로 들어오는 노이즈 성분을 제거시키는 역할을 하는 것으로, 버퍼 회로로 구성된다.

상기 NAND 게이트 NA1는 클럭 동기 신호(CLK)와 입력 인에이블 신호를 조합하여 상기 차동 증폭기로 구성된 입력 버퍼를 제어하는 신호를 출력하게 된다.

이때, 출력된 제어 신호는 펄스 신호로 구성된다. 이 펄스 신호는 차동 증폭기 타입의 입력 버퍼에서 엑티브(Active) 영역을 특정 구간 동안만 동작시킴으로써, 전류양을 줄일 수 있다. 또한, 상기 차동 증폭기는 파우어 라인인 Vcc 와 Vss를 직접적으로 연결시키지 않고, 이 사이에 노이즈 방지용 버퍼(10)를 접속시켜 Vcc 및 Vss 라인으로 들어오는 노이즈를 제거시켰다.

상기 노이즈 방지용 버퍼(10)는 Vcc와 트랜지스터 MP1 내지 MP4의 소오스단자 사이에 접속되어 Vcc 라인으로 들어오는 노이즈 성분을 제거시키는 역할을 할 수도 있다. 그리고, 상기 노이즈 방지용 버퍼(10)는 내부 AC 노이즈(센싱(sensing) 노이즈, 출력 단자에서 생긴 노이즈)를 내부 저항과 캐패시턴스를 이용하여 노이즈를 버퍼링하여 사용할 수 있다. 또한, 상기 노이즈 방지용 버퍼(10)는 딜레이(delay) 특성을 이용하거나, 노이즈 버퍼를 트랜지스터로서도 구성할 수 있으며, Vcc 또는 Vss에 소오스가 병렬 접속된 트랜지스터를 입력 버퍼 제어 클럭을 이용하여 노이즈를 제거시킬 수도 있다.

이상에서 설명한 바와 같이, 본 발명의 데이타 입력 버퍼를 반도체 메모리 장치 내부에 구현하게 되면 차동 증폭기 타입의 입력 버퍼의 인에이블 시간을 펄스 구간으로 제어함으로써 전류소모를 줄일 수 있다. 또한, 입력 버퍼의 Vih 및 Vil의 특성을 개선시키며 저전압 동작 범위(Range)를 증가시키는 효과가 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

도 1 은 종래의 데이타 입력 버퍼 회로도.

도 2 는 본 발명의 일실시예에 의한 데이타 입력 버퍼 회로도.

< 도면의 주요부분에 대한 부호의 설명 >

10 : 노이즈 방지용 버퍼 NA1 : NAND 게이트

MP1∼MP4 : P-모스 트랜지스터

MN1∼MN3 : N-모스 트랜지스터

Claims (6)

1. 내부 클럭 동기 신호와 소정 제어신호를 조합하여, 상기 소정 제어 신호가 인에이블되고 상기 내부 클럭 동기 신호의 특정구간동안만 동작을 제어하는 인에이블신호를 발생하는 동작제어수단과,

   상기 인에이블신호에 따라 입력 패드로부터 입력된 데이타 신호와 기준전압을 비교 증폭하는 동작을 상기 특정구간동안만 수행하는 차동증폭수단과,

   상기 차동증폭수단과 전원 라인 사이에 접속되며 상기 전원 라인을 통해 전달되는 노이즈 성분을 제거하는 노이즈제거수단을 구비하는 것을 특징으로 하는 데이타 입력 버퍼.
2. 제 1 항에 있어서,

   상기 동작제어수단은 논리 연산 회로로 구성된 것을 특징으로 하는 데이타 입력 버퍼.
3. 제 2 항에 있어서,

   상기 논리 연산 회로는 NAND 회로인 것을 특징으로 하는 데이타 입력 버퍼.
4. 제 1 항에 있어서,

   상기 노이즈제거수단은 버퍼 회로인 것을 특징으로 하는 데이타 입력 버퍼.
5. 제 1 항에 있어서,

   상기 노이즈제거수단은 디바이스 내부에 존재하는 저항과 캐패시턴스를 이용하여 회로를 구성한 것을 특징으로 하는 데이타 입력 버퍼.
6. 제 1 항에 있어서,

   상기 노이즈제거수단은 상기 접지 전원 라인에 소오스가 접속된 트랜지스터를 병렬로 구성한 것을 특징으로 하는 데이타 입력 버퍼.