KR100565812B1 - 세라믹 다층 기판의 비아 홀 제작 방법 - Google Patents
세라믹 다층 기판의 비아 홀 제작 방법 Download PDFInfo
- Publication number
- KR100565812B1 KR100565812B1 KR1020030072023A KR20030072023A KR100565812B1 KR 100565812 B1 KR100565812 B1 KR 100565812B1 KR 1020030072023 A KR1020030072023 A KR 1020030072023A KR 20030072023 A KR20030072023 A KR 20030072023A KR 100565812 B1 KR100565812 B1 KR 100565812B1
- Authority
- KR
- South Korea
- Prior art keywords
- green sheet
- layer
- via hole
- ceramic multilayer
- multilayer substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 세라믹 다층 기판의 비아 홀 제작 방법에 관한 것으로, 상세하게는 회로를 블록별로 나누어 비아 홀이 형성된 세라믹 다층 기판을 제작한 다음 각 블록간에 형성되는 비아 홀을 한번에 형성하여 비아 패드의 발생을 최대한으로 억제함으로써 비아 패드에 의해 발생되는 기생 성분으로 인해 회로의 특성이 변화되는 것을 방지할 수 있다.
세라믹 다층 기판, 비아 홀, 비아 패드, 불균일, 천공
Description
도 1은 종래의 세라믹 다층 기판의 비아 홀 제작 방법이 적용된 세라믹 다층 기판의 제작 공정을 설명하기 위한 공정도
도 2는 종래의 세라믹 다층 기판의 비아 홀 제작 방법을 설명하기 위한 동작 흐름도
도 3은 본 발명에 따른 세라믹 다층 기판의 비아 홀 제작 방법이 적용된 세라믹 다층 기판의 제작 공정을 설명하기 위한 공정도
도 4는 본 발명에 따른 세라믹 다층 기판의 비아 홀 제작 방법을 설명하기 위한 동작 흐름도
<도면중 주요부분에 대한 부호의 설명>
101 : 단층용 비아 홀 103 : 단층용 비아 패드
105 : 복층용 비아 홀 107 : 복층용 비아 패드
110 : 디지털 회로용 세라믹 다층 기판
120 : RF 회로용 세라믹 다층 기판
111, 113, 121, 123, 125, 127 : 그린 시트
본 발명은 비아 홀 제작 방법에 관한 것으로, 상세하게는 비아 홀의 형성시 비아 패드에 의해 발생되는 기생 성분으로 인해 회로의 특성이 변화되는 것을 방지하는 세라믹 다층 기판의 비아 홀 제작 방법에 관한 것이다.
일반적으로 저온 소성 세라믹 다층 기판에는 각 층의 인쇄 회로를 전기적으로 서로 연결하기 위하여 기판에 천공된 홀을 형성하고 그 홀의 내부벽에 도전성 재료를 도포시키는 관통 홀(Through Hole) 등을 형성하고 있다. 그러나 관통 홀과 같이 세라믹 다층 기판의 모든 층의 회로를 연결시킬 필요가 없는 경우에는 다른 층의 기판과 연결할 층만을 천공하고 그 홀의 내부벽에 도전성 재료를 도포시킴으로 각 층의 인쇄 회로를 연결하도록 하는 비아 홀(Via Hole)을 형성하는 방법이 사용되고 있다.
상기와 같은 비아 홀을 형성한 세라믹 다층 기판은 전자기기의 고밀도화에 따라 그 사용이 계속 증가하고 있으며 이에 따라 더욱 신뢰성이 높은 제조 방법을 필요로 하고 있다. 따라서, 세라믹 다층 기판 상에 비아 홀을 형성하는 방법에 대해서도 홀의 크기를 원하는 크기로 정확하고 일정하게 얻기 위한 방법이 연구되고 있다.
일반적으로 비아 홀을 형성하기 위해서는 레이저나 플라즈마로 기판을 가공하여 천공하게 되는데 레이저나 플라즈마로는 동박을 직접 가공할 수 없다. 그러므로 레이저나 플라즈마로 가공하기 전에 습식화학적인 부식방법을 이용하여 천공할 부분의 동박을 미리 제거하여야 하며, 동박의 제거는 원하는 부분만을 선택적으로 제거할 수 있도록 하기 위해 레지스트(Resist)를 사용하여 동박 제거를 원하는 부분인 동박 제거창 이외의 부분이 부식되는 것을 방지할 필요가 있다.
또한 정확한 위치에 정확한 크기의 레지스트를 형성하여야만 원하는 위치와 크기로 동박이 제거된다. 따라서 감광성 레지스트를 기판에 도포하거나 부착한 후 노광시키고 현상하는 방법에 의하여 동박을 부식시킬 부분의 레지스트만을 현상액으로 녹여 없애는 방식이 일반적으로 사용되고 있다.
즉, 종래의 세라믹 다층 기판 상에 비아 홀을 형성하는 방법을 일예를 들어 설명하면 도 1 및 도 2에 도시된 바와 같이 각 그린 시트(11)를 건조하고(S10), 각 그린 시트(11)에 비아 홀(12)을 펀칭 머신을 통해 펀칭하여 가공한 다음(S20), 비아 홀(12) 내측 벽으로 도전 물질을 충진한다(S30).
그런 다음 최하위층의 그린 시트(11)를 제외한 나머지 각 그린 시트(11)의 상단에만 비아 패드(13)를 포함하는 패턴을 인쇄하고, 최하위층의 그린 시트(11)의 양단에 비아 패드(13)를 포함하는 패턴을 인쇄한 후(S40), 각 그린 시트(11)를 적층하고(S50), 압축 공정인 라미레이션을 수행한 다음(S60), 소성시켜 최종적으로 세라믹 다층 기판(10)을 완성시킨다(S70).
그러나 이러한 종래의 세라믹 다층 기판에 비아 홀을 형성할 시 각 층의 비아 홀의 주변에 비아 패드가 인쇄가 되는데, 이러한 비아 패드는 불필요한 커패시턴스를 발생시킨다.
그러기 때문에 세라믹 다층 기판에 RF 회로가 형성시 RF 회로에 기생 성분으 로 존재하게 되어 전체 회로에 영향을 발생하는 문제점이 있다.
또한 비아 홀을 2층 이상으로 일자 형태로 형성하는 경우 각 비아 홀마다 비아 패드가 존재하기 때문에 시트의 높이가 불 균일해지는 다른 문제점이 있다.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로, 회로를 블록별로 나누어 비아 홀이 형성된 세라믹 다층 기판을 제작한 다음 각 블록간에 공통으로 형성되는 비아 홀을 한번에 형성하여 비아 패드의 발생을 최대한으로 억제함으로써 비아 패드에 의해 발생되는 기생 성분으로 인해 회로의 특성이 변화되는 것을 방지하도록 하는데 있다.
또한 본 발명의 목적은 비아 홀을 2층 이상으로 공통으로 형성하는 경우 상층과 하층의 측면 비아 홀에만 비아 패드를 형성하여 비아 패드로 인해 기판의 높이가 불 균일해지는 것을 방지하도록 하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 특징은,
복수의 회로부가 적층되어 2층 이상을 이루며 비아 홀 및 비아 패드가 형성된 세라믹 다층 기판 제작 방법에 있어서,
각 회로부별로 별도로 복층용 상기 비아 홀을 형성하는 경우에는, 상기 상단의 회로부 상단에 상기 비아 패드를 형성하고, 상기 하단의 회로부 상단 및 하단에 상기 비아 패드를 형성한 다음, 상기 상단 및 하단의 회로부를 적층한 후, 한 번에 복층용 상기 비아 홀을 형성하고,
적층된 상기 회로부 전체를 일자 형태로 관통하는 복층용 상기 비아 홀을 형성하는 경우에는, 최상측 및 최하측의 그린시트의 상단 및 하단에 상기 비아 패드를 각각 형성한 다음 한 번에 복층용 상기 비아 홀을 형성하는 것을 특징으로 한다.
각 회로부별로 별도로 복층용 상기 비아 홀을 형성하는 경우에는, 상기 상단의 회로부 상단에 상기 비아 패드를 형성하고, 상기 하단의 회로부 상단 및 하단에 상기 비아 패드를 형성한 다음, 상기 상단 및 하단의 회로부를 적층한 후, 한 번에 복층용 상기 비아 홀을 형성하고,
적층된 상기 회로부 전체를 일자 형태로 관통하는 복층용 상기 비아 홀을 형성하는 경우에는, 최상측 및 최하측의 그린시트의 상단 및 하단에 상기 비아 패드를 각각 형성한 다음 한 번에 복층용 상기 비아 홀을 형성하는 것을 특징으로 한다.
삭제
삭제
여기에서 상기 어느 하나의 회로부의 제작 과정은,
제 1층 그린 시트를 건조하는 단계와,
상기 제 1층 그린 시트에 단층용 비아 홀을 펀칭하여 가공하고, 이의 내측 벽에 도전 물질을 충진하는 단계와,
상기 제 1층 그린 시트의 상기 단층용 비아 홀의 상단에 단층용 비아 패드를 형성시키고, 2층 이상 일자 형태로 관통되어 형성되는 복층용 비아 홀이 형성될 위치인 상기 제 1그린 시트의 상단에 복층용 비아 패드를 형성시켜 상기 제 1그린 시트에 패턴을 인쇄하는 단계와,
제 2층 그린 시트를 건조하는 단계와,
상기 제 2층 그린 시트에 상기 단층용 비아 홀을 펀칭하여 가공하고, 이의 내측 벽에 상기 도전 물질을 충진하는 단계와,
상기 제 2층 그린 시트의 상기 단층용 비아 홀의 상단에 상기 단층용 비아 패드를 형성시켜 상기 제 2층 그린 시트에 패턴을 인쇄하는 단계와,
제 N층 그린 시트를 건조하는 단계와,
상기 제 N그린 시트에 상기 단층용 비아 홀을 펀칭하여 가공하고, 이의 내측 벽에 상기 도전 물질을 충진하는 단계와,
상기 제 N층 그린 시트의 상기 단층 비아 홀의 양단에 상기 단층용 비아 패드를 형성시키고, 상기 복층 비아 홀이 형성될 위치인 상기 제 N층 그린 시트의 하단에 상기 복층용 비아 패드를 형성시켜 상기 제 N그린 시트에 패턴을 인쇄하는 단계와,
상기 제 1층 그린 시트와 제 2층 그린 시트 및 제 N층 그린 시트를 적층한 다음 상기 복층용 비아 패드가 형성된 위치에서 상기 복층 비아 홀을 펀칭하여 가공하고, 상기 복층 비아 홀의 내측 벽에 상기 도전 물질을 충진하는 단계와,
적층된 기판을 라미네이션하고 소성하여 세라믹 다층 기판을 완성하는 단계로 이루어진다.
이하, 본 발명에 따른 세라믹 다층 기판의 비아 홀 제작 방법이 적용된 세라믹 다층 기판의 제작 공정을 도 3 및 도 4를 참조하여 상세하게 설명하기로 한다.
도 3은 본 발명에 따른 세라믹 다층 기판의 비아 홀 제작 방법이 적용된 세라믹 다층 기판의 제작 공정을 설명하기 위한 공정도이고, 도 4는 본 발명에 따른 세라믹 다층 기판의 비아 홀 제작 방법을 설명하기 위한 동작 흐름도이다.
먼저 도 3은 본 발명의 일실시예를 설명하기 위하여 디지털 회로와, RF 회로로 이루어지는 튜너용 세라믹 다층 기판을 예를 들었으며, 회로에 따라 각 블록의 구성은 어떠한 형태로도 가변이 가능하다.
도 3 및 도 4를 참조하면, 본 발명에 따른 세라믹 다층 기판의 비아 홀 제작 방법을 설명하면 다음과 같다.
먼저 디지털 회로용 세라믹 다층 기판(110)을 적층하기 위해, 제 1층 그린 시트(111)를 건조하고, 제 1층 그린 시트(111)에 단층용 비아 홀(101)을 펀칭 머신 을 통해 펀칭하여 가공한 다음 단층용 비아 홀(101) 내측 벽에 도전 물질을 충진한다.
그리고 단층용 비아 홀(101)의 상단에 단층용 비아 패드(103)를 형성하고, 2층 이상 일자 형태로 형성될 복층용 비아 홀(105)이 형성될 위치의 상층에만 복층용 비아 패드(107)를 형성하여 제 1층 그린 시트(111)에 패턴을 인쇄한다.
이러한 상태에서 상기의 과정을 거쳐 제 2층 그린시트(113)를 제작한다(S140~S160). 이때 복층용 비아 홀(105)이 형성되는 부분은 복층용 비아 패드(107)가 형성되지 않는다.
그런 다음 제 1층 그린 시트(111)와 제 2층 그린 시트(113)를 적층하고, 복층용 비아 패드(107)에 이를 중심으로 복층용 비아 홀(105)을 천공하고, 복층용 비아 홀(105) 내측 벽에 도전 물질을 충진하여 디지털 회로용 세라믹 다층 기판(110)을 완성한다.
한편, RF 회로용 세라믹 다층 기판(120)을 적층하기 위해, 제 1층 그린 시트(121)를 건조하고(S110), 제 1층 그린 시트(121)에 단층용 비아 홀(101)을 펀칭 머신을 통해 펀칭하여 가공한 다음 단층용 비아 홀(101) 내측 벽에 도전 물질을 충진한다(S120).
그리고 단층용 비아 홀(101)의 상단에 단층용 비아 패드(103)를 형성하고, 2층 이상 일자 형태로 형성되거나 또는 디지털 회로용 세라믹 다층 기판(110)의 복층용 비아 홀(105)과 연결되는 복층용 비아 홀(105)이 형성될 위치의 상층에만 복층용 비아 패드(107)를 형성하여 제 1층 그린 시트(121)에 패턴을 인쇄한다.(S130)
이러한 상태에서 상기의 과정을 거쳐 제 2층 그린시트(123)를 제작한다(S140~S160). 이때 복층용 비아 홀(105)이 형성되는 부분은 복층용 비아 패드(107)가 형성되지 않는다.
또한 상기의 과정을 거쳐 제 3층 그린시트(125)를 제작한다. 이때 복층용 비아 홀(105)이 형성되는 부분은 복층용 비아 패드(107)가 형성되지 않는다.
그런 다음 상기와 같은 과정을 거쳐 제 4층 그린 시트(127)를 제작한다(S170~S190). 이때 복층용 비아 홀(105)이 형성되는 하단에는 복층용 비아 패드(107)를 형성시킨다.
그런 다음 제 1층 그린 시트(121)와, 제 2층 그린 시트(123)와, 제 3층 그린 시트(125) 및 제 4층 그린 시트(127)를 적층하고(S200), 복층용 비아 패드(107)가 형성된 자리에 이를 중심으로 복층용 비아 홀(105)을 천공하고, 복층용 비아 홀(105) 내측 벽에 도전 물질을 충진하여 RF 회로용 세라믹 다층 기판(120)을 완성한다(S210).
그런 다음 디지털 회로용 세라믹 다층 기판(110)과, RF 회로용 세라믹 다층 기판(120)을 순차적으로 적층한 다음 라미레이션한 후, 소성하여 최종적으로 튜너용 세라믹 다층 기판(100)을 제작한다(S220). 이후 세라믹 다층 기판(100)은 도금 및 테스트 과정을 거칠 수도 있다.
따라서 2층 이상 형성되는 비아 홀은 각 그린 시트에 비아 패드를 형성하지 않고, 최상위층과 최하위층에만 비아 패드를 형성한 후 비아 홀을 가공함으로써 비아 패드로 인해 기판의 불균일을 방지할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 세라믹 다층 기판의 비아 홀 제작 방법에 의하면, 회로를 블록별로 나누어 비아 홀이 형성된 세라믹 다층 기판을 제작한 다음 각 블록간에 공통으로 형성되는 비아 홀을 한번에 형성하여 비아 패드의 발생을 최대한으로 억제함으로써 비아 패드에 의해 발생되는 기생 성분으로 인해 회로의 특성이 변화되는 것을 방지하고, 비아 홀을 2층 이상으로 공통으로 형성하는 경우 상층과 하층의 측면 비아 홀에만 비아 패드를 형성하여 비아 패드로 인해 기판의 높이가 불균일해지는 것을 방지할 수 있다.
Claims (2)
- 복수의 회로부가 적층되어 2층 이상을 이루며 비아 홀 및 비아 패드가 형성된 세라믹 다층 기판 제작 방법에 있어서,각 회로부별로 별도로 복층용 상기 비아 홀을 형성하는 경우에는, 상기 상단의 회로부 상단에 상기 비아 패드를 형성하고, 상기 하단의 회로부 상단 및 하단에 상기 비아 패드를 형성한 다음, 상기 상단 및 하단의 회로부를 적층한 후, 한 번에 복층용 상기 비아 홀을 형성하고,적층된 상기 회로부 전체를 일자 형태로 관통하는 복층용 상기 비아 홀을 형성하는 경우에는, 최상측 및 최하측의 그린시트의 상단 및 하단에 상기 비아 패드를 각각 형성한 다음 한 번에 복층용 상기 비아 홀을 형성하는 것을 특징으로 하는 세라믹 다층 기판의 비아 홀 제작 방법.
- 제 1 항에 있어서,상기 어느 하나의 회로부의 제작 과정은,제 1층 그린 시트를 건조하는 단계와,상기 제 1층 그린 시트에 단층용 비아 홀을 펀칭하여 가공하고, 이의 내측 벽에 도전 물질을 충진하는 단계와,상기 제 1층 그린 시트의 상기 단층용 비아 홀의 상단에 단층용 비아 패드를 형성시키고, 2층 이상 일자 형태로 관통되어 형성되는 복층용 비아 홀이 형성될 위치인 상기 제 1그린 시트의 상단에 복층용 비아 패드를 형성시켜 상기 제 1그린 시트에 패턴을 인쇄하는 단계와,제 2층 그린 시트를 건조하는 단계와,상기 제 2층 그린 시트에 상기 단층용 비아 홀을 펀칭하여 가공하고, 이의 내측 벽에 상기 도전 물질을 충진하는 단계와,상기 제 2층 그린 시트의 상기 단층용 비아 홀의 상단에 상기 단층용 비아 패드를 형성시켜 상기 제 2층 그린 시트에 패턴을 인쇄하는 단계와,제 N층 그린 시트를 건조하는 단계와,상기 제 N그린 시트에 상기 단층용 비아 홀을 펀칭하여 가공하고, 이의 내측 벽에 상기 도전 물질을 충진하는 단계와,상기 제 N층 그린 시트의 상기 단층 비아 홀의 양단에 상기 단층용 비아 패드를 형성시키고, 상기 복층 비아 홀이 형성될 위치인 상기 제 N층 그린 시트의 하단에 상기 복층용 비아 패드를 형성시켜 상기 제 N그린 시트에 패턴을 인쇄하는 단계와,상기 제 1층 그린 시트와 제 2층 그린 시트 및 제 N층 그린 시트를 적층한 다음 상기 복층용 비아 패드가 형성된 위치에서 상기 복층 비아 홀을 펀칭하여 가공하고, 상기 복층 비아 홀의 내측 벽에 상기 도전 물질을 충진하는 단계와,적층된 기판을 라미네이션하고 소성하여 세라믹 다층 기판을 완성하는 단계로 이루어지는 것을 특징으로 하는 세라믹 다층 기판의 비아 홀 제작 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030072023A KR100565812B1 (ko) | 2003-10-16 | 2003-10-16 | 세라믹 다층 기판의 비아 홀 제작 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030072023A KR100565812B1 (ko) | 2003-10-16 | 2003-10-16 | 세라믹 다층 기판의 비아 홀 제작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050036367A KR20050036367A (ko) | 2005-04-20 |
| KR100565812B1 true KR100565812B1 (ko) | 2006-03-29 |
Family
ID=37239603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030072023A KR100565812B1 (ko) | 2003-10-16 | 2003-10-16 | 세라믹 다층 기판의 비아 홀 제작 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100565812B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100997989B1 (ko) | 2008-08-28 | 2010-12-03 | 삼성전기주식회사 | 다층 세라믹 기판 |
-
2003
- 2003-10-16 KR KR1020030072023A patent/KR100565812B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050036367A (ko) | 2005-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7516545B2 (en) | Method of manufacturing printed circuit board having landless via hole | |
| US8164004B2 (en) | Embedded circuit structure and fabricating process of the same | |
| US20060054588A1 (en) | Method of Manufacturing Double-Sided Printed Circuit Board | |
| US8058561B2 (en) | Circuit board and manufacturing method thereof | |
| KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
| KR100965341B1 (ko) | 인쇄회로기판의 제조방법 | |
| US11903146B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JP2013106034A (ja) | プリント回路基板の製造方法 | |
| KR100565812B1 (ko) | 세라믹 다층 기판의 비아 홀 제작 방법 | |
| US20070132087A1 (en) | Via hole having fine hole land and method for forming the same | |
| US8288663B2 (en) | Electrical interconnect structure and process thereof and circuit board structure | |
| JP4553950B2 (ja) | 印刷回路基板及びその製造方法 | |
| US20050176209A1 (en) | Embedded passive components | |
| KR100688702B1 (ko) | 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법 | |
| US10383226B2 (en) | Multi-layer circuit structure and manufacturing method thereof | |
| CN109673099B (zh) | 多层线路结构及其制作方法 | |
| KR100688865B1 (ko) | 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법 | |
| KR101148679B1 (ko) | 다층 인쇄회로기판 및 그의 제조방법 | |
| KR100925756B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
| KR100631410B1 (ko) | 메탈 마스크를 이용한 세라믹 패키지의 비아 전극 형성방법 | |
| JP3846209B2 (ja) | 多層印刷配線基板の製造方法及び多層印刷配線基板 | |
| JP4385729B2 (ja) | キャパシタ素子内蔵多層回路板及びその製造方法 | |
| KR20090086830A (ko) | 인쇄회로기판 제조방법 | |
| KR100704935B1 (ko) | 소자 내장 인쇄회로기판 및 그 제조방법 | |
| KR100652132B1 (ko) | 인쇄 회로 기판 및 이의 제작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100303 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |